03

툴 설치하기 & 시뮬레이션 방법 익히기

- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

무료 설계 툴 3가지 소개



Icarus Verilog

- ✔ 장점 : 매우 가볍다
- ✓ 단점 : 기능이 적음 (연습용)

Quartus

- ✓ 장점: 다양한 기능 / 컴퓨터 사양 적당
- ✓ 단점 : 현업 활용 ↓ (but 실습 적합)





VIVADO


- ✓ 장점 : 가장 많은 기능 / 현업 활용 ↑
- ✓ 단점 : 무겁다 (컴퓨터 사양 ↑)


https://edaplayground.com/

- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과

 Data-path Delay
 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Quartus 설치하기






- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과

 Data-path Delay
 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Quartus 설치하기

링크 바로가기

https://www.intel.com/content/www/us/en/software-kit/661019/intel-quartus-prime-lite-edition-design-software-version-20-1-for-windows.html



Multiple Download



What's Included?

- ** Nios® II EDS on Windows requires Ubuntu 18.04 LTS on Windows Subsystem for Linux (WSL), which requires a manual installation.
- ** Nios® II EDS requires you to install an Eclipse IDE manually.


- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과

 Data-path Delay
 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Quartus 설치하기




.tar 파일 압축 풀기를 위해 반디집 or 알집 설치






- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Quartus 설치하기



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Quartus 설치하기




- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Quartus 셋팅하기

Options... License Setup.

Install Devices...




<u>* 경로는 개인마다 다르기 때문에 직접 확인할 것!</u>


- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과

 시뮬레이션 결과


 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기




- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기




- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Quartus 프로젝트 생성하기

Quartus Prime Lite Edition - C:/intelFPGA_lite/20.1,



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기


Quartus Verilog 코딩 및 Logic 합성하기

```
| 🏥 🖅 | 🖪 🗗 🊹 | 🕕 🖫 | 🤣 | 267
     □module FA(
 3
 4
           cin.
           cout.
 6
                            Verilog code 작성하기
 7
8
           input a ;
10
           input b :
           input cin;
11
12
           output cout :
13
           output sum :
14
         assign sum = a \land b \land cin;
assign cout = (a \& b) \mid (b \& cin) \mid (a \& cin);
15
16
17
18
        endmodule
```

```
module FA(
    b,
    cin,
             (Verilog 문법은 다음 챕터에서 배웁니다)
    input a ;
    input b;
    input cin;
    output cout ;
    output sum ;
  assign sum = a ^ b ^ cin;
  assign cout = (a \& b) \mid (b \& cin) \mid (a \& cin);
endmodule
```


- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Quartus Verilog 코딩 및 Logic 합성하기



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 할인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Quartus Verilog 코딩 및 Logic 합성하기




- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과

 Data-path Delay
 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기


```
module tb_FA;
        reg a, b, cin;
 3
        wire sum, cout:
 5
        FA module_FA(a, b, cin, cout, sum);
        initial begin
 8
          $monitor("At time %Ot: a=%b b=%b, cin=%b, sum=%b, carry=%b",$time, a,b,cin,cout,sum);
 9
          a = 0; b = 0; cin = 0; #1;
10
          a = 0; b = 0; cin = 1; #1;
11
          a = 0; b = 1; cin = 0; #1;
12
          a = 0; b = 1; cin = 1; #1;
13
          a = 1; b = 0; cin = 0; #1;
14
          a = 1; b = 0; cin = 1; #1;
15
          a = 1; b = 1; cin = 0; #1;
                                                 일단 작성해서 '저장' 누르기 (tb_FA.v로 저장)
16
          a = 1; b = 1; cin = 1;
17
        end
                                                        → 자세한 설명은 실습에서!
      endmodule.
```

```
module tb_FA;
 reg a, b, cin;
 wire sum, cout;
 FA module_FA(a, b, cin, cout, sum);
 initial begin
   $monitor("At time %0t: a=%b b=%b, cin=%b, sum=%b, carry=%b",$time, a,b,cin,cout,sum);
   a = 0; b = 0; cin = 0; #1;
   a = 0; b = 0; cin = 1; #1;
   a = 0; b = 1; cin = 0; #1;
   a = 0; b = 1; cin = 1; #1;
   a = 1; b = 0; cin = 0; #1;
   a = 1; b = 0; cin = 1; #1;
   a = 1; b = 1; cin = 0; #1;
                                    (Test-bench 작성 방법은 실습 시간에 배웁니다)
   a = 1; b = 1; cin = 1;
 end
endmodule
```


- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기




- 1. 디지털 회로설계 Tool 설치 & 환경 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기




- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기




- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과

 Data-path Delay
 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기







- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

```
module FA(
                    a,
                    b,
                    cin,
                    cout,
                    sum
);
                    input a ;
                    input b;
                    input cin;
                    output cout;
                    output sum ;
  assign sum = a ^ b ^ cin;
  assign cout = (a & b) | (b & cin) | (a & cin);
endmodule
module FA_4bit(x_in,y_in,c_in,c_out_sync,sum_sync,clk);
                    input [3:0] x in;
                    input [3:0] y in;
                    input c in, clk;
                    output [3:0] sum sync;
                    output c out sync;
                    wire c1,c2,c3,c out;
                    wire [3:0] sum;
                    reg [3:0] x in sync, y in sync, sum sync;
                    reg c in sync, c out sync;
                    FA fa0(x_in_sync[0],y_in_sync[0],c_in_sync,c1,sum[0]);
                    FA fa1(x in sync[1],y in sync[1],c1,c2,sum[1]);
                    FA fa2(x_in_sync[2],y_in_sync[2],c2,c3,sum[2]);
                    FA fa3(x in sync[3],y in sync[3],c3,c out,sum[3]);
                    always @(posedge clk) begin
                                         x in sync <= x in;
                                        y in sync <= y in;
                                         c in sync <= c in;
                                         sum sync <= sum;</pre>
                                         c out sync <= c out;
                                         end
endmodule
```


- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기






- 1. 디지털 회로설계 Tool 설치 & 환경 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기


```
create_clock -name root_clk -period 20 [get_ports clk]
derive_pll_clocks
derive_clock_uncertainty
```




- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기




- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기




- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기





- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기






- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기






- 1. 디지털 회로설계 Tool 설치 & 환경 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기




- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과

 시뮬레이션 결과


 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기



- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

Power 분석과 Static vs. Dynamic Power 확인하기

Power Analyzer Summary <<Filter>>

Power Analyzer Status Successful - Wed May 22 08:58:13 2024

Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition

Revision Name FA test

Top-level Entity Name FA 4bit

Family Cyclone IV E

Device EP4CE6E22C6

Power Models Final

Total Thermal Power Dissipation 63.31 mW

Core Dynamic Thermal Power Dissipation 0.71 mW

Core Static Thermal Power Dissipation 42.82 mW

I/O Thermal Power Dissipation 19.78 mW

Power Estimation Confidence Low: user provided insufficient toggle rate data

- 디지털 회로설계
 Tool 설치 & 환경
 셋팅하기
- 2. Verilog code 작성과 Logic 합성해보기
- 3. Test-bench 작성과 시뮬레이션 결과 확인하기
- 4. Timing 분석과 Data-path Delay 확인하기
- 5. Power 분석과 Static vs. Dynamic Power 확인하기

