

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ	Информ	иатика и системы управлен	ия
КАФЕДРА	Информ	ационная безопасность (И	V8)
РАСЧЕТН		НИТЕЛЬНАЯ ОВОЙ РАБОТ	
ти битных	ение, вычи с чисел со	А ТЕМУ: <u>тание, умноже</u> <u>знаком и фи</u> хранения дробно	ксированной
			,
	_		
Студент <u>ИУ8-64</u> (Группа)		(Подпись, дата)	У.Х. Туркаев (И.О.Фамилия)
Руководитель курсовой р	работы	(Подпись, дата)	А.Е. Усанов (И.О.Фамилия)
Консультант			

(Подпись, дата)

(И.О.Фамилия)

АННОТАЦИЯ

В курсовой работе выполняется проектирование цифровой схемы АЛУ (сложение, вычитание, умножение) для 11-ти битных чисел со знаком и фиксированной запятой (5 битов для хранения дробной части).

Цель курсовой работы – разработать АЛУ (сложение, вычитание, умножение) для 11-ти битных чисел со знаком и фиксированной запятой (5 битов для хранения дробной части) с параметрами, указанными в техническом задании, получить опыт и навыки проектирования электрических устройств.

Результатом работы является цифровая схема АЛУ (сложение, вычитание, умножение) для 11-ти битных чисел со знаком и фиксированной запятой (5 битов для хранения дробной части), которая обеспечивают работу устройства в соответствии с заданными требованиями.

Параметры рассчитываемого блока: разрядность аргумента — 11 разрядов; аргументы представлены числами со знаком; с фиксированной запятой; 5 битов для хранения дробной части;

ОГЛАВЛЕНИЕ

АННОТАЦИЯ	2
ВВЕДЕНИЕ	4
Пример работы АЛУ на операции сложения	6
Основная часть	8
1. Выбор и обоснование схемы электрической структурной операционного блока сложения и вычитания	
2. Выбор и обоснование схемы электрической структурной операционного блока умножения	•
3. Выбор и обоснование схемы электрической принципиальной операционного блока АЛУ	•
ЗАКЛЮЧЕНИЕ	11
Приложение	13

ВВЕДЕНИЕ

устройство (AЛУ; англ. arithmetic Арифметико-логическое logic unit, ALU) блок процессора, который ПОД управлением устройства управления служит ДЛЯ выполнения арифметических И логических преобразований (начиная от элементарных) над данными, называемыми в этом случае операндами. Разрядность операндов обычно называют размером или длиной машинного слова.

Концепция арифметико-логического устройства предложена в 1945 году Джоном фон Нейманом в публикации по EDVAC; она стала одной из составляющих ставшей классической фон-неймановской компьютерной архитектуры.

Одноразрядное двоичное бинарное (двухоперандное) АЛУ с бинарным (двухразрядным) выходом может выполнять до двоичных бинарных (двухоперандных) функций (операций) с бинарным (двухразрядным) выходом.

Арифметико-логическое устройство в зависимости от выполнения функций можно разделить на две части:

- микропрограммное устройство (устройство управления), задающее последовательность микрокоманд (команд);
- операционное устройство, в котором реализуется заданная последовательность микрокоманд (команд).

В состав арифметико-логического устройства, условно включается регистры Pr1 — Pr7, которые служат для обработки информации, поступающей из оперативной или пассивной памяти N1, N2, ... NS и логические схемы, которые используются для обработки слов по микрокомандам, поступающим из устройства управления.

Различают два вида микрокоманд: внешние — такие микрокоманды, которые поступают в АЛУ от внешних источников и вызывают в нём преобразование информации и внутренние — те, которые генерируются в АЛУ и оказывают влияние на микропрограммное устройство, изменяя таким образом нормальный порядок следования команд.

Типовые функции регистров, входящих в арифметико-логическое устройство:

- Рг1 аккумулятор (или аккумуляторы) главный регистр АЛУ, в котором образуется результат вычислений;
- Рг2, Рг3 регистры операндов (слагаемого, сомножителя, делителя, делимого и других) в зависимости от выполняемой операции;
- Рг4 регистр адреса (или адресные регистры), предназначенные для запоминания (бывает, что формирования) адреса операндов результата;
- Pr6 k индексных регистров, содержимое которых используется для формирования адресов;
- Рг7 1 вспомогательных регистров, которые по желанию программиста могут быть аккумуляторами, индексными регистрами или использоваться для запоминания промежуточных результатов.

Часть операционных регистров могут быть адресованы в команде для выполнения операций с их содержимым, и их называют программно-доступными. К таким регистрам относятся: сумматор, индексные регистры и некоторые вспомогательные регистры. Остальные регистры нельзя адресовать в программе, то есть они являются программно-недоступными.

Операционные устройства можно классифицировать по виду обрабатываемой информации, по способу её обработки и по логической структуре.

Такая сложная логическая структура АЛУ может характеризоваться количеством отличающихся друг от друга микроопераций, которые необходимы для выполнения всего комплекса задач, поставленных перед арифметико-

логическим устройством. На входе каждого регистра собраны соответствующие логические схемы, обеспечивающие такие связи между регистрами, что позволяет реализовать заданные микрооперации. Выполнение операций над словами сводится к выполнению определённых микроопераций, которые управляют передачей слов в АЛУ и действиями по преобразованию слов. Порядок выполнения микрокоманд определяется алгоритмом выполнения операций. То есть, связи между регистрами АЛУ и их функциями зависят в основном от принятой методики выполнения логических операций, в том числе арифметических или специальной арифметики.

Пример работы АЛУ на операции сложения

Функционально АЛУ состоит из двух регистров (Регистр1, Регистр 2), схемы управления и сумматора. Арифметическая операция выполняется по тактам:

- значения операнда 1, участвующего в арифметической операции по шине данных поступает в Регистр 1 или уже там находится;
- значения операнда 2, участвующего в арифметической операции по шине данных поступает в Регистр 2 или уже там находится;
- по шине инструкций поступает инструкция на выполнение операции в схему управления;
- данные из регистров поступают в сумматор, схема управления дает команду на выполнение сложения;
- результат сложения поступает в Регистр 1;
- признаки выполнения операции в АЛУ поступают в регистр флагов.

Пример работы АЛУ на операции вычитания:

- значение операнда 1, участвующего в арифметической операции по кодовой шине данных поступает в Регистр 1;
- значение операнда 2, участвующего в арифметической операции по кодовой шине данных поступает в Регистр 2;

- по кодовой шине инструкций, поступает инструкция на выполнение операции вычитания в схему управления;
- схема управления преобразовывает положительное число в отрицательное (в формате дополнительного кода до двух);
- результат преобразования операнда поступает в сумматор;
- сумматор складывает два числа;
- результат сложения поступает в Регистр 1;
- результат операции АЛУ поступает в результирующий блок.

ОСНОВНАЯ ЧАСТЬ

1. Выбор и обоснование схемы электрической структурной модуля операционного блока сложения и вычитания

Сложение в двоичной системе происходит по разрядно с переносом, а вычитание представляет из себя сложение числа с дополнительным кодом вычитаемого.




Рисунок 1. Структурная схема блока сложения

2. Выбор и обоснование схемы электрической структурной модуля операционного блока умножения

Даны числа А и В. Умножая, мы складываем А с самим собой В раз.




Рисунок 2. Структурная схема блока умножения

3. <u>Выбор и обоснование схемы электрической принципиальной модуля операционного блока АЛУ</u>




Рисунок 3. Принципиальная схема модуля операционного блока АЛУ


ЗАКЛЮЧЕНИЕ


В процессе выполнения курсовой работы была синтезирована схема АЛУ (сложение, вычитание, умножение) для 11-ти битных чисел со знаком и фиксированной запятой (5 битов для хранения дробной части), а также было произведено моделирование в программе Proteus.

Список используемых источников

- 1. Распоряжение правительства РФ от 28 июля 2017 г. № 1632-р
- 2. Лекции по электронике и схемотехнике за 5 семестр
- 3. Журнал «Радио» 1979г. ,выпуск номер 11 [электронный ресурс]: http://radiowiki.ru/index.php?title=%D0%A4%D0%B0%D0%B9%D0%BB:%D0%BA%D0%BE_1979_%D0%B3._%E2%84%9611.djvu_epage=23
- 4. Лекция 3: Арифметико-логическое устройство [Электронный ресурс]/ НОУ ИНТУИТ 2020. Электрон. Дан. режим доступа : https://www.intuit.ru/studies/courses/60/60/lecture/1770?page=2&keyword_content= операции (Дата обращения 15.04.20)
- 5. Каган Б. М. Электронные вычислительные машины и системы: Учеб. пособие для вузов.— 3-е изд., перераб. и доп.— М.: Энергоатомиздат, 1991.— 592 с.: ил.

ПРИЛОЖЕНИЕ





200				000					
						Лит	Macca	Масштаб	
Изм	Лист	№ докум.	Подпись	Дата	Модуль операционного блока				
Pas	зраб.	Давудов Р.Х.			для деления чисел	I			
Пре	овер.	Усанов А.Е.							
Т. к	контр.					Лист	Лис	тов	
Pe	ценз.				Схема электрическая МГТЧ	МГТУ им.Н.Э.Баумана		баумана	
Н. контр.					полинилогияльная Кафедра		Кафедра		
Уп	пверд.					I	Группа	64	

Поз. обознач.		На	имено	вание	Кол.	Прим	ечание
			Pezu	стры			
<i>DD1-DD8</i>	SN74198N				8		
		/loa	гические	? ЗЛЕМЕНТЫ			
DD19-DD20	74LS04				2		
			Сумма	торы			
DD13-DD18	74LS283N				6		
		,	Мультип	плексоры			
DD9-DD12	74 157				4		
					+ +		
			0 0		72		
					Лит	Масса	Масштаб
Изм Лист Разраб. Провер.	№ докум. Давудов Р.Х. Усанов А.Е.	Подпись	Дата	Модуль операционногго блока для деления чисел			
Т. контр. Реценз. Н. контр.				Спецификация	Лист	Лис МГТУ им.Н.Э.Е Кафедра Группа (ИЧ8