

DEBAJO DE LAS ABSTRACCIONES DIGITALES

Ing. Edgar Andrés Gutiérrez Cáceres

Debajo de las abstracciones digitales

Un sistema digital utiliza variables de valor discreto. Sin embargo, estas variables se representan mediante magnitudes físicas continuas, como la tensión en un cable, la posición de un engranaje o el nivel de fluido en un cilindro. Por lo tanto, el diseñador debe encontrar una manera de relacionar el valor continuo con el valor discreto.

*Por ejemplo, consideremos la representación de una señal binaria A con la tensión en un cable. Si **0 voltios (V) indican $A = 0$** y **5 V indican $A = 1$** , cualquier sistema real debe tolerar cierto ruido, por lo que 4,97 V probablemente también debería interpretarse como $A = 1$. Pero ¿qué ocurre con 4,3 V? ¿O con 2,8 V? ¿O con 2,500000 V?*

Tensión de alimentación

Supongamos que la tensión más baja del sistema es 0 V, también conocida como tierra o GND. La tensión más alta proviene de la fuente de alimentación y se suele denominar VDD.

En la tecnología de las décadas de 1970 y 1980, VDD era generalmente de 5 V.


Con la evolución de los chips hacia transistores más pequeños, VDD ha disminuido a 3,3 V, 2,5 V, 1,8 V, 1,5 V, 1,2 V, o incluso menos, para ahorrar energía y evitar la sobrecarga de los transistores.

Niveles Lógicos

La asignación de una variable continua a una variable binaria discreta se realiza definiendo niveles lógicos, como se muestra en la Figura.

La primera compuerta se denomina controlador y la segunda, receptor.

La salida del controlador se conecta a la entrada del receptor. El controlador produce una salida BAJA (0) en el rango de 0 a V_{OL} o una salida ALTA (1) en el rango de V_{OH} a V_{DD} .




Niveles Lógicos

Si el receptor recibe una entrada en el rango de 0 a V_{IL} , la considerará BAJA. Si recibe una entrada en el rango de V_{IH} a V_{DD} , la considerará ALTA.

Si, por alguna razón, como ruido o componentes defectuosos, la entrada del receptor cae en la zona prohibida (forbidden zone) entre V_{IL} y V_{IH} , el comportamiento de la compuerta es impredecible.


V_{OH} , V_{OL} , V_{IH} y V_{IL} se denominan niveles lógicos alto y bajo de salida y entrada, respectivamente.



Márgenes de ruido

Para que la salida del controlador se interprete correctamente en la entrada del receptor, debemos elegir $V_{OL} < V_{IL}$ y $V_{OH} > V_{IH}$.

De esta forma, incluso si la salida del controlador está contaminada por ruido, la entrada del receptor seguirá detectando el nivel lógico correcto.




Márgenes de ruido

El margen de ruido (NM) es la cantidad de ruido que se puede añadir a una salida en el peor de los casos para que la señal siga interpretándose como una entrada válida.

Como se puede observar en la Figura, los márgenes de ruido bajo y alto son, respectivamente:

$$NM_L = V_{IL} - V_{OL}$$

$$NM_H = V_{OH} - V_{IH}$$




Márgenes de ruido - Ejemplo

Considere el circuito inversor de la figura.

V_{O1} es la tensión de salida del inversor I1 y V_{I2} es la tensión de entrada del inversor I2.

Ambos inversores tienen las siguientes características: $V_{DD} = 5V$, $V_{IL} = 1,35 V$, $V_{IH} = 3,15 V$, $V_{OL} = 0,33 V$ y $V_{OH} = 3,84 V$.

¿Cuáles son los márgenes de ruido bajo y alto del inversor? ¿Puede el circuito tolerar 1 V de ruido entre V_{O1} y V_{I2} ?



Márgenes de ruido - Ejemplo


Los márgenes de ruido del inversor son: $NM_L = V_{IL} - V_{OL} = (1,35 \text{ V} - 0,33 \text{ V}) = 1,02 \text{ V}$, $NM_H = V_{OH} - V_{IH} = (3,84 \text{ V} - 3,15 \text{ V}) = 0,69 \text{ V}$.

El circuito puede tolerar 1 V de ruido cuando la salida es BAJA ($NML = 1,02 \text{ V}$) pero no cuando la salida es ALTA ($NMH = 0,69 \text{ V}$).

Por ejemplo, supongamos que el controlador, I1, emite su valor ALTO en el peor de los casos, $VO1 = VOH = 3,84 \text{ V}$.

Si el ruido hace que el voltaje caiga 1 V antes de llegar a la entrada del receptor, $VI2 = (3,84 \text{ V} - 1 \text{ V}) = 2,84 \text{ V}$.

Esto es menor que el valor ALTO de entrada aceptable, $VIH = 3,15 \text{ V}$, por lo que el receptor puede no detectar una entrada ALTA adecuada.



Características de transferencia de CC


Para comprender los límites de la abstracción digital, debemos analizar el comportamiento analógico de una puerta lógica.

Las características de transferencia de CC de una puerta lógica describen la tensión de salida en función de la tensión de entrada cuando esta varía lo suficientemente despacio como para que la salida pueda seguir el ritmo.

Se denominan características de transferencia porque describen la relación entre las tensiones de entrada y salida.

Características de transferencia de CC


Un inversor ideal tendría un umbral de conmutación abrupto en $V_{DD}/2$, como se muestra en la Figura.



Para $V(A) < V_{DD}/2$, $V(Y) = V_{DD}$. Para $V(A) > V_{DD}/2$, $V(Y) = 0$. En este caso, $V_{IH} = V_{IL} = V_{DD}/2$, $V_{OH} = V_{DD}$ y $V_{OL} = 0$.

Características de transferencia de CC

Un inversor real varía de forma más gradual entre los extremos, como se muestra en la Figura.



Cuando la tensión de entrada $V(A)$ es 0, la tensión de salida $V(Y) = V_{DD}$. Cuando $V(A) = V_{DD}$, $V(Y) = 0$. Sin embargo, la transición entre estos extremos es suave y puede no estar centrada exactamente en $V_{DD}/2$. Esto plantea la cuestión de cómo definir los niveles lógicos.


Características de transferencia de CC

Un punto razonable para elegir los niveles lógicos es donde la pendiente de la característica de transferencia $dV(Y)/dV(A)$ es -1 .

Estos dos puntos se denominan puntos de ganancia unitaria.

Elegir los niveles lógicos en los puntos de ganancia unitaria generalmente maximiza los márgenes de ruido.

Si se redujera V_{IL} , V_{OH} solo aumentaría ligeramente. Pero si V_{IL} aumentara, V_{OH} disminuiría drásticamente.



La disciplina estática

Para evitar que las entradas caigan en la zona prohibida, las compuertas lógicas digitales se diseñan para cumplir con la disciplina estática. Esta disciplina exige que, ante entradas lógicamente válidas, cada elemento del circuito produzca salidas lógicamente válidas.

Al cumplir con la disciplina estática, los diseñadores digitales sacrifican la libertad de usar elementos de circuitos analógicos arbitrarios a cambio de la simplicidad y robustez de los circuitos digitales.

Elevan el nivel de abstracción de analógico a digital, aumentando la productividad del diseño al ocultar detalles innecesarios.

La disciplina estática

La elección de VDD y los niveles lógicos es arbitraria, pero todas las compuertas que se comunican deben tener niveles lógicos compatibles.

Por lo tanto, las compuertas se agrupan en familias lógicas de manera que todas las compuertas de una familia lógica cumplan con la disciplina estática cuando se usan con otras compuertas de la misma familia. Las compuertas lógicas de la misma familia se ensamblan como piezas de Lego, ya que utilizan voltajes de alimentación y niveles lógicos consistentes.

Las cuatro familias lógicas principales que predominaron desde la década de 1970 hasta la de 1990 fueron la lógica transistor-transistor (TTL), la lógica de semiconductor de óxido metálico complementario (CMOS), la lógica TTL de bajo voltaje (LVTTTL) y la lógica CMOS de bajo voltaje (LVCMOS).

La disciplina estática

Sus niveles lógicos se comparan en la Tabla. Desde entonces, las familias lógicas se han fragmentado con la proliferación de voltajes de alimentación aún más bajos.

Table 1.4 Logic levels of 5V and 3.3V logic families

Logic Family	V_{DD}	V_{IL}	V_{IH}	V_{OL}	V_{OH}
TTL	5 (4.75–5.25)	0.8	2.0	0.4	2.4
CMOS	5 (4.5–6)	1.35	3.15	0.33	3.84
LVTTL	3.3 (3–3.6)	0.8	2.0	0.4	2.4
LVC MOS	3.3 (3–3.6)	0.9	1.8	0.36	2.7

La disciplina estática - Ejemplo

¿Cuáles de las familias lógicas de la Tabla pueden comunicarse entre sí de forma fiable?

*La Tabla muestra qué familias lógicas tienen niveles lógicos compatibles. Cabe destacar que una familia lógica de 5 V, como TTL o CMOS, puede generar una tensión de salida de hasta 5 V. **Si esta señal de 5 V alimenta la entrada de una familia lógica de 3,3 V, como LVTTL o LVCMOS, puede dañar el receptor, a menos que este esté diseñado específicamente para ser compatible con 5 voltios.***

Table 1.4 Logic levels of 5V and 3.3V logic families

Logic Family	V_{DD}	V_{IL}	V_{IH}	V_{OL}	V_{OH}
TTL	5 (4.75–5.25)	0.8	2.0	0.4	2.4
CMOS	5 (4.5–6)	1.35	3.15	0.33	3.84
LVTTL	3.3 (3–3.6)	0.8	2.0	0.4	2.4
LVCMOS	3.3 (3–3.6)	0.9	1.8	0.36	2.7

Table 1.5 Compatibility of logic families

Driver	Receiver			
	TTL	CMOS	LVTTL	LVCMOS
TTL	OK	NO: $V_{OH} < V_{IH}$	MAYBE ^a	MAYBE ^a
CMOS	OK	OK	MAYBE ^a	MAYBE ^a
LVTTL	OK	NO: $V_{OH} < V_{IH}$	OK	OK
LVCMOS	OK	NO: $V_{OH} < V_{IH}$	OK	OK

^aAs long as a 5V HIGH level does not damage the receiver input

Familias Lógicas

Los chips lógicos de la serie 74xx se han fabricado utilizando diversas tecnologías, denominadas familias lógicas, que ofrecen diferentes compensaciones entre velocidad, consumo de energía y nivel lógico.

Otros chips suelen diseñarse para ser compatibles con algunas de estas familias lógicas.

Los chips originales, como el 7404, se construyeron con transistores bipolares en una tecnología llamada lógica transistor-transistor (TTL).

Las tecnologías más recientes añaden una o más letras después del 74 para indicar la familia lógica, como 74LS04, 74HC04 o 74AHCT04.

Familias Lógicas

Table eA.2 Typical specifications for 5-V logic families

Characteristic	Bipolar/TTL						CMOS		CMOS/TTL Compatible	
	TTL	S	LS	AS	ALS	F	HC	AHC	HCT	AHCT
t_{pd} (ns)	22	9	12	7.5	10	6	21	7.5	30	7.7
V_{IH} (V)	2	2	2	2	2	2	3.15	3.15	2	2
V_{IL} (V)	0.8	0.8	0.8	0.8	0.8	0.8	1.35	1.35	0.8	0.8
V_{OH} (V)	2.4	2.7	2.7	2.5	2.5	2.5	3.84	3.8	3.84	3.8
V_{OL} (V)	0.4	0.5	0.5	0.5	0.5	0.5	0.33	0.44	0.33	0.44
I_{OH} (mA)	0.4	1	0.4	2	0.4	1	4	8	4	8
I_{OL} (mA)	16	20	8	20	8	20	4	8	4	8
I_{IL} (mA)	1.6	2	0.4	0.5	0.1	0.6	0.001	0.001	0.001	0.001
I_{IH} (mA)	0.04	0.05	0.02	0.02	0.02	0.02	0.001	0.001	0.001	0.001
I_{DD} (mA)	33	54	6.6	26	4.2	15	0.02	0.02	0.02	0.02
C_{Pd} (pF)	n/a						20	12	20	14
cost* (US \$)	obsolete	0.63	0.25	0.53	0.32	0.22	0.12	0.12	0.12	0.12

*Per unit in quantities of 1000 for the 7408 from Texas Instruments in 2012.

Familias Lógicas

Los avances en circuitos bipolares y tecnología de procesos dieron lugar a las familias Schottky (S) y Schottky de baja potencia (LS). Ambas son más rápidas que TTL. Schottky consume más energía, mientras que Schottky de baja potencia consume menos.

Schottky avanzado (AS) y Schottky avanzado de baja potencia (ALS) ofrecen mayor velocidad y consumo de energía en comparación con S y LS.

La lógica rápida (F) es más rápida y consume menos energía que AS.

Todas estas familias proporcionan mayor corriente para las salidas bajas que para las salidas altas y, por lo tanto, tienen niveles lógicos asimétricos.

Se ajustan a los niveles lógicos TTL: $V_{IH} = 2 \text{ V}$, $V_{IL} = 0,8 \text{ V}$, $V_{OH} > 2,4 \text{ V}$ y $V_{OL} < 0,5 \text{ V}$.

Familias Lógicas

A medida que los circuitos CMOS maduraron en las décadas de 1980 y 1990, se popularizaron debido a su bajo consumo de energía y corriente de entrada.

Las familias CMOS de alta velocidad (HC) y CMOS avanzada de alta velocidad (AHC) prácticamente no consumen energía estática.

Además, proporcionan la misma corriente para las salidas ALTA y BAJA. Cumplen con los niveles lógicos CMOS: $V_{IH} = 3,15\text{ V}$, $V_{IL} = 1,35\text{ V}$, $V_{OH} > 3,8\text{ V}$ y $V_{OL} < 0,44\text{ V}$.

Desafortunadamente, estos niveles son incompatibles con los circuitos TTL, ya que una salida ALTA TTL de $2,4\text{ V}$ podría no ser reconocida como una entrada ALTA CMOS válida.

Familias Lógicas

Esto justifica el uso de CMOS de alta velocidad compatible con TTL (HCT) y CMOS avanzada de alta velocidad compatible con TTL (AHCT), que aceptan niveles lógicos de entrada TTL y generan niveles lógicos de salida CMOS válidos.

Estas familias son ligeramente más lentas que sus contrapartes CMOS puras.

Todos los chips CMOS son sensibles a las descargas electrostáticas (ESD) causadas por la electricidad estática.

Conéctese a tierra tocando un objeto metálico grande antes de manipular chips CMOS para evitar descargas.



Familias Lógicas

La lógica de la serie 74xx es económica. Las familias lógicas más recientes suelen ser más baratas que las obsoletas.

La familia LS es ampliamente disponible, robusta y una opción popular para proyectos de laboratorio o de aficionados que no requieren un rendimiento especial.

El estándar de 5 V colapsó a mediados de la década de 1990, cuando los transistores se volvieron demasiado pequeños para soportar dicho voltaje. Además, un voltaje menor implica un menor consumo de energía.

Actualmente, se utilizan comúnmente voltajes de 3,3 V, 2,5 V, 1,8 V, 1,2 V e incluso inferiores. La gran variedad de voltajes plantea desafíos para la comunicación entre chips con diferentes fuentes de alimentación.

Familias Lógicas

Table eA.3 Typical specifications for low-voltage logic families

V_{dd} (V)	LVC			ALVC			AUC		
	3.3	2.5	1.8	3.3	2.5	1.8	2.5	1.8	1.2
t_{pd} (ns)	4.1	6.9	9.8	2.8	3	?*	1.8	2.3	3.4
V_{IH} (V)	2	1.7	1.17	2	1.7	1.17	1.7	1.17	0.78
V_{IL} (V)	0.8	0.7	0.63	0.8	0.7	0.63	0.7	0.63	0.42
V_{OH} (V)	2.2	1.7	1.2	2	1.7	1.2	1.8	1.2	0.8
V_{OL} (V)	0.55	0.7	0.45	0.55	0.7	0.45	0.6	0.45	0.3
I_O (mA)	24	8	4	24	12	12	9	8	3
I_I (mA)		0.02			0.005			0.005	
I_{DD} (mA)		0.01			0.01			0.01	
C_{pd} (pF)	10	9.8	7	27.5	23	?*	17	14	14
cost (US \$)		0.17			0.20			not available	

*Delay and capacitance not available at the time of writing.

Familias Lógicas

Todas las familias de lógica de bajo voltaje utilizan transistores CMOS, el componente fundamental de los circuitos integrados modernos.

Operan en un amplio rango de V_{DD} , pero su velocidad disminuye a voltajes más bajos.

La lógica CMOS de bajo voltaje (LVC) y la lógica CMOS de bajo voltaje avanzada (ALVC) se utilizan comúnmente a 3,3, 2,5 o 1,8 V.

La lógica LVC soporta entradas de hasta 5,5 V, por lo que puede recibir señales de circuitos CMOS o TTL de 5 V.

La lógica CMOS de ultra bajo voltaje avanzada (AUC) se utiliza comúnmente a 2,5, 1,8 o 1,2 V y es excepcionalmente rápida.

Familias Lógicas

Tanto ALVC como AUC soportan entradas de hasta 3,6 V, por lo que pueden recibir señales de circuitos de 3,3 V.

Los FPGA suelen ofrecer fuentes de alimentación independientes para la lógica interna, denominada núcleo, y para los pines de entrada/salida (E/S).

Con el avance de los FPGA, el voltaje del núcleo se ha reducido de 5 V a 3,3 V, 2,5 V, 1,8 V y 1,2 V para ahorrar energía y evitar dañar los transistores, que son muy pequeños.

Los FPGA cuentan con E/S configurables que pueden operar a diferentes voltajes para ser compatibles con el resto del sistema.

DEBAJO DE LAS ABSTRACCIONES DIGITALES

Ing. Edgar Andrés Gutiérrez Cáceres