

# TRANSISTORES CMOS

*Ing. Edgar Andrés Gutiérrez Cáceres*

## Transistores CMOS

*La Máquina Analítica de Babbage se construía con engranajes, y las primeras computadoras eléctricas utilizaban relés o tubos de vacío.*

*Las computadoras modernas utilizan transistores porque son económicos, pequeños y fiables.*

*Los transistores son interruptores controlados eléctricamente que se activan o desactivan al aplicarles un voltaje o una corriente.*

*Los dos tipos principales de transistores son los transistores bipolares de unión y los transistores de efecto de campo de óxido metálico-semiconductor (MOSFET o transistores MOS, pronunciados «mossfets» o «M-O-S», respectivamente).*

## Transistores CMOS

*En 1958, Jack Kilby, de Texas Instruments, construyó el primer circuito integrado con dos transistores. En 1959, Robert Noyce, de Fairchild Semiconductor, patentó un método para interconectar múltiples transistores en un solo chip de silicio. En aquel entonces, los transistores costaban alrededor de 10 dólares cada uno.*

*Gracias a más de tres décadas de avances de fabricación sin precedentes, los ingenieros ahora pueden integrar aproximadamente mil millones de MOSFET en un chip de silicio de 1 cm<sup>2</sup>, y estos transistores cuestan menos de 10 microcéntimos cada uno.*

*La capacidad y el costo siguen mejorando exponencialmente cada 8 años aproximadamente. Los MOSFET son ahora los componentes básicos de casi todos los sistemas digitales. En esta presentación, analizaremos en profundidad cómo se construyen las compuertas lógicas a partir de MOSFET.*




## Semiconductores

*Los transistores MOS se construyen con silicio, el átomo predominante en las rocas y la arena.*

*El silicio (Si) es un átomo del grupo IV, por lo que tiene cuatro electrones en su capa de valencia y forma enlaces con cuatro átomos adyacentes, dando como resultado una red cristalina.*

*La figura (a) muestra la red en dos dimensiones para facilitar su representación gráfica, pero cabe recordar que en realidad forma un cristal cúbico.*

*En la figura, una línea representa un enlace covalente. Por sí solo, el silicio es un mal conductor porque todos sus electrones están unidos en enlaces covalentes.*






## Semiconductores

*Sin embargo, mejora su conductividad cuando se añaden cuidadosamente pequeñas cantidades de impurezas, llamadas átomos dopantes.*

*Si se añade un dopante del grupo V, como el arsénico (As), los átomos dopantes tienen un electrón adicional que no participa en los enlaces.*

*Este electrón puede moverse fácilmente por la red, dejando un átomo dopante ionizado ( $\text{As}^+$ ), como se muestra en la figura (b).*

*El electrón tiene una carga negativa, por lo que llamamos al arsénico un dopante de **tipo n**.*






## Semiconductores

*Por otro lado, si se añade un dopante del grupo III, como el boro (B), a los átomos del dopante les falta un electrón, como se muestra en la Figura (c). Este electrón faltante se denomina hueco.*

*Un electrón de un átomo de silicio vecino puede desplazarse para llenar el enlace faltante, formando un átomo de dopante ionizado ( $B^-$ ) y dejando un hueco en el átomo de silicio vecino.*

*De manera similar, el hueco puede migrar por la red cristalina. El hueco carece de carga negativa, por lo que actúa como una partícula con carga positiva. Por lo tanto, llamamos al boro un dopante de **tipo p**.*

*Debido a que la conductividad del silicio varía en varios órdenes de magnitud según la concentración de dopantes, el silicio se denomina **semiconductor**.*



# Diodos


La unión entre silicio tipo p y tipo n se denomina **diodo**.

La región tipo p se llama **ánodo** y la región tipo n se llama **cátodo**, como se ilustra en la Figura.

Cuando la tensión en el ánodo supera la tensión en el cátodo, el diodo está polarizado directamente y la corriente fluye a través de él desde el ánodo al cátodo.

Pero cuando la tensión en el ánodo es inferior a la tensión en el cátodo, el diodo está polarizado inversamente y no fluye corriente.

El símbolo del diodo muestra intuitivamente que la corriente fluye en una sola dirección.



## Capacitores


La unión entre silicio tipo p y tipo n se denomina **diodo**.

La región tipo p se llama **ánodo** y la región tipo n se llama **cátodo**, como se ilustra en la Figura.

Cuando la tensión en el ánodo supera la tensión en el cátodo, el diodo está polarizado directamente y la corriente fluye a través de él desde el ánodo al cátodo.

Pero cuando la tensión en el ánodo es inferior a la tensión en el cátodo, el diodo está polarizado inversamente y no fluye corriente.

El símbolo del diodo muestra intuitivamente que la corriente fluye en una sola dirección.






## Capacitores

Un **condensador** consta de dos conductores separados por un aislante. Cuando se aplica un voltaje  $V$  a uno de los conductores, este acumula una **carga** eléctrica  $Q$ , mientras que el otro acumula la carga opuesta  $-Q$ .

La **capacitancia**  $C$  del condensador es la relación entre la carga y el voltaje:  $C = Q/V$ . La capacitancia es proporcional al tamaño de los conductores e inversamente proporcional a la distancia entre ellos. El símbolo de un condensador se muestra en la Figura.



La capacitancia es importante porque cargar o descargar un conductor requiere tiempo y energía. Una mayor capacitancia implica que un circuito será más lento y requerirá más energía para funcionar. La velocidad y la energía se analizarán a lo largo de este curso.

## Transistores nMOS y pMOS

*Un MOSFET es un dispositivo tipo sándwich compuesto por varias capas de materiales conductores y aislantes.*

*Los MOSFET se fabrican sobre obleas delgadas y planas de silicio de entre 15 y 30 cm de diámetro.*

*El proceso de fabricación comienza con una oblea sin recubrimiento.*

*Este proceso consta de una serie de pasos en los que se implantan dopantes en el silicio, se depositan películas delgadas de dióxido de silicio y silicio, y se aplica una capa metálica.*

*Entre cada paso, se crea un patrón en la oblea para que los materiales aparezcan únicamente donde se desea.*

## Transistores nMOS y pMOS

*Dado que los transistores tienen una longitud de una fracción de micra<sup>1</sup> y la oblea completa se procesa de una sola vez, la fabricación de miles de millones de transistores a la vez resulta económica.*

*Una vez finalizado el procesamiento, la oblea se corta en rectángulos llamados chips o dados, que contienen miles, millones o incluso miles de millones de transistores.*

*El chip se prueba y, a continuación, se coloca en un encapsulado de plástico o cerámica con pines metálicos para conectarlo a una placa de circuito impreso.*

*El MOSFET tipo sándwich consta de una capa conductora, denominada compuerta, sobre una capa aislante de dióxido de silicio ( $\text{SiO}_2$ ) sobre la oblea de silicio, denominada sustrato.*

## Transistores nMOS y pMOS


*Históricamente, la compuerta se construía con metal, de ahí el nombre de metal-óxido-semiconductor.*

*Los procesos de fabricación modernos utilizan silicio policristalino para la compuerta, ya que no se funde durante los procesos posteriores a alta temperatura.*

*El dióxido de silicio es más conocido como vidrio y, en la industria de los semiconductores, a menudo se denomina simplemente óxido.*

*El MOSFET tipo sándwich forma un condensador, en el que una fina capa de óxido aislante, denominada dieléctrico, separa las placas metálicas y semiconductoras.*


## Transistores nMOS y pMOS



*Existen dos tipos de MOSFET: nMOS y pMOS (pronunciados “n-mos” y “p-mos”). La Figura muestra secciones transversales de cada tipo, obtenidas al cortar una oblea y observarla de lado.*


*Los transistores de tipo n, denominados nMOS, tienen regiones de dopantes de tipo n adyacentes a la compuerta, llamadas fuente y drenador, y están contruidos sobre un sustrato semiconductor de tipo p. Los transistores pMOS son justo lo contrario: constan de regiones de fuente y drenador de tipo p en un sustrato de tipo n.*

## Transistores nMOS y pMOS



*Un MOSFET se comporta como un interruptor controlado por voltaje, donde el voltaje de la compuerta crea un campo eléctrico que activa o desactiva la conexión entre la fuente y el drenador. El término transistor de efecto de campo proviene de este principio de funcionamiento. Comencemos explorando el funcionamiento de un transistor nMOS.*


## Transistores nMOS y pMOS



*El sustrato de un transistor nMOS normalmente está conectado a GND, la tensión más baja del sistema. Primero, consideremos la situación en la que la compuerta también está a 0 V, como se muestra en la Figura (a).*

*Los diodos entre la fuente o el drenador y el sustrato están polarizados inversamente porque la tensión de la fuente o el drenador no es negativa. Por lo tanto, no hay camino para que fluya corriente entre la fuente y el drenador, así que el transistor está APAGADO.*

## Transistores nMOS y pMOS




*Ahora, consideremos cuando la compuerta se eleva a  $V_{DD}$ , como se muestra en la Figura (b).*

*Cuando se aplica una tensión positiva a la placa superior de un condensador, se establece un campo eléctrico que atrae carga positiva a la placa superior y carga negativa a la placa inferior.*

*Si la tensión es suficientemente grande, se atrae tanta carga negativa a la parte inferior de la compuerta que la región se invierte de tipo p a tipo n.*



## Transistores nMOS y pMOS




*Esta región invertida se llama canal.*

*Ahora el transistor tiene un camino continuo desde la fuente de tipo n a través del canal de tipo n hasta el drenador de tipo n, por lo que los electrones pueden fluir de la fuente al drenador.*

*El transistor está encendido. La tensión de puerta necesaria para encender un transistor se denomina tensión umbral,  $V_t$ , y suele ser de 0,3 a 0,7 V.*

## Transistores nMOS y pMOS




*Los transistores pMOS funcionan de forma opuesta, como se puede deducir del círculo en su símbolo mostrado en la figura.*

*El sustrato está conectado a VDD. Cuando la puerta también está a VDD, el transistor pMOS está apagado.*

*Cuando la puerta está a tierra (GND), el canal se invierte a tipo p y el transistor pMOS se enciende.*

## Transistores nMOS y pMOS




*Desafortunadamente, los MOSFET no son interruptores perfectos. En particular, los transistores nMOS transmiten bien los 0, pero mal los 1.*

*Específicamente, cuando la puerta de un transistor nMOS está a VDD, la fuente solo oscilará entre 0 y  $VDD - V_t$  cuando su drenador varíe entre 0 y VDD.*

*De manera similar, los transistores pMOS transmiten bien los 1, pero mal los 0. Sin embargo, veremos que es posible construir puertas lógicas que utilicen transistores solo en su modo óptimo.*

## Transistores nMOS y pMOS




*Los transistores nMOS requieren un sustrato de tipo p, y los transistores pMOS requieren un sustrato de tipo n.*

*Para fabricar transistores de ambos tipos en un mismo chip, los procesos de fabricación suelen comenzar con una oblea de tipo p, a la que se implantan regiones de tipo n llamadas pozos donde se ubicarán los transistores pMOS.*

*Estos procesos que proporcionan ambos tipos de transistores se denominan MOS Complementario o CMOS.*

## Transistores nMOS y pMOS



*Los procesos CMOS se utilizan para fabricar la gran mayoría de los transistores que se producen actualmente.*

*En resumen, los procesos CMOS nos proporcionan dos tipos de interruptores controlados eléctricamente, como se muestra en la Figura. El voltaje en la compuerta (g) regula el flujo de corriente entre la fuente (s) y el drenador (d). Los transistores nMOS están apagados cuando la compuerta es 0 y encendidos cuando es 1. Los transistores pMOS funcionan de forma opuesta: encendidos cuando la compuerta es 0 y apagados cuando es 1.*



## Compuerta CMOS NOT

La figura muestra el esquema de una compuerta NOT construida con transistores CMOS. El triángulo indica GND y la barra plana indica VDD; estas etiquetas se omitirán en los esquemas posteriores.

El transistor nMOS, N1, está conectado entre GND y la salida Y. El transistor pMOS, P1, está conectado entre VDD y la salida Y. Ambas compuertas de transistor se controlan mediante la entrada A.

Si  $A = 0$ , N1 está apagado y P1 está encendido. Por lo tanto, Y está conectada a VDD pero no a GND, y se eleva a un nivel lógico 1. P1 transmite un 1 válido.

Si  $A = 1$ , N1 está encendido y P1 está apagado, y Y se eleva a un nivel lógico 0. N1 transmite un 0 válido. Al consultar la tabla de verdad de la figura, vemos que el circuito es efectivamente una compuerta NOT.



$$Y = \bar{A}$$

| A | Y |
|---|---|
| 0 | 1 |
| 1 | 0 |

## Otras Compuertas Lógicas CMOS


*La figura muestra un esquema de una puerta NAND de dos entradas.*

*En los diagramas esquemáticos, los cables siempre se unen en uniones de tres vías.*


*Se unen en uniones de cuatro vías solo si se muestra un punto.*

*Los transistores nMOS N1 y N2 están conectados en serie; ambos transistores nMOS deben estar ON para llevar la salida a GND.*

*Los transistores pMOS P1 y P2 están en paralelo; solo un transistor pMOS debe estar ON para llevar la salida a VDD.*



## Otras Compuertas Lógicas CMOS



**Table 1.6** NAND gate operation

| A | B | Pull-Down Network | Pull-Up Network | Y |
|---|---|-------------------|-----------------|---|
| 0 | 0 | OFF               | ON              | 1 |
| 0 | 1 | OFF               | ON              | 1 |
| 1 | 0 | OFF               | ON              | 1 |
| 1 | 1 | ON                | OFF             | 0 |


*La tabla enumera el funcionamiento de las redes de pull-down y pull-up y el estado de la salida, demostrando que la puerta funciona como una NAND.*

*Por ejemplo, cuando  $A = 1$  y  $B = 0$ , N1 está ON, pero N2 está OFF, bloqueando el camino de Y a GND.*

*P1 está OFF, pero P2 está ON, creando un camino de VDD a Y. Por lo tanto, Y se lleva a 1.*



## Otras Compuertas Lógicas CMOS




*La figura muestra la forma general utilizada para construir cualquier puerta lógica inversora, como NOT, NAND o NOR.*

*Los transistores nMOS son buenos para transmitir 0, por lo que se coloca una red de transistores nMOS en polarización descendente entre la salida y GND para elevar la salida a 0.*

*Los transistores pMOS son buenos para transmitir 1, por lo que se coloca una red de transistores pMOS en polarización ascendente entre la salida y VDD para elevar la salida a 1.*

## Otras Compuertas Lógicas CMOS



*Las redes pueden constar de transistores en serie o en paralelo. Cuando los transistores están en paralelo, la red está activa si cualquiera de los transistores está activado.*

*Cuando los transistores están en serie, la red está activa solo si ambos transistores están activados. La barra diagonal en el cable de entrada indica que la puerta puede recibir múltiples entradas.*

## Otras Compuertas Lógicas CMOS

*Si las redes de pull-up y pull-down estuvieran activadas simultáneamente, se produciría un cortocircuito entre VDD y GND.*

*La salida de la compuerta podría estar en la zona prohibida y los transistores consumirían grandes cantidades de energía, posiblemente hasta quemarse.*


*Por otro lado, si ambas redes estuvieran desactivadas simultáneamente, la salida no estaría conectada ni a VDD ni a GND.*

*Decimos que la salida queda flotante. Su valor, de nuevo, es indefinido.*

*Las salidas flotantes suelen ser indeseables, pero veremos cómo pueden utilizarse ocasionalmente en beneficio del diseñador.*

## Otras Compuertas Lógicas CMOS - Ejemplo

*Dibuja el esquema de una puerta NAND de tres entradas utilizando transistores CMOS.*




*La puerta NAND debe generar una salida de 0 solo cuando las tres entradas son 1. Por lo tanto, la red de polarización descendente debe tener tres transistores nMOS en serie.*

*Según la regla de los complementos de conducción, los transistores pMOS deben estar en paralelo. Dicha puerta se muestra en la figura; puede verificar su funcionamiento comprobando que tiene la tabla de verdad correcta.*

## Otras Compuertas Lógicas CMOS - Ejemplo

*Dibuje el esquema de una compuerta NOR de dos entradas utilizando transistores CMOS.*





*La compuerta NOR debe producir una salida de 0 si cualquiera de las entradas es 1.*

*Por lo tanto, la red de polarización descendente debe tener dos transistores nMOS en paralelo. Según la regla de los complementos de conducción, los transistores pMOS deben estar en serie. Dicha compuerta se muestra en la Figura.*

## Otras Compuertas Lógicas CMOS - Ejemplo

*Dibuje el esquema de una puerta AND de dos entrada*



*Es imposible construir una puerta AND con una sola puerta CMOS.*


*Sin embargo, construir puertas NAND y NOT es sencillo. Por lo tanto, la mejor manera de construir una puerta AND con transistores CMOS es usar una puerta NAND seguida de una puerta NOT, como se muestra en la Figura.*

## Compuertas de transmisión

*En ocasiones, los diseñadores consideran conveniente utilizar un interruptor ideal que pueda transmitir correctamente tanto 0 como 1.*

*Recordemos que los transistores nMOS transmiten bien el 0 y los transistores pMOS transmiten bien el 1, por lo que la combinación en paralelo de ambos permite transmitir ambos valores correctamente.*

*La figura muestra un circuito de este tipo, denominado puerta de transmisión o puerta de paso.*



## Compuertas de transmisión


*Los dos lados del interruptor se denominan A y B, ya que un interruptor es bidireccional y no tiene una entrada o salida preferida.*

*Las señales de control se denominan habilitación,  $EN$  y  $\overline{EN}$ .*

*Cuando  $EN = 0$  y  $\overline{EN} = 1$ , ambos transistores están apagados.*

*Por lo tanto, la puerta de transmisión está apagada o deshabilitada, y A y B no están conectados.*

*Cuando  $EN = 1$  y  $\overline{EN} = 0$ , la puerta de transmisión está encendida o habilitada, y cualquier valor lógico puede fluir entre A y B.*





## Lógica Pseudo-nCMOS

*Una puerta NOR CMOS de N entradas utiliza N transistores nMOS en paralelo y N transistores pMOS en serie.*

*Los transistores en serie son más lentos que los transistores en paralelo, al igual que las resistencias en serie tienen mayor resistencia que las resistencias en paralelo.*

*Además, los transistores pMOS son más lentos que los transistores nMOS porque los huecos no pueden moverse por la red de silicio tan rápido como los electrones.*

*Por lo tanto, los transistores nMOS en paralelo son rápidos y los transistores pMOS en serie son lentos, especialmente cuando hay muchos en serie.*


## Lógica Pseudo-nCMOS

*La lógica pseudo-nMOS reemplaza la lenta pila de transistores pMOS con un único transistor pMOS débil que siempre está encendido, como se muestra en la Figura.*


*Este transistor pMOS se suele denominar transistor de polarización débil.*

*Las dimensiones físicas del transistor pMOS se seleccionan de manera que este transistor eleve la salida Y a un nivel ALTO de forma débil, es decir, solo si ninguno de los transistores nMOS está encendido.*

*Pero si algún transistor nMOS está activado, anula la débil resistencia de polarización y baja la tensión Y lo suficiente como para producir un 0 lógico.*




## Lógica Pseudo-nCMOS



*La ventaja de la lógica pseudo-nMOS es que se puede usar para construir compuertas NOR rápidas con múltiples entradas.*

*Por ejemplo, la Figura muestra una compuerta NOR pseudo-nMOS de cuatro entradas. Las compuertas pseudo-nMOS son útiles para ciertas matrices de memoria y lógica.*

## Lógica Pseudo-nCMOS



*La desventaja es que existe un cortocircuito entre VDD y GND cuando la salida es BAJA; los transistores pMOS y nMOS débiles están activados simultáneamente. El cortocircuito consume energía continua, por lo que la lógica pseudo-nMOS debe usarse con moderación.*

*Las compuertas pseudo-nMOS recibieron su nombre en la década de 1970, cuando los procesos de fabricación solo utilizaban transistores nMOS. Se usaba un transistor nMOS débil para elevar la salida a ALTO porque no había transistores pMOS disponibles.*

# **TRANSISTORES CMOS**

*Ing. Edgar Andrés Gutiérrez Cáceres*