Lenguaje VHDL de descripción hardware

1. Introducción	2
2. Descripción del lenguaje	2
2.1. Objetos	4
2.2. Atributos	5
2.3. Tipos de datos	5
2.3.1. Conversión de tipos	6
2.3.2. Operadores lógicos, relacionales y aritméticos	7
2.4. Entidad	7
2.5. Arquitectura	9
2.6. Sentencias concurrentes	9
2.6.1. La sentencia process	9
2.6.2. Asignación a señal concurrente	10
2.6.3. Asignación concurrente condicional (WHEN-ELSE)	
2.6.4. Asignación concurrente con selección (WITH-SELECT-WHEN-OTHERS)	
2.7. Sentencias secuenciales	
2.7.1. Sentencias condicionales (IF-ELSIF-ELSE y CASE-WHEN-OTHERS)	
2.7.2. Sentencias iterativas (LOOP, NEXT, EXIT)	
2.7.3. La sentencia WAIT	14
2.7.4. Llamada a subprogramas [No entra]	
2.8. Subprogramas (PROCEDURE y FUNCTION) [No entra]	15
3. Fichero de estímulos	16
4. Descripción de circuitos combinacionales	19
4.1. Conexión de varias salidas a una línea bus	19
4.2. Multiplexor	20
4.3. Convertidor BCD a 7 segmentos	21
4.4. Sumador	23
5. Descripción de circuitos secuenciales	24
5.1. Biestable tipo D	24
5.2. Registro de 8 bits con reset asíncrono	
5.3. Registro de 8 bits con reset asíncrono, señal de carga y salida en alta impedancia	
5.4. Registro de desplazamiento de 8 bits con reset asíncrono	
5.5. Contador de N bits con reset asíncrono y señal de habilitación	
6. Diseño de máquinas de estado	30
6.1. Ejercicio del control de la barrera del tren	31

1. Introducción

Un lenguaje de descripción hardware (HDL, Hardware Description Language) permiteel diseño y simulación de circuitos electrónicos digitales complejos con un nivel de abstracción muy superior a las técnicas tradicionales, como son los mapas de Karnaugh o las ecuaciones Booleanas. Los lenguajes HDL han supuesto para la electrónica un avance similar al que supuso la aparición de lenguajes de alto nivel, como el C, frente a la programación en ensamblador. En este tema se va a estudiar el lenguaje de descripción hardware más popular llamado **VHDL** (**V**HSIC **HDL**; donde VHSIC: Very High Speed Integrated Circuits).

Las ventajas fundamentales que aporta un lenguaje como VHDL frente a las técnicas tradicionales son las siguientes:

- Potencia y flexibilidad.
 - VHDL permite realizar descripciones esquemáticas o de comportamiento de los circuitos. Es un lenguaje de simulación y de síntesis. La síntesis consiste en la traducción delcódigo VHDL a puertas lógicas.
- Independencia de la tecnología.
 VHDL permite la descripción funcional previa de un circuito sin especificar un dispositivoconcreto para su implementación final.
- Portabilidad.
 - VHDL es un estándar que permite que el código sea portable y reutilizable entre entornosde trabajo de distintos fabricantes.
- Reducción del ciclo de diseño.
 - Como consecuencia de lo anterior, el diseño con VHDL permite un flujo de diseño rápidopuesto que el código puede simularse y depurarse antes de realizar la síntesis (traducción a puertas lógicas). De estaforma se acelera el diseño, los plazos de entrega y la colocación de un nuevo producto enel mercado.

En el mercado existe gran variedad de herramientas para la simulación y síntesis de circuitos digitales con el lenguaje VHDL. La gran competencia entre ellas ha ocasionado quelas prestaciones que ofrecen sean muy similares.

2. Descripción del lenguaje

Una descripción VHDL de un circuito de baja complejidad requiere, al menos de estos 3 elementos:

- Librerías (library). La potencialidad de un lenguaje depende en gran medida de suslibrerías. En la cabecera de cada diseño se deben incluir aquellas librerías que se necesiten.
- Entidad (entity). Describe la entradas y salidas del diseño, como si se tratase de unacaja negra.
- Arquitectura (architecture). Describe el contenido de ese diseño.

El primer ejemplo es muy simple y muestra como se diseña una puerta AND de 2 entradasen VHDL. Se aprecia claramente las 3 partes o elementos necesarios para el diseño de uncircuito con este lenguaje: librerías, entidad y arquitectura.

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
```

```
ENTITY and2IS
PORT (
    a,b: IN std_logic; --Pines de entrada
s: OUT std_logic --Pin de salida. Sin ';' antes de ');'
);
END and2;
```

```
ARCHITECTURE and2_arqOF and2IS
BEGIN

S<= a AND b;
END and2_arq;
```

Las dos primeras líneas son dos sentencias utilizadas habitualmente en el código VHDLpara incluir el paquete estándar std_logic_1164. Esta librería define un tipo de dato llamadostd_logic, utilizado habitualmente en la síntesis y simulación de circuitos digitales. A continuaciónse declara la entidad, que incluye las entradas y salidas, y, finalmente, la arquitectura,que es la descripción de una puerta AND, utilizando el operador AND de VHDL.

Las palabras reservadas del lenguaje VHDL se escribirán en mayúsculas en este documentopara distiguirlas del resto. En los entornos de desarrollo de VHDL no es necesariohacerlo ya que disponen de editores que las muestran con otro color por lo que no es necesarioutilizar las mayúsculas para destacarlas.

Los identificadores utilizados por el usuario no pueden ser iguales a estas palabras reservadasy pueden estar formados por letras, dígitos o el carácter "_". El primer caráctersiempre debe ser una letra, y un identificador no puede acabar con el carácter "_", así comotampoco se pueden usar dos seguidos "__". Por ejemplo, son identificadores legales:

```
tx_clk; Three_State_Enable; sel7 D; HIT_1029
```

Por contra no son válidos los identificadores:

```
_tx_clk; 8B10B; large#num; register; clk_; link__bar
```

Como es habitual en cualquier lenguaje de programación, están prohibidas las vocales acentuadasasí como la letra "ñ".

La estructura genérica de un código VHDL es la indicada a continuación. El doble carácter'--' indica que el texto que viene a continuación es uncomentario hasta el final de la línea.

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY eeelS
PORT (
-- declaración de los puertos de entrada y salida
);
END eee;

ARCHITECTURE aaaOF eeelS
-- declaraciones de tipos de datos y objetos
BEGIN
-- líneas de código
END aaa;
```

2.1. Objetos

Los objetos que se manejan en un código VHDL son constantes, señales y variables. Todos ellos deben ser declarados en su lugar correspondiente dentro de la arquitectura. Ladeclaración genérica de un objeto es la siguiente:

■ Constantes (CONSTANT). Una constante define un valor que no varía dentro de ladescripción VHDL. Se utilizan para mejorar la legibilidad del código y facilitar su modificación. La sintaxis VHDL para declarar una constante es la siguiente:

```
CONSTANTnombre [, ...] : TIPO [ := expresión ];
```

Algunos ejemplos de declaración de constantes son los siguientes:

```
CONSTANT rango : INTEGER := 8;
CONSTANT PI : REAL := 3.1415927;
CONSTANT cierto : BOOLEAN := true;
CONSTANT ciclo : TIME := 20ns;
```

■ Señales (SIGNAL). Las señales pueden representan conexiones reales del circuito. Los puertos de entrada o salida de la declaración de la entidad son señales que se pueden utilizar en el bloque de la arquitectura sin necesidad de volverlos a declarar. La declaración debe realizarse en la arquitecturajusto antes del BEGIN. Nunca dentro de un proceso.La sintaxis genérica es la siguiente:

```
SIGNAL nombre [, ...] : TIPO [ := expresión ];
```

A continuación se muestran varios ejemplos de declaración de señales:

```
SIGNAL contador : std_logic_vector(3 DOWNTO 0) := "1001";
SIGNAL valor : integer range 0 to 9;
SIGNAL resultado : bit;
```

La asignación de una señal no es inmediata. Se realiza al finalizar el proceso activo en el que se encuentra. La sintaxis de asignación de una señal utiliza los caracteres <=. Ejemplo:

```
contador<="0110";
```

■ Variables (VARIABLE). A diferencia de las señales no tienen relación con el resultado final que genere la síntesis del circuito. Además su asignación es inmediata. Son de gran utilidad en instrucciones iterativas para recorrer un bucle. Se recomienda utilizarlas solo dentro de un proceso.

```
VARIABLEnombre [, ...] : TIPO [ := expresión ];
```

A continuación se muestran algunos ejemplos de declaración de variables:

```
VARIABLE i,j,k : INTEGER := 0; -- La asignación a 0 es opcional. 
VARIABLEresultado : BOOLEAN;
```

Ejemplos de VHDL para asignar una variable:

```
i:= 3;
j:= i+1;
```

2.2. Atributos

Los elementos de VHDL -como las variables y señales- pueden tener información adicional llamada *atributos*. El atributo se representa añadiéndole un apóstrofe y el nombre del atributo al elemento deseado. Los atributos más comunes son los que se detallan a continuación.

Suponga la siguiente declaración en una entidad: a : IN std_logic_vector(5 downto 2);

a'LEFT	Límite izquierdo del rango de a. Devuelve 5.
a'RIGHT	Límite derecho del rango de a. Devuelve 2.
a'LOW	Límite inferior del rango de a. Devuelve 2.
a'HIGH	Límite superior del rango de a. Devuelve 5.
a'LENGTH	Número de elementos de a. Devuelve 4 (elementos 2,3,4,5)
a'RANGE	Devuelve "5 DOWNTO 2". Útil para una sentencia iterativa.

Se pueden usar los siguiente atributos para una determinada señal:

```
s'EVENT Se ha producido un cambio en la señal s. s'STABLE(t) Indica si estuvo estable durante el último periodo t.
```

2.3. Tipos de datos

Los tipos de datos que se van a utilizar en este texto son los dos siguientes:

• Escalares. Utilizan la palabran reservada RANGE. Algunos ejemplos:

```
TYPE byte IS RANGE 0TO255; -- tipo entero
TYPE indice IS RANGE10 DOWNTO0; -- tipo entero
TYPEINTEGERIS RANGE -2147483647 TO 2147483647; -- Predefinido
TYPEtension IS RANGE 0.0TO3.3; -- tipo real
TYPEREALIS RANGE -1E38TO1E38; -- Predefinido
```

• Enumerado. La enumeración define una lista que un objeto de ese tipo soporta. Se utiliza habitualmente para definir las máquinas de estado. Por ejemplo, se podría declarar una señal (signal) tipo 'estado' de la siguiente manera:

```
TYPEestado IS (inicio,estado1,estado2,estado3,estado4,final); SIGNAL estado_actual, estado: estado;
```

• std_logic_vector,y std_ulogic_vector. Constituyen los tipos lógicos estándar para diseños digitales. Se dispone de ellos incluyendo el paquete std_logic_1164. Los valores definidos en este estándar aparecen en la tabla 4.1.


Sintaxis	Valor	
'0'	fuerza un cero lógico	
'1'	fuerza un uno lógico	
'Z'	alta impedancia	
'L'	cero lógico débil (pull-down).	
'H'	uno lógico débil (pull-up).	
'W'	Indefinido débil	
121	no importa	

Cuadro 4.1: Valores lógicos definidos en el estándar std_logic_1164

 unsigned y signed. El tipo unsigned es un vector de bits sin signo similar al tipo std_ulogic_vector pero no son compatibles. Se disponen de ellos incluyendo el paquete ieee.numeric_std.ALL.

2.3.1.Conversión de tipos

En la siguiente figura se muestra cómo pasar de un tipo a otro.



Conviene resaltar varias cosas:

- La funciones que permiten la conversión de tipos están en alguna librería.
 Conviene diseñar código estándar VHDL. Éste lo garantiza la librería ieee.numeric_std.ALL. Cualquier función que pertenezca a las librerías ieee.std_logic_arith or ieee.std_logic_signed/unsignedno es código estándar y no conviene usarlo.
- Se puede pasar directamente de integer a std_logic_vector pero no es código estándar y no se recomienda. Por el contrario, no se puede pasar directamente del tipo "std_logic_vector" al tipo "integer". Hay que pasar previemante por el tipo signed o unsigned. Por ejemplo:
- El dibujo es igualmente válido si en lugar de "std_logic_vector" se tiene "std_ulogic_vector".

Algunos ejemplos de conversión de tipo son los siguientes:

```
SIGNAL a: std_logic_vector(3 downto 0);
VARIABLE b: std_ulogic_vector(3 downto 0);
SIGNAL c: unsigned(3 downto 0);
SIGNAL i: integer;

b: = std_ulogic_vector(c); -- Las variables se asignan con := c <= unsigned(a);
a <= std_logic_vector(to_unsigned(i, a'length)); -- recomendado
a <= conv_std_logic_vector(b,a'length)); -- No recomendado
d<= to_integer(c);
d<= to_integer(unsigned(a));</pre>
```

2.3.2. Operadores lógicos, relacionales y aritméticos

Los operadores que se pueden aplicar a los datos de un diseño son los siguientes:

Lógicos	Relacionales	Aritméticos	VHDL-93	
OR	= (igual que)	+,-,*,/	SLA – despl. aritm. izq.	
AND	/= (distinto que)	Abs (valor absoluto)	SRA – despl. aritm. der.	
NOR	> (mayor que)	Mod (módulo)	SLL – despl. lógicoizq.	
NAND	< (menor que)	Rem (Resto)	SRL – despl. lógicoder.	
XOR	>= (mayor o igual que)	** (potencia)	ROL- rotaciónizquierda	
	<= (menor o igual que)	&(concatenación)	ROR - rotaciónderecha	

2.4.Entidad

Una declaración de una entidad describe el módulo cuya descripción VHDL se va a implementar (como si se tratase de un símbolo de una captura esquemática). Cada entrada osalida en la declaración de una entidad se denomina puerto. El puerto se define indicandosu nombre, modo y tipo. El nombre es un identificador válido, según las reglas expuestas. Elmodo define la dirección en la que se transfiere el dato a través de ese puerto. La siguientetabla 4.2 muestra los diferentes tipos de puertos y sus modos de funcionamiento.

Tipo	Modo de Operación	
IN	el dato sólo entra a la entidad a través del puerto	
OUT	el dato sólo sale de la entidad a través del puerto	
INOUT	el dato es bidireccional, es decir, entra o sale de la entidad a través del puerto	
BUFFER (No usar nunca)	el dato sale de la entidad a través del puerto, pero es reali-	

Cuadro 4.2: Tipos de puertos definidos en VHDL

En la figura 4.1 se muestra un ejemplo de los modos de funcionamiento de los puertosdetallados anteriormente.




Figura 4.1: Modos de un puerto

Se evitará utilizar el tipo *buffer*. Esto es posible utilizando una salida tipo *Out* más una señal interna de la arquitectura que se asigna a la salida tipo *Out*. Se verá más adelante tanto en el circuito del registro de desplazamiento como en el circuito del contador

Por ejemplo, la declaración de una entidad correspondiente a un sumador de 4 bits (figura4.2) y su esquema serían de la forma:



Figura 4.2: Sumador de 4 bits

La sintaxis de la entidad de forma general es la siguiente (todo lo que está entre dos corchetes significa que es opcional):

Las entidades para los estímulos de una simulación (no describen un circuito) están vacías.

La instrucción GENERIC permite declarar propiedades o constantes. Se les puede asignar un valor por defecto que puede ser cambiado cuando se cree el componente.

Si se desea realizar un diseño de una puerta AND de tamaño variable, la entidad sería la siguiente:

```
ENTITYandxIS

GENERIC ( N : integer := 2 ); -- 2 es el valor por defecto

PORT(
    entradas: INstd_logic_vector(N-1 DOWNTO 0);
    salida: OUT std_logic-- No lleva ';' porque viene un ')'
);

END ENTITYandx;
```

Si se quieren crear tres puertas lógicas AND de 2, 3 y 4 entradas respectivamente habrá que escribir en la arquitectura correspondiente (normalmente del fichero de estímulos) 3 líneas para declarar cada uno de los objetos que se van a crear. También habrá que declarar previamente las entradas y salidas que tendrá cada una de las puertas:

```
ARCHITECTUREtest_arqOFtest IS-- fichero de estímulos
SIGNALentradas2: std_logic_vector(1 DOWNTO 0); -- Dos entradas
SIGNALentradas3: std_logic_vector(2 DOWNTO 0); -- Tres entradas
SIGNALentradas4: std_logic_vector(3 DOWNTO 0); -- Cuatro entradas
SIGNALsalidas1, salida2, salida3: std_logic;
```

```
BEGIN
     -- Se crean los tres componentes de diferentes tamaños
U1: andx generic map (N => 2) PORT MAP(entradas2, salida1); -- AND2
     U2: andx generic map (N => 3) PORT MAP(entradas3, salida2); -- AND3
     U3: andx generic map (N => 4) PORT MAP(entradas4, salida3); -- AND4
     --otras sentencias
ENDtest_arg;
```

2.5. Arquitectura

La arquitectura describe la funcionalidad de la caja negra declarada anteriormente. Básicamente, existen tres estilos fundamentales para describir esta funcionalidad dentro delcuerpo de la arquitectura:

- Descripción de comportamiento ('behavioral'). Alto nivel de abstracción.
- Descripción de flujo de datos ('dataflow'). Mediano/Bajo nivel de abstracción.
- Descripción estructural ('structural'). Nulo nivel de abstracción.

El tipo de descripción de la arquitectura depende del tipo de elementos y estructuras quese utilicen dentro de ella. Por ejemplo la descripción de mayor nivel de abstracción ('behavioral')solo utiliza procesos. En este texto se utilizarán, dentro de la arquitectura, los diferenteselementos de sintaxis que se proponen en los siguientes apartados sin prestar atención al tipode descripción que resulte para la arquitectura.

2.6. Sentencias concurrentes

La característica común a todas ellas es que indican conexiones o normas que han de cumplirse. Se ejecutan en paralelo y el efecto es como si se estuvieran ejecutando indefinidamente.

Se declaran en las arquitecturas de los modelos y no estarán contenidas en ningúnproceso. Las tres sentencias concurrentes que se estudiarán en este apartado son:

- La sentencia PROCESS (proceso).
- Asignación a señal concurrente.
- Asignación concurrente condicional (WHEN-ELSE).
- Asignación concurrente con selección (WITH-SELECT-WHEN-OTHERS).

2.6.1. La sentencia process


Los procesos son bloques que se van evaluar en paralelo con otras sentencias concurrentes: otros procesos o asignaciones. Sin embargo, el contenido de un proceso se evalúa secuencialmente. Este hecho obliga a que las sentencias que constituyen el cuerpo de un procesosean sentencias secuenciales. La síntesis de la descripción VHDL generará un circuito digitalque se comporte según ese código que se ejecuta de forma secuencial (ver ejemplo de lasentencia if). Dentro de una arquitectura pueden existir varios procesos, que se ejecutan demanera concurrente entre sí.

La sintaxis genérica de un proceso se muestra a continuación. La etiqueta y la declaraciónde variables son opcionales.

```
[etiqueta:] PROCESS [(lista sensible)]
     --declaraciones de variables (no admite señales)
BEGIN
     --sentencias secuenciales
END PROCESS [etiqueta];
```

Normalmente, el proceso se encuentra en modo suspendido hasta que se produce uncambio en una de las señales que figura en la lista de variables sensibles ('sensitivity list'). Cuando se produce un evento en una de estas señales, se ejecutan las líneas de código delproceso, realizándose la asignación de las señales al final de la ejecución del proceso. Una vezfinalizado el proceso, entra de nuevo en modo suspendido hasta que vuelva a producirse unnuevo evento en una de las señales de la lista sensible.

En el caso de que una señal se asigne más de una vez dentro del proceso, la última asignación es la que prevalece. Supongamos el siguiente ejemplo en el que las señales son de tipo entero siendo la señal \mathbf{x} de entrada y \mathbf{a} , \mathbf{b} de salida.



Si un proceso contiene la sentencia *WAIT*, utilizada para la simulación, entonces no puedetener lista sensible. El siguiente proceso se utiliza en el fichero de estímulos para generar la señal de reloj:

```
PROCESS -- No lleva lista sensible

BEGIN-- Se repite indefinidamente. La ejecu-

clk<= '0';-- ción del proceso no depende del

WAITFOR lus; -- cambio ninguna señal

clk<= '1'; -- Generará un reloj cuyo periodo es 2us

WAITFOR lus;

END PROCESS;
```

En los circuitos síncronos, todos los elementos secuenciales cambian su valor con el flancode reloj. En consecuencia, la descripción en VHDL de cualquier elemento de memoria síncronodeberá utilizar un proceso con el reloj en su lista sensible. Todas las asignaciones que serealizan dentro de un proceso se hacen efectivas al final del mismo a efectos de interpretacióny simulación.

2.6.2. Asignación a señal concurrente

Se encuentran fuera de un proceso y son evaluadas en paralelo con el resto de procesosy asignaciones concurrentes que están presentes en la arquitectura. La sintaxis genérica esla siguiente:

```
[etiqueta:] nombre_señal <= expresión_o_dato;
```

En realidad este tipo de sentencia es equivalente a un proceso cuya lista sensible estácompuesta por las variables que aparecen en el término de la derecha de la asignación. Acontinuación se muestra el proceso equivalente de la sentencia y <= a (a la izquierda), y elproceso equivalente a la sentencia y <= a (a AND (NOT b)) OR (a AND c) (a la derecha).

```
PROCESS (a)PROCESS (a,b,c)BEGINBEGINy <= ay <= (a \text{ AND (NOT b)}) \text{ OR } (a \text{ AND c})END PROCESS;END PROCESS;
```

2.6.3. Asignación concurrente condicional (WHEN-ELSE)

La asignación condicional concurrente que estudiaremos es de la forma WHEN-ELSE.Su sintaxis, de forma genérica, es:

```
nombre_señal <= valor_1 WHEN condicion1 ELSE
valor_2 WHEN condicion2 ELSE
...
valor_n WHEN condicionn ELSE
valor_x;
```

Según las condiciones, a la señal se le asigna un valor. La prioridad va según el ordende aparición. Es decir, una vez que una de las condiciones se cumple, es indiferente si algunaotra condición más abajo se verifica, se asigna el valor de la primera condición que secumple. Es importante poner siempre un ELSE al final para evitar que la síntesis introduzcalatches en la implementación en puertas, normalmente indeseados en una lógica puramentecombinacional.

En la tabla 3.3 se detallan las sentencias concurrentes, así como algunos ejemplos.

Sentencias concurrentes	Ejemplos	
Asignación a señal	$x \leftarrow (a \text{ AND (NOT sel1)}) \text{ OR (b AND sel1)};$	
	g <= NOT (y AND sel2);	
Asignación condicional	y <= d WHEN (sel='1') ELSE c;	
	h <= '0' WHEN (x='1' AND sel2='0') ELSE '1';	
	y <= a WHEN (sel="00") ELSE	
	b WHEN (sel="01") ELSE	
	c WHEN (sel="10") ELSE	
	d ;	

Cuadro 3.3: Ejemplos de sentencias que se interpretan concurrentemente en VHDL

2.6.4. Asignación concurrente con selección (WITH-SELECT-WHEN-OTHERS)

La asignación condicional concurrente que estudiaremos es de la forma WHEN-ELSE.Su sintaxis, de forma genérica, es:

En el apartado 4.2se muestra un ejemplo de uso de la sentencia WITH para la descripción de un convertidor de código de BCD a 7 segmentos.

2.7. Sentencias secuenciales

Las sentencias secuenciales se ubican solo en el cuerpo de un proceso o de un subprograma. Permiten describir la funcionalidad de un componente.

Aunque los circuitos digitales trabajan en paralelo, pueden ser modelados por una seriede expresiones secuenciales, de forma similar a como se haría con un lenguaje de propósitogeneral.

2.7.1. Sentencias condicionales (IF-ELSIF-ELSE y CASE-WHEN-OTHERS)

La sentencia IF-ELSIF-ELSE

Su sintaxis genérica es:

```
IF condicion1 THEN

- sentencias secuenciales

ELSIF condicion2 THEN


- sentencias secuenciales

ELSE

- sentencias secuenciales

END IF;
```

A continuación se muestra un ejemplo y el resultado de su síntesis en puertas. Se apreciaque el circuito, resultado de la síntesis, cumple con el orden secuencial de la sentencia *if*.



La interpretación secuencial del código anterior supone que la salida tomará el valor dela entrada 'a' siempre que 'x' valga 1. La salida tomará el valor de la entrada 'b' no sólo cuando y' valga 1, sino cuando además se verifique que 'x' valga cero. La secuencialidad del códigosupone que no se comprueba la condición del *ELSIF* a menos que no se cumpla la condición del *IF*. Finalmente, la salida será igual a 'c' cuando no se cumpla ninguna de las dos condicionesprevias. La síntesis refleja la interpretación indicada.

El último *ELSE* es vital para garantizar que el circuito sea puramente combinacional. Si no estuviera y se diera ese caso ([x,y]='00'), el sistema intentaría que la salida f mantuvierasu valor anterior, es decir, introduciría un biestable para almacenar el valor de f por lo que elcircuito dejaría de ser combinacional.

La sentencia CASE-WHEN-OTHERS

La estructura condicional CASE-WHEN específica una serie de asignaciones condicionalesen función de una señal de selección. Su sintaxis, de forma genérica, es:

```
CASE valor_seleccion IS

WHEN valor_1 =>
-- sentencias_secuenciales;

WHEN valor_2 TO valor_7=>-- consecutivos
-- sentencias_secuenciales;

WHEN valor_8 | valor_9=>
-- sentencias_secuenciales;

...

WHEN valor_n =>
-- sentencias_secuenciales;

WHEN OTHERS =>
-- sentencias_secuenciales;

END CASE;
```

Con la última condición, WHEN OTHERS, se cubren las condiciones no contempladasen los valores anteriores. En los valores expresados a continuación de la palabra reservadaWHEN deben de cubrirse todos los posibles valores de la señal de selección; por tanto, usarWHEN OTHERS es opcional siempre y cuando se cubran los valores posibles de la señal deselección.

La sentencia CASE se utiliza habitualmente en el diseño de máquinas de estado. Másadelante se verá algún ejemplo de uso de la misma.

2.7.2. Sentencias iterativas (LOOP, NEXT, EXIT)

La sentencia *LOOP* permite la ejecución repetida de un bloque de sentencias. Su sitnaxis es la siguiente:

```
[etiqueta:] [[WHILE condicion] | [FOR indice INvalor1TO/DOWNTOvalor2]] LOOP --sentencias secuenciales
END LOOP [etiqueta];
```

Las sentencias NEXT y EXIT van ligadas a la sentencia LOOP. La primera finaliza la iteración actual –omitiendo las sentencias restantes hasta completar dicha iteración- y pasa a la siguiente iteración del bucle. La segunda finaliza el bucle LOOP y sale de él. Ambas sentencias permiten una etiqueta de salida opcional y una condición de forma que si ésta se cumple se interrumpe el bucle y si no, no. Estas opciones tienen interés cuando hay bucles anidados (etiquetados) y se quiere especificar a cual de ellos afecta la instrucción. La sintaxis VHDL de ambas instrucciones es la siguiente:

```
NEXT [ [etiqueta] [ WHEN condicion] ]
EXIT [ [etiqueta] [ WHEN condicion] ]
```

A continuación se muestra un ejemplo que suma todos los valores desde 1 hasta un determinadonúmero dado por el parámetro del proceso llamado *entrada*. El resultado se tiene en la variable *suma* de tipo integer. Se realizará con los 3 posibles tipos de bucles:

```
FOR ... LOOP
```

```
PROCESS(entrada)
VARIABLE suma : INTEGER;
BEGIN
suma:=0;
FOR i IN entrada DOWNTO 1 LOOP
suma:= suma + i;
END LOOP;
END PROCESS;
```

WHILE ... LOOP

```
PROCESS(entrada)
VARIABLE i, suma: integer;
BEGIN
suma:= 0;
i:= entrada;
WHILE (i >=1) LOOP
suma:= suma + i;
i:= 1-1;
END LOOP;
END PROCESS;
```

LOOP

```
PROCESS(entrada)
VARIABLE i, suma: integer;
BEGIN
suma: = 0;
i: = entrada;
LOOP
suma: = suma + i;
i: = 1-1;
IF (i=0) THEN
EXIT; -- salir
END IF;
END LOOP;
END PROCESS;
```

En el siguiente ejemplo se muestran dos bucles anidados y el uso de las sentencias NEXT y EXIT:

```
PROCESS(x)
    VARIABLE a: INTEGER;
BEGIN
a := 0;
   bucle_externo: WHILE(a<15) LOOP</pre>
-- sentencias_secuenciales_1
bucle interno: FOR i IN 1 TO 15 LOOP
--sentencias secuenciales 2
NEXT bucle_externo WHEN (i=a);
                                                  -- Interrumpe el FOR y sigue en el
                                                  -- while justo al comienzo del mismo
                                                  -- (nueva iteración del while)
EXIT bucle_interno WHEN a>x;
                                   -- Interrumpe el FOR y continua la
                                                  -- iteración actual del bucle while
END LOOP; -- por las sentencias_secuenciales_3
-- sentencias_secuenciales_3;
END LOOP;
END PROCESS;
```

2.7.3. La sentencia WAIT

La sentencia WAIT suspende un proceso bien de forma definitiva (fichero de simulación) bien de forma temporal hasta que que se cumpla una condición fijada en la propia sentencia. La sintaxis general es la siguiente:

```
WAIT [ [FOR periodo_tiempo] [ UNTIL condicion] [ON senal1 [,señal2, ...]] ];
```

Normalmente esta sentencia se utiliza en procesos utilizados en el fichero de estímulos para la simulación. Un proceso que contenga la sentencia WAIT <u>debe tener</u> su lista sensible vacía obligatoriamente. En caso contrario el compilador avisará del error. En la sentencia PROCESS se pone un ejemplo de un proceso que genera un reloj de periodo 2ns.

La opción "WAIT ON ..." es una alternativa a la lista sensible. La señales de la lista sensible irían en lugar de los puntos suspensivos. Se recomienda utilizar la lista sensible en lugar de esta sentencia.

2.7.4. Llamada a subprogramas [No entra]

En VHDL existen procedimientos (PROCEDURE) y funciones (FUNCTION). Un procedimiento no retorna ningún valor a diferencia de la función. El tipo de sentencias que contienen ambos son del tipo secuencial (como los procesos).

```
nombre_procedimiento[ (parámetros)] IS
nombre_función[ (parámetros)] RETURN tipo IS
```

Un subprograma puede ser llamado desde un entorno secuencial (proceso) o desde un entorno concurrente (arquitectura). En el primer caso se ejecuta el subprograma cada vez que es llamado. En el caso de ser llamado en un entorno recurrente el subprograma actua como un proceso cuya lista sensible son los parámetros del subprograma de tipo entrada (IN e INOUT).

2.8. Subprogramas (PROCEDURE y FUNCTION) [No entra]

Lista de parámetros:

• Los parámetros pueden ser de entrada (IN, INOUT) o de salida (OUT, INOUT). Las funciones solo admiten parámetros de entrada. Si no se especifica nada se entienden que son de tipo IN (valor por defecto).

- Los parámetros pueden ser constantes, variables y señales. Si se omite el tipo se considera variable por defecto. La palabra CONSTANT se puede omitir pero debe ser de tipo entrada (IN).
- La lista de parámetros puede estar vacía. En este caso pueden omitirse los paréntesis.

Retorno de información:

- Una función solo devuelve un valor de un determinado tipo. Ese tipo se especifica en la propia declaración de la función.
- Una función requiere obligatoriamente la sentencia RETURN para retornar el dato. Los procedimientos pueden utilizar la sentencia RETURN pero sin opciones con la intención de parar la ejecución del procedimiento en un punto determinado y salir de él.
- Los procedimientos pueden devolver valores a través de sus parámetros de salida (OUT). Hay que tener mucho cuidado con los posibles efectos colaterales ya que un procedimiento puede modifica el valor de un objeto externo a él que, a su vez, puede ser modificado por la propia arquitectura desde la que se llama al procedimiento.

La estructura genérica de una función y un procedimiento son las siguiente:

```
PROCEDURE nombre [(parámetros)] IS
declaraciones (solo variables)
BEGIN
sentencias secuenciales
END nombre;

FUNCTION nombre [(parámetros)] RETURN tipo IS
Declaraciones (solo variables)
BEGIN
sentencias secuenciales -- incluye RETURN
END nombre;
```

Ejemplo de un procedimiento que devuelve el valor entero máximo y mínimo de un vector de enteros definido como *vectInt*.

```
PROCEDURE extremos (CONSTANT dato: IN vectInt; VARIABLE min, max: OUT integer) IS

VARIABLE minimo, maximo: INTEGER; -- variables internas (no ponerles tildes)

BEGIN

minimo: = dato(dato'LEFT); -- valores iniciales de min y max

maximo: = dato(dato'RIGHT);

FOR i INdato'RANGELOOP

IF (minimo > dato (i)) THEN minimo: = dato(i); END IF;

IF (maximo < dato (i)) THEN maximo: = dato(i); END IF;

ENDLOOP;

min: = minimo;

max: = maximo;

END extremos;
```

Dos posibles formas de llamar al procedimiento anterior pasándole los parámetros: *grupo* (de tipo vectInt), *min_val* y *max_val* (de tipo entero):

```
extremos(grupo, min_val, max_val); -- los parámetros en orden extremos(min=>min_val, dato=> grupo, max=>max_val); -- desordenados
```

Ejemplo de una función que devuelve el valor de una señal de 4 bits como un valor entero sin signo.

```
FUNCTION SL_a_INT(x: IN std_logic_vector(2 DOWNTO 0)) RETURN INTEGER IS

VARIABLE x_sin_signo: UNSIGNED(2 DOWNTO 0); -- como 'x' pero sin signo
    VARIABLE resultado: INTEGER;

BEGIN
    x_sin_signo:= unsigned(x);
resultado:= conv_integer(x_sin_signo);

RETURN resultado;
END SL_a_INT;
```

3. Fichero de estímulos

Una vez realizado el diseño de un circuito en VHDL el siguiente paso consiste en la simulación del mismo. Se necesitará otro fichero VHDL que contenga los estímulos y que se conoce con el nombre de banco de pruebas (*test bench*). Los estímulos describen como lasentradas del diseño cambian en el tiempo. El banco de pruebas permite comprobar si la salidaobtenida por el modelo diseñado es la deseada o no; dando el correspondiente aviso de error.

La sintaxis del fichero de estímulos es idéntica a la de cualquier fichero escrito en lenguajeVHDL. Consta, por tanto, de tres partes diferenciadas:

- Librerías.
- **Entidad**. No tiene entradas ni salidas en su caso más simple. Su nombre no puede coincidir con el nombre de la entidad que describe el circuito. Es habitual llamarla *test* o *top*. El nombre de esta entidad es la información que hay que darle al entorno de trabajo para realizar la simulación.
- Arquitectura. Contiene un único componente correspondiente a la entidad a simular. También tiene señales de la propia arquitectura que se corresponden con las entradas y salidas del diseño. Normalmente suelen llamarse igual las señales de la arquitectura y las del componente para facilitar la legibilidad del diseño. Para diferenciarlas se han puesto en mayúsculas las señales propias de la arquitectura (son señales internas, por tanto, no son ni tipo IN ni tipo OUT). Estas señales de la arquitectura se pasan como parámetros al componente cuando se instancia (se crea). De esta forma al darle valores a las señales de la arquitectura -accesibles por ésta- conectadas a las entradas del componente, se obtiene la respuesta de éste de forma visible en las señales de la arquitectura conectadas a la salida del componente. Además suele tener dos procesos: (a) uno para definir el reloj -en el caso de que el circuito sea síncrono-, y (b) otro para indicar la evolución de resto de entradas. Los procesos presentes en la arquitectura utilizan la instrucción WAIT y, por razones que se estudiarán en cursos superiores, no pueden tener lista sensible.

Para concretar estas ideas se presenta el fichero del diseño y de la simulación de un circuito muy simple: una puerta AND de 2 entradas. En la izquierda se muestra el contenidodel fichero and2.vhd que describe la lógica del circuito y en la derecha tenemos el contenidodel fichero de estímulos que lo hemos llamado and2_tb.vhd. El circuito es puramente combinacionalpor lo que no se requiere un proceso que genere señal de reloj.

and2.vhd	and2 tb.vhd
ang z vng	and in vnd

```
LIBRARY IEEE;
                                        LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
                                        use IEEE.STD LOGIC 1164.ALL;
ENTITY and2 IS
                                        ENTITY test_and2 IS --No tiene entradas ni salidas
PORT (
                                                test_and2;
                                        END
       a,b:IN std_logic;
       s :OUTstd_logic);
                                        ARCHITECTUREtest and2 argoftest_and2IS
END and2;
                                             COMPONENT and2
                                        PORT (
ARCHITECTUREand2_arqof and2IS
                                                  a,b:INstd_logic;
BEGIN
                                                 s :OUTstd_logic);
s <= a AND b;
                                        END COMPONENT;
END and2_arq;
                                        -- Entradas
                                        SIGNAL a_test: std_logic;
                                        SIGNAL b_test: std_logic;
                                        -- Salida
                                        SIGNALs_test : std_logic;
                                        BEGIN
                                          -- Se instancia el componente llamado puerta del tipo and2
                                          -- La descripción del componente está en el fichero and2.vhd
                                        U1: and2 PORT MAP(a =>a_test,
                                                                b = > b_test,
                                                                s =>s_test);
                                           PROCESS
                                                    -- Sin lista sensible (por la sentencia WAIT)
                                           BEGIN
                                       a_test<= '0';</pre>
                                       b_test<= '0';
                                                          WAIT FOR 100ns;
                                       b_test<= '1';
                                                          WAIT FOR 50ns;
                                       a test<= '1';
                                                          WAIT FOR 200ns;
                                        -- ASSERT comprueba si la salida es la correcta
                                              -- para la combinación de entradas actual
                                       ASSERT (s_test='1') REPORT "salida <>'1'";
                                       b_test<= '0';
                                                          WAIT FOR 50ns;
                                       a_test<= '0';</pre>
                                                          WAIT; -- Espera infinita
                                           END PROCESS;
                                        END test_and2_arq;
```

El resultado de la simulación de la AND2 con los estímulos del fichero *and2_tb.vhd* semuestra a continuación:





Figura: Resultado de la simulación del diseño de la AND de 2 entradas.

En el siguiente ejemplo se va a diseñar una puerta AND de tamaño variable de entradas. Se van a crear 2 puertas AND con 2 y 4 entradasen el fichero de estímulos, respectivamente. También se muestran las curvas de la simulación del fichero de estímulos.

```
andx.vhd
LIBRARY TEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY andx IS
GENERIC (N: INTEGER:= 2 ); -- Valor por defecto es 2
       entradas :IN std_logic_vector(N-1 DOWNTO 0);
       salida:OUTstd_logic
                                   -- No lleva ';' porque viene un ')'
);
END andx;
ARCHITECTURE andx_arq of andx IS
BEGIN
  PROCESS(entradas)
      BEGIN
salida<= '1';
                              salida=1, inicialmente. Puede cambiar más adelante
         FOR i IN 0 TO N-1 LOOP-- Alternativa: "FOR i IN entradas' RANGE LOOP"
              IF (entradas(i)='0') THEN
salida <= '0';-- Se pone a la izquierda de la asignación (tipo OUT)</pre>
                EXIT; -- Salir del bucle FOR
              END IF;
          END LOOP:
END andx arg;
```

```
andx_tb.vhd
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
                              -- sentencia "conv std logic vector(integer,tamaño)"
ENTITY test_andx IS -- No tiene entradas ni salidas
     test_andx;
END
ARCHITECTURE test_andx_arqof test_andx IS
 - Declaración de componentes
COMPONENT andx
GENERIC ( N: INTEGER := 2 ); -- Valor por defecto es 2
PORT (
             entradas:IN std_logic_vector(N-1 DOWNTO 0);
            salidas :OUTstd_logic );-- No lleva ';' porque viene un ')'
END COMPONENT;
-- Señales internas de la arquitectura que se pasarán como
      parámetros a los componentes
SIGNAL entradas_test:std_logic_vector(3 DOWNTO 0); -- vector de 4 bits
SIGNAL salida2_test:std_logic;-- salida de la puerta AND2
SIGNAL salida4_test:std_logic; -- salida de la puerta AND4
   CONSTANT ciclo: TIME := 100 ns;
BEGIN
  Se crean 2 puertas AND de 2 y 4 entradas, respectivamente
 U2: andxGENERIC MAP (N =>2) PORT MAP( entradas=>entradas_test(1 DOWNTO 0),
salida
                                                      =>salida2_test); -- AND2
U4: andxGENERIC MAP(N =>4) PORT MAP(entradas
                                                      =>entradas_test(1 DOWNTO 0),
                                            salida
                                                      =>salida4_test);
   PROCESS
           -- Sin lista sensible ya que contiene la sentencia WAIT.
   BEGIN-- En principio se repetiría indefinidamente al no tener lista sensible
      FOR i IN 0 TO 15 LOOP
entradas_test <= conv_std_logic_vector(i,4);--convierte "int" a vector 4 bits</pre>
       WAIT FOR ciclo;
END LOOP;
entradas_test<= "0000"; -- entradas quedan a nivel bajo
WAIT: -- Espera infinita -> El proceso NO SE REPITE
  END PROCESS;
END test_andx_arq;
```



4. Descripción de circuitos combinacionales

Los circuitos combinacionales son aquellos que no almacenan información. No utilizan biestables y, por tanto, no requieren señal de sincronismo (reloj) ni señal de inicio (reset). En estos circuitos se tiene un valor en la salida que depende exclusivamente del valor actual que hay en las señales de entrada. En los siguientes apartados se verán algunos de los circuitos combinacionales más utilizados.

4.1. Conexión de varias salidas a una línea bus


Cuando varias salidas se cablean a una misma línea bus existe peligro de cortocircuito -entre dichas líneas de salida- salvo que dicho cableado se realice con cierto control. Existen dos posiblidades:

- salidas a drenador abierto.
- salidas con control de alta impedancia (tres estados: '0', '1' y 'Z')

Salidas a drenador abierto


🔦 bus_test

En este caso cualquier salida consta de un transistor nMos que actúa como interruptor. Si el transistor conduce (valor lógico alto en la puerta; interruptor cerrado) entonces dicho transistor fija la tensión de la línea bus a tierra (nivel bajo). En el caso de que el transistor no conduzca (valor lógico bajo en la puerta; transistor cortado; interruptor abierto), la salida del mismo queda en un estado de alta impedancia. El nivel lógico de la línea bus dependerá de la resistencia externa de pull-up (valores típicos son 4K7 o 10k) y de otras salidas conectadas a dicha línea. Si todas las salidas conectadas a la línea bus están en alta impedancia, entonces la línea tomaría el valor lógico alto gracias a la resistencia de pull-up. Basta que una (o varias) salidas estén activas para que el transistor o transistores correspondientes fijen la línea bus a nivel lógico bajo. La función lógica que se obtiene en la línea bus es la AND lógica de las señales de entrada.



Salidas con control de alta impedancia


El siguiente diseño es de un circuito que gestiona dos señales de salida que se conectan a una misma línea bus mediante dispositivos que permiten un estado de alta impedancia. La salida toma valor 'Z' (alta impedancia) cuando el habilitador correspondiente toma el valor '0'. El caso de que dos o más habilitadores (si hubiera más dispositivos) estuvieran activossimultáneamente no puede ocurrir ya que genería el cortocircuito de esas salidas. Para este caso se indica que la salida toma valor indeterminado '-'.



4.2. Multiplexor

Como ejemplo, se realizará la descripción VHDL de un multiplexor de 4 a 1, cuyas entradasy salidas son elementos de 4 bits. A continuación se muestra el código VHDL del circuitoy el esquema del circuito. La sentencia más apropiada es la asignación condicional.


```
LIBRARY ieee:
USE ieee.std_logic_1164.ALL;
ENTITY muxIS
PORT (
     a,b,c,d: IN std_logic_vector(3 DOWNTO 0);
             IN std_logic_vector(1 DOWNTO 0);
     sel:
            OUT std_logic_vector(3 DOWNTO 0)
     y :
END mux;
ARCHITECTURE mux_arqOF muxIS
BEGIN
     y<= a WHEN (sel="00") ELSE
          b WHEN (sel="01") ELSE
          c WHEN (sel="10") ELSE
END mux_arq;
```




4.3. Convertidor BCD a 7 segmentos

El objetivo es diseñar la circuitería correspondiente al convertidor de código comercial 7447 pero con algunas simplificaciones. Previamente se va a presentar el display de 7 segmentos y su conexión al convertidor BCD a 7 segmentos 7447.

Un display de 7 segmentos es un dispositivo que muestra un dígito númerico en formato hexadecimal (0-9 y A-F). Contienen 7 diodos leds —uno para iluminar cada segmento— más un led adicional que permite iluminar el punto decimal —si no se necesita se deja sin conectar—. En el mercado nos encontramos con dos opciones: (a) ánodo común (AC) y (b) cátodo cómun (CC). Se utiliza preferentemente la opción de ánodo común ya que la corriente que necesitan los segmentos es suministrada por la fuente de alimentación. En este caso los ánodos de los diodos están unidos por lo que tienen un pin en común como se aprecia en la siguiente figura.



El display de 7 segmentos dispone de 7 pines de salida para los 7 segmentos. El punto decimal necesitaría una conexión más si la aplicación lo requiriese. En el caso de que no se dispongan de tantos pines libres en el sistema para gobernar el display se puede utilizar el convertidor de código 7447. Este dispositivo recibe un número BCD en su entrada y genera a la salida los niveles lógicos adecuados para cada uno de los 7 segmentos del display. En la siguiente figura se muestra como se conecta este dispositivo a un display de ánodo común.



El 7447 recibe una entrada de 4 bits –codifica un número del 0 al F– y genera las salidas para que se enciendan los leds correspondientes a dicho número. En realidad lo que hace el 7447 es poner a tierra el cátodo de aquel led –segmento– que ha de iluminarse. Las 7 salidas del 7447 son a colector abierto lo cual permite ponerlas en alta impedancia cuando la señal OE toma valor 0. En este caso los 7 leds del display quedan a circuito abierto y se apagan ya que no circula corriente por ellos.

La resistencia R de 100Ω se ha calculado para que la intensidad que circula por un diodo led de un determinado segmento sea de 5mA. Con este nivel de intensidad se garantiza que un segmento cualquiera tenga la suficiente luminosidad para ser apreciado por el ojo humano. Para el cálculo de la resistencia hacen falta 3 datos más: (a) la caída de un diodo led cuando conduce es de 1.5V, (b) el caso más desfavorable se produce cuando se encienden los 7 segmentos del display para mostrar el número 8, y (c) la caída de tensión dentro del 7447 para unir el cátodo de un determinado led a tierra es despreciable.

$$R = \frac{5V - 1.5V(led)}{5mA*7 segmentos (leds)} = 100 \Omega$$

En la implementación del 7447 en VHDL no se utilizarán las entradas de control \overline{LT} , \overline{RBI} y $\overline{BI}/\overline{RB0}$

```
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY bcd7seg IS
PORT (
   bcd :IN std_logic_vector(3 downto 0); -- entrada BCD
    segment7 : OUT std_logic_vector(6 downto 0) -- salida 7 bit
END bcd7seg;
--'a' corresponde al MSB y g corresponde al LSB del display 7-segmentos
ARCHITECTURE bcd7seg_arq OF bcd7segIS
BEGIN
  PROCESS (bcd)
  BEGIN
  CASEbcd IS
  WHEN "0000"=>segment7<="1000000"; --'0'
                                           [gfedcba]="1000000"]
  WHEN "0001"=>segment7<="1111001";
  WHEN "0010"=>segment7<="0100100";
  WHEN "0011"=>segment7<="0110000";
  WHEN "0100"=>segment7<="0011001";
  WHEN "0101"=>segment7<="0010010";
  WHEN "0110"=>segment7<="0000010";
  WHEN "0111"=>segment7<="1111000";
  WHEN "1000"=>segment7<="0000000"; --'8'
  WHEN "1001"=>segment7<="0010000"; --'9'
  -- si la entrada 'bcd' supera el número 9 se apagan los segmentos
  WHENOTHERS=>segment7<="11111111";</pre>
  END CASE;
  END PROCESS;
  END bcd7seg_arq;
```

La instrucción CASE -utilizada para describir el convertidor de código- es secuencial y, por tanto, ha requerido un proceso que la encapsule. Otra opción para describir el mismo circuito sería la instrucción homóloga al CASE pero para entornos concurrentes. La instrucción WITH se escribe directamente en la arquitectura (no va dentro de un proceso). El código VHDL sería el siguiente:

```
ARCHITECTURE bcd7seg arqOF bcd7seg IS
      WITH (bcd) SELECT
  segment7<= "1000000" WHEN "0000", -- '0' [qfedcba]="1000000"]</pre>
                      "1111001" WHEN "0001",
                                                    -- '1'
                      "0100100" WHEN "0010",
                                                    -- '2'
                       "0110000" WHEN "0011",
                                                    -- '3'
                       "0011001" WHEN "0100",
                                                    -- '4'
                       "0010010" WHEN "0101",
                                                    -- '6'
                       "0000010" WHEN "0110",
                                                    -- '7'
                       "1111000" WHEN "0111",
  "0000000" WHEN "1000", -- '8'
                      "0010000" WHEN "1001", -- '9'
"1111111" WHEN OTHERS; -- Si es cualquier otro núm.
  END bcd7seg_arq;
```

4.4. Sumador

Se va a diseñar un sumador de 4 bits -sin signo- con acarreo de entrada y de salida. En el diseño se va a emplear el operador + por lo que habrá que incluir la librería $ieee.std_logic_unsigned.ALL$ que lo contiene. Si no hubiera acarreos ni problemas de desbordamiento, el diseño sería tan simple comoescribir la sentencia suma <= a + b.

```
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY sumador4bits IS
PORT (
   a,b :IN std_logic_vector(3 downto 0); -- entradas a sumar
                        -- acarreo de salida
   cin :IN std_logic;
                                          -- acarreo en la entrada
   cout:OUTstd_logic;
   suma : OUT std_logic_vector(3 downto 0) --resultado
END sumador4bits;
ARCHITECTURE sumador4bits argof sumador4bits IS
  SIGNAL ax,bx,sumax: std_logic_vector(4 downto 0) --Señales de 5 bits
CONSTANT cinx:std_logic_vector(4 downto 1) := "0000";
BEGIN
ax<='0'&a;
              -- ax(4)<='0'; ax(3 DOWNTO 0)<=a;
bx<='0'&b;
               -- bx(4)<=0;
                              bx(3 DOWNTO 0)<=b;
sumax <=ax+bx+ (cinx &cin); -- Suma tres objetos de 5 bits</pre>
suma <=sumax(3DOWNTO0); -- suma será los 4 LSBs de sumax</pre>
cout <=sumax(4);</pre>
                          -- cout será el bit más signific. de sumax
END sumador4bits_arq;
```

El circuito sumador utilizará 3 señalesinternas llamadas *ax*, *bx* y *sumax* de tamañoun bit mayor que las originales. El acarreo se almacenará en el bit 4 (nuevobit más significativo) de *sumax*. Supóngaseque a=13, b=9 y ci='1'. El resultadode la suma desborda el tamaño de 4bits. Se genera acarreo y el valor almacenadoen *suma* = 7. En binario se vemejor:

Operaciones internas (de 5 bits)		Resultado visible (de 4 bits)		
	(cinx & ci)	00001	cin	1
	ax	0 1101	а	1101
+	bx	<u>0</u> 1001	<u>+ b</u>	<u> 1001</u>
sumax 1 0111		suma c	cout=1, 0111	

5. Descripción de circuitos secuenciales

Los circuitos secuenciales utilizan biestables que permiten almacenar información. Están sincronizados por una señal de reloj que fija el instantepara que capturen sus entradas –y cambien su estado-. Este instante se corresponde con el flanco activo de la señal de reloj (normalmente el de subida). Estos circuitos también suelen utilizar una señal de entrada que asigne un valor inicial al estado de los biestables (reset).

Todos los circuitos síncronos descritos en VHDL suelen utilizar un proceso con la señal de reloj *clk* en su lista sensible, más una estructura condicional tipo IF que se activa cuandoocurre una transición en la señal de reloj, para lo que se utiliza el atributo *EVENT*.

5.1. Biestable tipo D

A continuación se detallan dos versiones equivalentes del diseño VHDL para el biestable tipo*d* activo por flanco de subida del reloj. Una versión con la sentencia IF y la otra con lasentencia IF-ELSE.

```
LIBRARY IEEE;
              use IEEE.STD_LOGIC_1164.ALL;
D
     Q
              ENTITY dff IS
>clk
              PORT (
     Q
                 d,clk:IN std_logic;
                      :OUTstd_logic;
              ARCHITECTURE dff argof dff IS
                PROCESS (clk)
                BEGIN
                   IF (clk EVENT AND clk=1) THEN
                   END IF;
                END PROCESS;
              END dff_arq;
```

```
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY dffIS
PORT (
   d,clk:IN std_logic;
        :OUTstd_logic
END dff;
ARCHITECTURE dff_arqof dff IS
SIGNAL q_aux : std_logic;
BEGIN
  PROCESS (clk)
  BEGIN
     IF (clk EVENT AND clk= 1 ) THEN
q_aux <= d;
     ELSE
q_aux <=q_aux;
END IF;
    END PROCESS;
q<= <mark>q_aux</mark>; -- q a la izq. (salida)
END dff_arq;
```

Los dos diseños generan un biestable tipo D pero es interesante observar que en la primeraopción no se utiliza ELSE en la estructura condicional. Esto es posible porque estamosdefiniendo un elemento de memoria que debe conservar su valor en el caso de que no se verifiquela condición del IF (falta el ELSE).


En la segunda opción se ha utilizado el ELSE para fijar de forma explícita qué debe hacer el biestable cuando no ocurre un flanco positivo de reloj (la salida se queda como está). En este caso es necesario utilizar una señal interna (q_aux) ya que la salida (q) no puede aparecer a la derecha de una asignación salvo que se declare como BUFFER. Sin embargo el tipo BUFFER no se utilizará porque algunos compiladores no lo admiten. La asignación q_aux <= q_aux si es válida porque esta señal es interna.

La expresión clk'EVENT y el hecho de incluir la señal clk en la lista sensible son redundantes. Es decir, ambas sirven para detectar un evento sobre la señal clk. La explicaciónde esta redundancia en el código es que algunas herramientas de síntesis ignoran la listasensible, por lo que es necesaria esta expresión clk'EVENT.

Biestable tipo D activo por nivel: latch

Si en lugar de describir un biestable activo por nivel se desea describir uno activo pornivel (latch), sería preciso eliminar la condición clk'EVENT e incluir la entrada 'd' en la

listasensible. Recuérdese que en el caso de un latch la salida se modifica siempre que varíe laentrada y que el reloj se encuentre en su nivel activo.




```
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;

ENTITYlatchIS
PORT (
    d,clk:IN std_logic;
    q :OUTstd_logic;
    );
END latch;

ARCHITECTURE dff_arqof latchIS
BEGIN
PROCESS (clk,d)
BEGIN
IF (clk='1') THEN

q <=d;
END IF;
END PROCESS;
END dff_arq;
```


El biestable tipo D por nivel de reloj (Latch) ocupa entre 2 y 3 veces menos área de silicio por lo que es más barato. Pero carece del concepto de sincronismo con la señal de reloj (actualizar su salida en un instante -flanco activo del reloj-). Para comprobar la diferencia de comportamiento entre los dos tipos de biestable tipo D se estimularán con la misma entrada D y la misma señal de reloj. La salida puede ser muy diferente. Supongamos que inicialmente la salida de ambos biestables es '0'.



Biestable tipo d con reset asíncrono

El siguiente código VHDL ilustra cómo describir un biestable con un reset (o preset)asíncrono, esto es, capaz de poner a cero (o a uno) el biestable, independientemente de la señalde reloj.


En el siguiente código VHDL se ha diseñado un biestable activo por flanco de subida dereloj y con señal de reset activa a nivel alto. Ambas señales de entrada deben figurar en lalista sensible.



```
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY dffIS
PORT (
   d,clk,reset:IN std_logic;
              :OUTstd_logic );
   q
END dff;
ARCHITECTURE dff_arqof dff IS
BEGIN
   PROCESS (clk,reset)
   BEGIN
IF (reset='1') THEN
q <= 0';
  Equivale a (clk'EVENT AND clk='1')
      ELSIF rising_edge(clk) THEN
      END IF;
   END PROCESS;
END dff_arq;
```

Biestable tipo d con reset síncrono


En este caso se trata de describir un biestable con reset (o preset) síncrono. Es decir, unbiestable que se pone a '0' o '1' si la señal de reset o preset se activa y ocurre un flanco activode reloj.



```
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY dffIS
PORT (
   d,clk,reset:IN std_logic;
               :OUTstd_logic);
END dff;
ARCHITECTURE dff argof dffIS
BEGIN
PROCESS (clk)
BEGIN
IF (clk EVENT AND clk=1) THEN
IF (reset='1') THEN
q<= '0';
ELSE
a \le di
END IF;
END IF;
END PROCESS;
END dff_arq;
```

5.2. Registro de 8 bits con reset asíncrono

La descripción de un registro es análoga a la de un flip-flop, pero definiendo señales comovectores de la forma std_logic_vector (n-1 DOWNTO 0)). El reset asíncrono solo se ejecuta al principio del programa una sola vez para llevar los biestables a un estado inicial (nomalmente '0').



```
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY registro8 IS
PORT (
   clk, reset, carga:INstd_logic;
          :IN std_logic_vector(7 downto 0);
   data
   registro:OUT std_logic_vector(7 downto 0) );
END registro8;
ARCHITECTUREregistro8_arqof registro8 IS
BEGIN
   PROCESS (clk,reset)
   BEGIN
IF (reset='1') THEN
registro <= "00000000";
      ELSIF (clk'EVENT AND clk='1') THEN
IF (carga='1') THEN
registro <=data;
         END IF;
      END IF;
END PROCESS;
END registro8_arq;
```


En la sentencia de asignación del reset se podría utilizar la palabra reservada *OTHERS*. En este caso los 8 bits del registro se pueden asignar a '0' escribiendo –de forma alternativa-: registro<= (OTHERS=>'0'); La palabra reservada *OTHERS* implica quetodos los bits del registro se pondrán al valor especificado independientemente del tamaño delregistro (útil si el tamaño depende de la sentencia GENERIC). El siguiente ejemplo fija los bits más y menos significativos a '1', y el resto a '0':

```
registro<= (7=>'1', 0=>'1', OTHERS=>'0'); --registro <= "10000001";
```

5.3. Registro de 8 bits con reset asíncrono, señal de carga y salida en alta impedancia

Sobre el registro definido anteriormente, introduciremos una nueva funcionalidad: salidasen alta impedancia. Para que la herramienta de síntesis traduzca a puertas el códigoVHDL deberá contar con elementos de librería con salidas en alta impedancia, lo que es habitualen los dispositivos programables de baja capacidad.

Para seleccionar entre el estado normal o de alta impedancia de una salida, el registrodebe poseer una entrada adicional, que es la entrada 'oen' (output-enable activa a nivel bajo). En el siguiente ejemplo, cuando dicha señal está a '0' habilita la salida normal del registro, pero cuando está a '1' deja la salida en alta impedancia.



```
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY registro8 IS
PORT (
   clk, reset, carga, oen: INstd_logic;
         :IN std_logic_vector(7 downto 0);
   data
   registro:OUT std_logic_vector(7 downto 0)
END registro8;
ARCHITECTURE registro8_arqof registro8 IS
registro_aux: std_logic_vector(7 downto 0);
BEGIN
 -- control de la alta impedancia
registro<= registro_auxWHEN (oen='0') ELSE "ZZZZZZZZZ";
 - Proceso que gestiona el registro
   PROCESS (clk,reset)
IF (reset='1') THEN
registro_aux <= (OTHERS=>'0');-- "00000000"
     ELSIF (clk'EVENT AND clk='1') THEN
IF (carga='1') THEN
registro_aux <= data;
        END IF;
      END IF;
   END PROCESS;
END registro8_arq;
```


El cuerpo de la arquitectura es un ejemplo de dos procesos que se interpretan de maneraconcurrente. Este segundo proceso es una asignación concurrente condicional que sirve paradefinir las salidas bien en su estado normal o bien en alta impedancia. La señal oen es el control de la salida en altaimpedancia y registro_aux se ha definido como una señal interna de la arquitectura paraapoyarnos en ella. Cuando oen es '1' utilizamos la asignación registro<="ZZZZZZZZZZ", dondeel valor Z se entiende como alta impedancia y se encuentra definido en el paquete estándarstd_logic_1164.

Respecto al ejemplo anterior, la señal *registro* continúa en la lista de puertos. La herramientade síntesis incluirá búferes triestado a la salida.

5.4. Registro de desplazamiento de 8 bits con reset asíncrono


El listado presentado a continuación describe un regitro de desplazamiento con cargapor el bit más significativo y desplazamiento a la derecha. En principio la señal salida debería ser de tipo buffer ya que debería aparecer a la derecha de una instrucción de asignación. Para evitarlo se declara como tipo OUT y se añade una señal auxiliar

interna de la arquitectura llamada salida_aux. En el apartado del registro de desplazamiento de 8 bits y el del contador, que se detallarán más adelante, se tienen ejemplos sobre como se implementan salidas de tipo out.



5.5. Contador de N bits con reset asíncrono y señal de habilitación

En este diseño se necesita utilizar el operador suma por lo que es necesaria la librería $std_logic_unsigned$. Algunos entornos de programación requieren también la librería std_logic_arith . A continuaciónse muestra un esquema del circuito y su código en VHDL.




```
LIBRARY IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL; -- Necesaria (+)
ENTITY contadorN IS
GENERIC (N: INTEGER := 4);
                               -- Tamaño por defecto
PORT (
 clk, reset,enable:INstd_logic;
  cuenta:OUT std_logic_vector(N-1 downto 0)
                                               );
END contadorN;
ARCHITECTURE contador_arqof contadorN IS
   SIGNAL cnt: std_logic_vector(N-1 downto 0); BEGIN
   PROCESS (clk,reset)
   BEGIN
IF (reset='1') THEN
cnt <= (OTHERS =>'0');-- Los N bits a '0'
      ELSIF (clk'EVENT AND clk='1') THEN
         IF (enable='1') THEN
cnt<= cnt + 1;
END IF;
END IF;
     -- ------
cuenta<= cnt;-- Está a la derecha de una assign.
   END PROCESS;
END contador_arq;
```

A continuación se muestra un fichero de estímulos para el diseño anterior en el que se crean dos contadores de 3 y 4 bits, respectivamente. Ambos tienen la misma señal de reloj y reset pero el de 3 bits cuenta de 0 a 7 y el de 4 bits cuenta de 0 a F.

```
LIBRARY IEEE;
      use IEEE.STD_LOGIC_1164.ALL;
      use IEEE.STD_LOGIC_UNSIGNED.ALL; -- Necesariapor el signo(+)
      ENTITY test_contador IS
            test_contador;
      END
ARCHITECTUREtest_contador_arqOFtest_contadorIS
               --Declaración del componente
               COMPONENT contadorN
                  GENERIC (N: INTEGER := 4); -- Tamaño por defecto
         PORT (
                        clk, reset,enable:INstd_logic;
                        cuenta :OUT std_logic_vector(N-1 downto 0) );
       ENDCOMPONENT;
     SIGNALSALIDA3_test: std_logic_vector(2downto 0); -- contador de 3 bits SIGNALSALIDA4_test: std_logic_vector(3downto 0); -- contador de 4 bits
      SIGNALCLK_test, RESET_test, ENABLE_test: std_logic; -- entradas comunes
         CONSTANT ciclo: TIME :=50 ns;
BEGIN
         -- -----
         -- Creación de components U3 y U4
               U3: contadorNGENERIC MAP (N =>3) PORT MAP(clk =>CLK_test,
reset=>RESET_test,enable=>ENABLE_test, cuenta =>SALIDA3_test);
              U4: contadorNGENERIC MAP (N =>4) PORT MAP(clk =>CLK_test,
         reset=> RESET_test,enable=>ENABLE_test, cuenta =>SALIDA4_test);
         -- Proceso para la señal de reloj
PROCESS
              BEGIN
         CLK_test<='0';
                         wait for ciclo/2;
         CLK_test<='1';
                          wait for ciclo/2;
         END PROCESS;
         -- Proceso para los estímulos
PROCESS
               BEGIN
              RESET_test<= '1';</pre>
               ENABLE_test<= '1';</pre>
               WAITFOR5*ciclo/4; -- reset y enable a `1'durante1.25 ciclos
               RESET_test<='0';-- reset=0 y enable=1 -> puede contar
               WAITFOR 4*ciclo; -- 4 ciclos -> 4 flancos -> cuenta hasta 4
               ENABLE_test<='0';-- enable=0 -> desactivado el contador
               WAITFOR3*ciclo; -- Deja de contar durante 3 ciclos
         ENABLE_test<='1';-- enable=1 -> reactivado el contador
                              -- Espera indefinida. El reloj sigue contando
               WAIT;
               END PROCESS;
         END test_contador_arq;
```

El resultado de la simulación anterior se muestra en la siguiente figura:



6. Diseño de máquinas de estado

El diseño de máquinas de estado se puede realizar de una forma muy simple en VHDL,y constituye un claro ejemplo de la potencia de los lenguajes de descripción hardware frente alos métodos tradicionales de diseño.

La metodología tradicional comienza por construir un diagrama de estados o diagramade bolas, de la que se deriva una tabla de estados. Sobre esta tabla se pueden agrupar estadosequivalentes, si se da el caso. A continuación se asignan los estados y se pasa a una tabla detransición de estados de la que se obtienen las ecuaciones lógicas de los estados siguientes yde las salidas según el tipo de biestable elegido para la implementación de los estados.

Se trata de un método algorítmico y, por tanto, susceptible de ser realizado por unaherramienta software que libere del mismo al diseñador. Esto es precisamente lo que se consigueen VHDL y otros lenguajes HDL. El código VHDL describe el diagrama de estados. La herramienta de síntesis e implementación es la que que realiza todo el trabajo algorítmico. Además, no comete errores como los humanos.

En general, la máquinas de estado se clasifican como máquinas de Moore y máquinas deMealy. Las primeras se caracterizan porque las salidas dependen únicamente del estado, entanto que en las segundas dependen del estado y las entradas. En lo que sigue nos centraremosen las máquinas de Moore. La descripción de máquinas de Mealy únicamente se diferencia enla forma de expresar las señales de salida.

Las transiciones de estadosse pueden expresar con una estructura condicional del tipo IF-THEN-ELSE ó, lo que es máshabitual, con una estructura CASE-WHEN. Eldiagrama de bloques resultante para los diseños que se realicen, basados en máquinas de Moore, se muestra en la figura.




Figura : Estructura genérica de resolución de máquinas de estado

Los estados se definen por una enumeración que agrupa a todos los estados, y se declarandos señales según ese tipo: una que corresponde a la salida del bloque

secuencial (estado_s; es el estado actual de los biestables) y otra corresponde a la entrada del bloque secuencial. Esta señal contiene el estado siguiente y procede de un proceso combinacional(estado_c).

```
TYPE ESTADOS IS (reposo, decide, escribe, lee); SIGNAL estado_s, estado_c: ESTADOS;
```

Se utilizarán 3 bloques para diseñar una máquina de estados. Cada uno de estos bloques suele ser un proceso dentro de la arquitectura:

<u>Parte combinacional</u>.

- o *Bloque combinacional de las entradas*: Lógica combinacional que va desde las entradasdel circuito -declaradas en la entidad- hasta las entradas de los biestablesque almacenan el estado.
- Bloque combinacional de las salidas: Lógica combinacional que va desde las salidasde los biestables hasta las salidas del circuito -declaradas en la entidad-
- <u>Parte secuencial</u>. Describe las transiciones síncronas de estados con el flanco de reloj. Este bloque es el único que recibe las entradas de reset y reloj.

La figura muestra el resultado genérico de la implementación de una máquina de Moore.





Figura: Esquema genérico de implementación en puertas de una máquina deMoore

6.1. Ejercicio del control de la barrera del tren

Como ejemplo, realizaremos una máquina de Moore consistente en el control de la barrerade un paso a nivel -una sola salida-. Se supondrá que el tren va en un único sentido y quenunca da marcha atrás. Las entradas son dos sensores: el sensor que está antes de la barrera (sensores(1)) y el sensor ubicado después de la barrera (sensores(2)). La salida del sistema estará a '0' en elestado de reposo (barrera abierta) y a '1' en el resto de estados (barrera cerrada). El diagramade bolas de la máquina de Moore, correspondiente a este sistema, presenta una bifurcacióndebido a que puede darse el caso de que pase un tren largo que pise ambos sensores simultáneamentey el caso de que pase un tren corto cuya longitud sea menor a la distancia entreambos sensores. La entrada de reset será activa a nivel bajo.

La descripción de cada uno de los estados es la siguiente:

- reposo. No ha llegado ningún tren todavía. Barrera abierta (salida).
- pisa_1. El tren está pisando el primersensor. Barrera cerrada.
- pisa_1_2. El tren es largo y estápisando los dos sensores. Barreracerrada.
- enmedio. El tren es corto. Ha dejadode pisar el primer sensor perono ha legado al segundo. No estáactivo ninguno de los dos sensores.Barrera cerrada.
- pisa_2. El tren está marchándose.Pisa el segundo sensor. Barreracerrada.



El reset asíncrono debe utilizarsecuando el dispositivo sobre el que se vaa implementar el circuito dispone debiestables con reset asíncrono. Por ejemplo la PAL22V10.

Los automátas se implementarán con tres procesos: (a) Proceso secuencial. Se asignan la salida de los biestables (estado_s), (b) Proceso combinacional de las salidas. Se asigna la salida (barrera) y (c) Proceso combinacional de los estados. Se asigna entradas de los biestables (estado_c). En nuestro caso se utilizará una máquina de Moore lo que implica que en el diagrama de estados la salida se representa dentro del estado (bola). En la máquina de Mealy las salidas irían en los arcos entre bolas (junto con las entradas). Si fuera una máquina de Mealy, en el proceso combinacional de los estados, habría que incluir las entradas en la lista sensible.

```
T.TBRARYTEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYtrenIS
PORT(
    clk, reset : INstd_logic;
sensores: INstd_logic_vector(2 DOWNTO 1);
barrera: OUT std_logic-- '1': abierta, '0': cerrada
END tren;
ARCHITECTURE tren_argOFtrenIS
TYPE ESTADOSIS (reposo,pisa_1, pisa_1_2,enmedio, pisa_2);
   SIGNAL estado_s, estado_c : ESTADOS;
 -Se asigna "estado_s". Proceso síncrono. Solo depende del reloj.
PROCESS (clk,reset)
BEGIN
IF (reset='0') THEN
estado s<=reposo:
ELSIF (clk'EVENT AND clk='1') THEN
estado_s <= estado_c;
    END IF:
END PROCESS;
 Se asigna la salida "barrera". Proceso combinacional.
PROCESS (estado_s)
BEGIN
     IF (estado_s=reposo) THEN
barrera<= '1';
ELSE
barrera<= '0':
    END IF;
  END PROCESS:
 Se asigna "estado_c". Proceso combinacional
PROCESS (estado_s, sensores)
BEGIN
estado_c <=estado_s;
       CASE estado_sIS
          WHEN reposo =>
         IF (sensores="01") THEN
estado_c<=pisa_1;
       END IF:
  WHEN pisa_1 =>
   IF (sensores="00") THEN
estado_c<=enmedio;
  ELSIF (sensores="11") THEN
estado_c <= pisa_1_2;
WHEN pisa_1_2 =>
IF (sensores="10") THEN
estad_c<=pisa_2;
END IF:
WHEN enmedio =>
 IF (sensores="10") THEN
estado_c<=pisa_2;
END IF:
WHEN pisa_2 =>
 IF (sensores="00") THEN
estado c<=reposo;
END IF:
WHEN OTHERS =>
estado_c<= reposo;</pre>
      END CASE;
    END IF
  END PROCESS;
```

END tren_arg

```
LIBRARY TEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITYtest_tren_cortoIS
      test_tren_corto;
ARCHITECTUREtest_tren_corto_arqOFtest_tren_cortoIS
 --Declaración del componente
COMPONENT tren
PORT (sensores:INstd_logic std_logic_vector(2 downto 1);
clk,reset:INstd_logic;
barrera:OUTstd_logic ); -- No lleva ';' porque viene un ')'
    SIGNAL SENSORES_test: std_logic_vector(2 downto 1);
    SIGNAL CLK_test, RESET_test: std_logic;
    SIGNAL BARRERA_test:
                            std_logic;
SIGNAL FIN_test: std_logic := '0'; -- Se pondrá a '1' al finalizar la simulación
CONSTANT ciclo: TIME:=50 ns;
BEGIN
-- Creación del componente Ul de tipo 'tren'
   U1: tren PORT MAP(sensores=>SENSORES_test, reset
                                                       => RESET_test,
                     Clk=>CLK_test,barrera=>BARRERA_test);
-- Proceso para la señal de reloj
PROCESS
BEGIN
                wait for ciclo/2;
wait for ciclo/2;
CLK_test<='0';
CLK_test<='1';
END PROCESS;
-- Proceso para los estímulos
PROCESS
BEGIN
SENSORES test<= "00";
RESET_test<= '1';
WAITFOR9*ciclo/4;
                       -- reset activo a '1' durante 2.25 ciclos
        RESET test<='0';
                                -- Termina el reset.
        WAITFOR2*ciclo; -- 2 ciclos
          Se pisa el sensor 1. Se pasa al estado 'pisa_1'. Barrera cerrada
       SENSORES_test<= "01";
WAITFOR 3*ciclo;
         - No se pisa sensores. Se pasa al estado 'enmedio'. Tren corto
        SENSORES_test<= "00";
        WAITFOR 3*ciclo;
          Se pisa el sensor 2. Se pasa al estado 'pisa_2'. Barrera cerrada
        SENSORES_test<= "10";
WAITFOR 3*ciclo;
          No se pisa sensores. El tren ya pasó. Barrera abierta
        SENSORES_test<= "00";
WAITFOR 2*ciclo;
FIN_test<= '1'; -- Esta señal es artificial. Se utiliza para parar el reloj.
                                -- Espera indefinida. El proceso no se repite
       WAIT;
END PROCESS;
END test_tren_corto_arg;
```

El resultado de la simulación de los estímulos para el tren corto sería la siguiente:

