# Realizaciones híbridas HW/SW con MicroBlaze

Maestría en Sistemas Digitales

#### Alejandro J. Cabrera Sarmiento

Dpto. de Automática y Computación Universidad Tecnológica de La Habana "José Antonio Echeverría" CUJAE

alex@automatica.cujae.edu.cu



## **Sumario**

- Diseño de sistemas híbridos HW/SW.
- Desarrollo de periféricos PLB para MicroBlaze.
- Asistente para crear e importar periféricos.
  - Creación de periféricos
  - Integración de la lógica de usuario
  - Importación de periféricos
- Empleo de periféricos de usuario.




#### Diseño de sistemas híbridos HW/SW

- Un sistema híbrido HW/SW está formado en general por:
  - Módulos IP del sistema de procesamiento.
  - Módulos HW de carácter general (elementos disponibles como IP).
  - Módulos HW específicos (diseñados por el usuario).
- Con las herramientas de FPGA de Xilinx, la integración entre los diferentes tipos de módulos puede llevarse a cabo con dos estrategias diferentes:
  - Incluyendo el sistema de procesamiento basado en MicroBlaze como un elemento más en el flujo de diseño de ISE.
  - Convertir los módulos HW específicos para que puedan ser usados como periféricos del procesador MicroBlaze en el flujo de diseño de XPS.
    - Ventaja de reusabilidad.



## Ejemplo de aplicación


Controlador Fuzzy de trayectoria del vehículo Romeo4








### Desarrollo del módulo de inferencia





### Desarrollo del módulo de inferencia (cont.)






## Top level del módulo de inferencia

```
library IEEE;
use IEEE.std logic 1164.all;
                                      Esta entidad habrá
library FLC6 v1 00 a;
                                    que "conectarla" con
use FLC6 v1 00 a.Constants.all;
use FLC6 v1 00 a.Entities.all;
                                   la interfaz para el bus
                          Entity description
entity FLC is
  port (
     clk : in std logic;
                                               -- Clock signal.
     Reset : in std logic;
                                              -- Reset signal.
     in1 : in std logic vector(N downto 1); -- Input 1 signal.
     in2 : in std logic vector(N downto 1); -- Input 2 signal.
    Output : out std logic vector (N downto 1); -- Output signal.
     valid out : out std logic;
                                                -- Valid output signal.
     valid in : out std logic);
                                                -- Valid input signal.
end FLC;
```

## Diseño como periférico de MicroBlaze






#### Desarrollo de periféricos para MicroBlaze


- La conexión de periféricos a un procesador se realiza mediante buses que agrupan las diferentes líneas de direcciones, datos y control
- Xilinx ha implementado distintas arquitecturas de interconexión basadas en el estándar CoreConnect™ de IBM
- El bus PLB (*Processor Local Bus*) facilita la conexión de periféricos en un sistema basado en MicroBlaze o PowerPC.
  - Custom IPs
- Cualquier periférico desarrollado, conectable al bus PLB, debe cumplir:
  - Las especificaciones del protocolo PLB
  - Los requisitos de las herramientas de XPS

### Características del bus PLB






#### Señales de interfaz






#### Ciclo de lectura



- 1.- El master de PLB activa la señal PLB\_select y fija PLB\_ABUS, PLB\_BE y PLB\_RNW
- 2.- El slave activa la señal PLB\_xferAck que causa que el master lea el bus de datos y desactive la señal PLB\_select

#### Ciclo de escritura



- El master de PLB activa la señal PLB\_select y fija PLB\_ABUS, PLB\_BE, PLB\_RNW y PLB\_DBUS
- 2.- El slave captura el bus de datos y activa PLB\_xferAck que causa que el master desactive PLB\_select


### Plantillas para módulos HW de usuario


- □ Xilinx proporciona una serie de plantillas (templates) que facilitan la conexión de periféricos al bus PLB (o FSL).
  - Las conexiones (y plantillas) a FSL son diferentes
- Estas plantillas consisten en código VHDL que incluye dos componentes:

```
IPIF (Intellectual-property interface): interfaz con el bus PLB
User_logic: interfaz con el HW desarrollado por el usuario
```

- Existen diferentes tipos de plantillas dependiendo del modo de operación (master/slave) del periférico y de los "servicios" proporcionados por la interfaz
- Las plantillas están localizadas en:
  - EDK \ hw \ XilinxProcessorIPLib \ pcores

#### Plantillas para módulos HW de usuario (cont.)






Aquí se integra el HW de usuario

## Create/Import Peripheral Wizard

- Facilita el desarrollo de módulos IP para el entorno EDK
- Ayuda a configurar la funcionalidad de la interfaz IP
- Evita tener que conocer en profundidad la especificación del bus PLB.
- Proporciona ejemplos de código VHDL para distintas tareas



## Create/Import Peripheral Wizard




### Create/Import Peripheral Wizard (cont.)



- Ayuda a configurar la funcionalidad de la interfaz IP.
- Evita tener que conocer en profundidad el bus PLB.
- Proporciona ejemplos de código VHDL para distintas tareas.



## Selección de flujo de diseño




This tool will create HDL templates that have the EDK compliant port/parameter interface. You will need to implement the body of the peripheral.

## Pasos para la creación de un IP

- Nombre del módulo y destino (proyecto o repositorio)
- Tipo de bus al que se conectará el periférico
- Selección y configuración de servicios IPIF
  - Intellectual-Property interface
- Implementación de la lógica de usuario
- Asignación de puertos y definición de parámetros
- Una vez completados estos pasos el módulo IP puede utilizarse como cualquier otro periférico en EDK



#### Directorio de Destino




Repositorio: <Repository-Dir> / MyProcessorIPLib / pcores

Proyecto: <XPS-Project-Directory> / pcores




### Nombre del módulo IP




All HDL files (either created by you or generated by this tool) that are used to implement the peripheral must be compiled into the logical library name above. Any other referred logical library in your HDL are assumed to be available in the XPS project where this peripheral is used, or in EDK repositories indicated in the XPS project settings.


## Tipo de Bus





### Selección de servicios IPIF





# Configuración de servicios IPIF














# Configuración IPIC




### Soporte para Simulación




# Opciones de Implementación




## Finalización del proceso de creación



#### Estructura de Directorios



## Estructura de Directorios (cont.)



## Fichero plbflc.vhd Bibliotecas

```
2 -- plbflc.vhd - entity/architecture pair
4 -- IMPORTANT:
5 -- DO NOT MODIFY THIS FILE EXCEPT IN THE DESIGNATED SECTIONS.
6 -- SEARCH FOR --USER TO DETERMINE WHERE CHANGES ARE ALLOWED.
7 -- TYPICALLY, THE ONLY ACCEPTABLE CHANGES INVOLVE ADDING NEW
8 -- PORTS AND GENERICS THAT GET PASSED THROUGH TO THE INSTANTIATION
9 -- OF THE USER LOGIC ENTITY.
10
11 -- Filename: plbflc.vhd
12 -- Version: 1.00.a
13 -- Description: Top level design, instantiates library components and user logic.
14
   library ieee;
15
16 use ieee.std logic 1164.all;
  use ieee.std logic arith.all;
17
   use ieee.std logic unsigned.all;
18
19
20 library proc common v3 00 a;
21
   use proc common v3 00 a.proc common pkg.all;
22
   use proc common v3 00 a.ipif pkg.all;
23
24 library plbv46 slave single v1 01 a;
   use plbv46 slave single v1 01 a.plbv46 slave single;
26
27 library plbflc v1 00 a;
28 use plbflc v1 00 a.user logic;
```

#### Fichero plbflc.vhd Entidad

```
93 entity plbflc is
 94 generic (
     -- ADD USER GENERICS BELOW THIS LINE ------
 95
     --USER generics added here
96
     -- ADD USER GENERICS ABOVE THIS LINE -----
97
98
99 -- DO NOT EDIT BELOW THIS LINE -----
100 -- Bus protocol parameters, do not add to or delete
    C BASEADDR
                             : std logic vector := X"FFFFFFFF;
101
    C HIGHADDR
                              : std logic vector := X"000000000";
102
    C_SPLB AWIDTH
                               : integer
                                                 := 32;
103
     C_SPLB_DWIDTH
                               : integer
                                                := 128:
104
                              : integer
     C SPLB NUM MASTERS
                                                 := 8;
105
     C SPLB MID WIDTH
                              : integer
106
                                                := 3;
    C SPLB NATIVE DWIDTH
                           : integer
107
                                                := 32;
    C SPLB P2P
                              : integer
108
                                                := 0;
109 C SPLB SUPPORT BURSTS : integer
                                                 := 0;
    C SPLB SMALLEST MASTER : integer
                                                := 32;
110
    C SPLB CLK PERIOD PS
                             : integer
111
                                                 := 10000:
     C_INCLUDE_DPHASE_TIMER : integer
112
                                                 := 0:
     C FAMILY
113
                               : string
                                                 := "virtex5"
     -- DO NOT EDIT ABOVE THIS LINE ----
114
115
    );
116
    port (
117 -- ADD USER PORTS BELOW THIS LINE -----
118 -- USER ports added here
   -- ADD USER PORTS ABOVE THIS LINE -----
119
120
     -- DO NOT EDIT BELOW THIS LINE -----
121
      -- Bus protocol ports, do not add to or delete
122
123
       SPLB Clk
                              : in std logic;
```

#### Fichero plbflc.vhd Arquitectura

```
328
      -- instantiate User Logic
329
330
    USER LOGIC I : entity plbflc v1 00 a.user logic
331
     generic map
332
333
        -- MAP USER GENERICS BELOW THIS LINE -----
334
        --USER generics mapped here
335
         -- MAP USER GENERICS ABOVE THIS LINE ----
336
337
        C SLV DWIDTH
                                      => USER SLV DWIDTH,
338
                                      => USER NUM REG
        C NUM REG
339
340
341
      port map
342
       -- MAP USER PORTS BELOW THIS LINE ----
343
       --USER ports mapped here
344
         -- MAP USER PORTS ABOVE THIS LINE ----
345
346
     Bus2IP Clk
                                      => ipif Bus2IP Clk,
347
      Bus2IP Reset
                                      => ipif Bus2IP Reset,
348
      Bus2IP Data
                                      => ipif Bus2IP Data,
349
     Bus2IP BE
                                      => ipif Bus2IP BE,
350
                                      => user Bus2IP RdCE,
     Bus2IP RdCE
351
         Bus2IP WrCE
                                      => user Bus2IP WrCE,
352
                                      => user IP2Bus Data,
353
         IP2Bus Data
         IP2Bus RdAck
                                      => user IP2Bus RdAck,
354
         IP2Bus WrAck
                                      => user IP2Bus WrAck,
355
                                      => user IP2Bus Error
         IP2Bus Error
356
357
       );
```

#### Fichero user-logic.vhd Bibliotecas

```
2 -- user logic.vhd - entity/architecture pair
   -- Filename: user logic.vhd
 5 -- Version:
                     1.00.a
  -- Description: User logic.
 7 -- Date: Sat Nov 21(by Create and Import Peripheral Wizard)
 8 -- VHDL Standard: VHDL'93
10.
11 -- DO NOT EDIT BELOW THIS LINE -----
                                       Fichero a modificar
12 library ieee;
   use ieee std logic 1164.all;
13
                                       añadiendo el HW de
  use ieee.std logic arith.all;
  use ieee.std logic unsigned.all;
1.5
                                               usuario
16
  library proc common v3 00 a;
    use proc common v3 00 a.proc common pkg.all;
18
19
  -- DO NOT EDIT ABOVE THIS LINE -----
20
21
  --USER libraries added here
22
23
24
```

#### Fichero user-logic.vhd Entidad

```
entity user logic is
45
    generic (
     -- ADD USER GENERICS BELOW THIS LINE --
   --USER generics added here
47
       -- ADD USER GENERICS ABOVE THIS LINE -----
49
      -- DO NOT EDIT BELOW THIS LINE ------
50
     -- Bus protocol parameters, do not add to or delete
51
      C SLV DWIDTH
                                                         := 32:
52
                                    : integer
      C NUM REG
53
                                    : integer
                                                         := 3
       -- DO NOT EDIT ABOVE THIS LINE -----
54
     );
     port
     -- ADD USER PORTS BELOW THIS LINE ----
57
58
      --USER ports added here
59
      -- ADD USER PORTS ABOVE THIS LINE ------
60
      -- DO NOT EDIT BELOW THIS LINE ------
61
       -- Bus protocol ports, do not add to or delete
62
       Bus2IP Clk
63
                                    : in std logic;
       Bus2IP Reset
                                    : in std logic;
64
                                    : in std logic vector(0 to C SLV DWIDTH-1);
       Bus2IP Data
65
                                    : in std logic vector(0 to C SLV DWIDTH/8-1);
       Bus2IP BE
66
                                    : in std logic vector(0 to C NUM REG-1);
67
       Bus2IP RdCE
                                    : in std logic vector(0 to C NUM_REG-1);
       Bus2IP WrCE
68
       IP2B
                                                                    DWIDTH-1);
69
              Fichero a modificar añadiendo
       IP2B
70
       IP2B
71
                         el HW de usuario
       IP2B
72
73
74
```

## Fichero user-logic.vhd Arquitectura

```
84
 85
     architecture IMP of user logic is
 86
 87
       -- USER signal declarations added here, as needed for user logic
 88
 89
 90
      -- Signals for user logic slave model s/w accessible register example
 91
       _____
 92
                                          : std logic vector(0 to C SLV DWIDTH-1);
 93
       signal slv reg0
                                          : std logic vector(0 to C SLV DWIDTH-1);
      signal slv reg1
 94
                                          : std logic vector(0 to C SLV DWIDTH-1);
      signal slv reg2
                                          : std logic vector(0 to 2);
      signal slv reg write sel
 96
      signal slv reg read sel
                                          : std logic vector(0 to 2);
      signal slv ip2bus data
                                          : std logic vector(0 to C SLV DWIDTH-1);
      signal slv read ack
                                          : std logic;
       signal slv write ack
                                          : std logic;
100
101
                                              Declarar la componente
102
     begin
103
                                              del top level y mapearla
      --USER logic implementation added here
104
105
106
       -- Example code to read/write user logic slave model s/w accessible registers
107
108
```

## Lectura / Escritura en registros

```
106
       -- Example code to read/write user logic slave model s/w accessible registers
107
108
      -- Note:
109
110
       -- The example code presented here is to show you one way of reading/writing
       -- software accessible registers implemented in the user logic slave model.
111
       -- Each bit of the Bus2IP WrCE/Bus2IP RdCE signals is configured to correspond
112
       -- to one software accessible register by the top level template. For example,
113
114
       -- if you have four 32 bit software accessible registers in the user logic,
       -- you are basically operating on the following memory mapped registers:
115
116
           Bus2IP WrCE/Bus2IP RdCE Memory Mapped Register
117
                             "1000" C BASEADDR + 0x0
118
                                                          Direcciones de
                            "0100" C BASEADDR + 0x4
119
                             "0010" C BASEADDR + 0x8
120
                                                            los registros
                                      C BASEADDR + 0xC
                             "0001"
121
122
123
       slv reg write sel <= Bus2IP WrCE(0 to 2);
124
       slv reg read sel <= Bus2IP RdCE(0 to 2);
125
       slv write ack <= Bus2IP WrCE(0) or Bus2IP WrCE(1) or Bus2IP WrCE(2);
126
       slv read ack <= Bus2IP RdCE(0) or Bus2IP RdCE(1) or Bus2IP RdCE(2);</pre>
127
```

#### Lectura / Escritura en registros (cont.)

```
129
       -- implement slave model software accessible register(s)
130
       SLAVE REG WRITE PROC : process( Bus2IP Clk )
                                                      Escritura
131
      begin
132
133
         if Bus2IP Clk'event and Bus2IP Clk = '1' then
           if Bus2IP Reset = '1' then
134
             slv reg0 <= (others => '0');
135
             slv req1 <= (others => '0');
136
             slv reg2 <= (others => '0');
137
           else
138
139
             case slv reg write sel is
        -- implement slave model software accessible register(s) read mux
  165
  166
        SLAVE REG READ PROC : process( slv reg read sel, slv reg0, slv reg1,
  167
                                        slv reg2 ) is
14 168
         begin
                                                           Lectura
1 169
14 170
           case slv req read sel is
1 171
             when "100" => slv ip2bus data <= slv req0;
14 172
             when "010" => slv ip2bus data <= slv req1;
1 173
             when "001" => slv ip2bus data <= slv req2;
14 174
             when others => slv ip2bus data <= (others => '0');
11 175
          end case:
11 176
         end process SLAVE REG READ PROC;
  177
```

## Integración de la lógica de usuario

```
151
       --USER logic implementation added here
152
153
154
           signal output : std logic vector(0 to C DWIDTH-1);
           signal valid out : std logic;
155
           signal valid in : std logic;
156
157
158
      -- COMPONENTS
159
     component FLC is
160
                                                        -- Clock signal.
      port (clk : in std_logic;
161
                     : in std logic;
                                                        -- Reset signal.
             reset
            in1 : in std_logic_vector(N downto 1); -- Input 1 signal.
162
        in2 : in std_logic_vector(N downto 1); -- Input 2 signal.
163
164
       output : out std logic vector(N downto 1); -- Output signal.
165
      valid out : out std logic;
                                                       -- Valid output signal.
166
          valid in : out std logic);
                                                        -- Valid input signal.
167
168
     end component FLC;
169
170
     begin
171
172
     FIM : FLC port map (
                 clk => Bus2IP_Clk,
reset => Bus2IP_Reset,
in1 => slv_reg0 ,
173
174
175
                 in2 => slv_reg1 ,
176
                output => output,
177
                valid out => valid out,
178
179
                 valid in => valid in
180
              );
181
```

## Integración de la lógica de usuario

```
FLC port map (
                => Bus2IP Clk,
      c:1k
               => Bus2IP Reset,
      reset
               => slv reg0 ,
     in1
               => slv reg1 ,
     in2
     output => output,
     valid out => valid out,
     valid in => valid in
   );
```


Conexión del HW de usuario con los registros del módulo IP

#### Importación de Periféricos


- Importa un periférico ya implementado a un repositorio o proyecto XPS.
- Suele usarse después de crear las plantillas para implementar el módulo IP.
- También puede usarse para importar diseños creados sin plantillas, pero en este caso hay que asegurar que se cumplen las convenciones que requiere EDK.




#### Importación de periféricos




# Localización, nombre y versión




#### **Ficheros Fuente**



#### **Ficheros Fuente HDL**




#### 1.- Utilizando fichero .pao



#### Fichero .pao

```
##
## Filename:
              D:\kk\pcores/plbflc v1 00 a/data/plbflc v2 1 0.pao
##
## Description:
                 Peripheral Analysis Order
##
## Date: Sun Nov 22 09:51:20 2015 (by Create and Import Peripheral Wizard)
##
lib proc common v3 00 a proc common pkg vhdl
lib proc common v3 00 a ipif pkg vhdl
lib proc common v3 00 a or muxcy vhdl
                                      Bibliotecas Xilinx
lib proc common v3 00 a or gate128 vhdl
lib proc common v3 00 a family support vhdl
lib proc common v3 00 a pselect f vhdl
lib proc common v3 00 a counter f vhdl
lib plbv46 slave single v1 01 a plb address decoder vhdl
lib plbv46 slave single v1 01 a plb slave attachment vhdl
lib plbv46 slave single v1 01 a plbv46 slave single vhdl
lib plbflc v1 00 a user logic vhdl
                              Plantillas para el módulo IP
lib plbflc v1 00 a plbflc vhdl
```


# 2.- Utilizando proyecto XST




# Opciones de síntesis XST

```
plbflc_xst.scr - Notepad
File Edit Format View Help
run
-opt_level 2
-opt_mode speed
-ifmt mixed
-ifn "D:\kk\pcores\plbflc_v1_00_a\devl\synthesis\plbflc_xst.prj"
-top_plbflc
-p virtex5
-ofn "D:\kk\pcores\plbflc_v1_00_a\devl\synthesis\plbflc_xst.ngc"
-iobuf NO
-rtlview YES
-hierarchy_separator /
-work_lib plbflc_v1_00_a
```

## Inclusión de ficheros de usuario (I)




# Inclusión de ficheros de usuario (II)




Si se desarrolló el proyecto ISE, ya aparecen añadidos y en orden jerárquico.

#### Tipo de bus




## Puertos (señales) del bus




Normalmente no requiere modificación alguna.

#### **Parámetros**






## Señales de interrupción






#### **Atributos**






#### **Puertos**




Tienen que haberse añadido como puertos en las entidades del *user\_logic* y del *top* 


## Fin del proceso



## Empleo de periféricos de usuario



#### Empleo de periféricos de usuario






# Empleo de periféricos de usuario

Bus Interfaces	Ports	Addresses				Ĺ	Generate A	ddresses
Instance	Bas	e Name	Base Address	High Address	Size	Bus Interfa	Bus Name	Lock
imicroblaze_0's A	\d							
- dlmb_cntlr		BASEADDR	0x00000000	0x00003FFF	16K	SLMB	dlmb	<b>V</b>
ilmb_cntlr	C_E	BASEADDR	0x00000000	0x00003FFF	16K	SLMB	ilmb	<b>V</b>
DDR2_SDRAI	M C_N	MPMC_BAS	0x44000000	0x47FFFFFF	64M	XCL0:XC	microblaz	<b>V</b>
LEDs_8Bit	C_E	BASEADDR	0x81400000	0x8140FFFF	64K 🐷	SPLB	mb_plb	
DIPs_4Bit	C_E	BASEADDR	0x81420000	0x8142FFFF	64K 🐷	SPLB	mb_plb	
BTNs_4Bit	C_E	BASEADDR	0x81440000	0x8144FFFF	64K	SPLB	mb_plb	
RS232_DCE	C_E	BASEADDR	0x84000000	0x8400FFFF	64K 🐷	SPLB	mb_plb	
mdm 0	C E	BASEADDR	0x84400000	0x8440FFFF	64K 🐷	SPLB	mb plb	
plbflc_0	C_E	BASEADDR	0xC6400000	0xC640FFFF	64K <b>▼</b>	SPLB	mb_plb	




#### Inclusión en la plataforma HW/SW






#### Parámetros y drivers generados por LibGen




#### Driver plbflc.h

```
www.www.unclude Files www.www.www.www.www.www.www.ww
#include "xbasic types.h"
#include "xstatus.h"
#include "xil io.h"
/************************************/
#define PLBFLC USER SLV SPACE OFFSET (0x00000000)
#define PLBFLC SLV REGO OFFSET (PLBFLC USER SLV SPACE OFFSET + 0x00000000)
#define PLBFLC SLV REG1 OFFSET (PLBFLC USER SLV SPACE OFFSET + 0x00000004)
#define PLBFLC SLV REG2 OFFSET (PLBFLC USER SLV SPACE OFFSET + 0x00000008)
/** Write a value to a PLBFLC register. A 32 bit write is performed.
* If the component is implemented in a smaller width, only the least
* significant data is written. */
#define PLBFLC mWriteReg(BaseAddress, RegOffset, Data) \
    Xil Out32((BaseAddress) + (RegOffset), (Xuint32)(Data))
/* Read a value from a PLBFLC re
                             Las funciones dependen de
* If the component is implement
* significant data is read from
* will be read as 0.
                             los servicios seleccionados
* @return Data is the data fro
#define PLBFLC mReadReg(BaseAddress, RegOffset) \
    Xil In32((BaseAddress) + (RegOffset))
```


#### Desarrollo de software de aplicación



## Ejecución del programa



#### Comparación de resultados



#### **Documentación**

#### Manuales

- Processor IP Reference Guide
- Driver Reference Guide
- Embedded System Tools Ref. Manual
  - → Create/Import Peripheral Wizard
- Embedded System Tools Ref. Manual
  - → Platform Specification Utility

#### Soporte Web

- EDK
  - http://www.support.xilinx.com/edk



#### Inclusión del módulo IP en XPS

- □ Existen dos modos para integrar un módulo IP en *Xilinx Platform Studio*:
- Como una "lista de conexionado" (netlist)
  - Sintetizado con XST con el resto del sistema de procesado
  - Requiere ficheros:
    - MPD: Microprocessor Peripheral Description
    - PAO: Peripheral Analyze Order
- Como una "caja negra" (blackbox)
  - Previamente sintetizado con cualquier herramienta de síntesis
  - Requiere ficheros:
    - MPD: Microprocessor Peripheral Description
    - BBD: Black Box Definition