Sistema de procesamiento MicroBlaze

Maestría en Sistemas Digitales

Alejandro J. Cabrera Sarmiento

Dpto. de Automática y Computación Universidad Tecnológica de La Habana "José Antonio Echeverría" CUJAE

alex @automatica.cujae.edu.cu



Sumario

- Sistemas empotrados sobre FPGAs
- Xilinx EDK, Embedded Development Kit
- Procesador MicroBlaze
 - Arquitectura
 - Buses
 - Periféricos
- Flujo de diseño con EDK
 - XPS, Xilinx Platform Studio



Módulos de Propiedad Intelectual

- > Bloque funcional prediseñado fácilmente adaptable a:
 - Diferentes funcionalidades (design retargeting)
 - Diferentes tecnologías de fabricación (design migration)

□ Tipos de IPs

Soft CORE	Firm CORE	Hard CORE
Descripción de comportamiento	Descripción estructural	Descripción física
Típicamente en HDL	Típicamente en HDL	Suministrada mediante ficheros de layout
Independiente de la tecnología	Optimizados para una arquitectura	Dependiente de la tecnología

Sistemas empotrados sobre FPGAs

Los recursos disponibles en las FPGAs actuales permiten implementar un sistema completo sobre un dispositivo programable

System_on_Programmable_Chip (SoPC)

- La existencia de cores de procesadores y entornos de desarrollo de aplicaciones software permiten aplicar estrategias de diseño basadas en plataforma
- Módulos IP disponibles para FPGAs
 - Procesadores, microcontroladores
 - Periféricos I/O, Interfaces de comunicaciones
 - Controladores de memoria
 - Módulos de depuración y verificación




Sistemas de procesado

- Basados en microcontroladores o DSP
- Sólo ejecutan funcionalidades SW
- El HW no puede ser modificado
- Necesidad de sistemas de procesado sobre FPGA
 - HW configurable
 - Implementaciones híbridas HW/SW
 - Recursos de FPGA
- Nuevo paradigma: SoC-FPGA



Sistema de procesado sobre FPGA

- Procesador
- Buses
 - Local
 - Expansión
- Memorias
 - Local
 - Ctrl. Externa
- Periféricos
 - Custom HW



Módulos de Propiedad Intelectual

Memoria Ext

Módulos IP de procesadores y microcontroladores

- Soft cores
 - Oregano 8051
 - Leon 3
 - OpenRISC
 - OpenSPARC

- Firm cores
 - CAST 8051
 - Core8051
 - PicoBlaze
 - MicroBlaze
 - Nios II
 - CAST BA-2x

Algunos incorporan otros elementos además del procesador

- Hard cores
 - PowerPCs
 - ARMs
 - PS
 - HPS
 - MSS

SoC FPGA



Flujo de diseño general

HW

Descripción de componentes HW del sistema de procesado

Herramientas de HW

- Síntesis
- Implementación
- Programación

SW

Programa de aplicación + drivers + bibliotecas + SO

Herramientas de SW

- Compilación de drivers, ...
- Compilación de aplicación
- Enlace



Diseño basado en plataforma

- El concepto de plataforma permite extender el principio de reusabilidad al nivel de arquitectura
- Una plataforma es una "solución aceptable" para un tipo particular de sistema facilitada por la disponibilidad de múltiples componentes hardware y software altamente configurables
- El diseño basado en plataforma contempla dos fases:
 - 1. Diseño de la plataforma
 - 2. Uso de la plataforma



Plataformas de desarrollo de sistemas de procesado

- Incorporan un conjunto de módulos IP y herramientas de diseño que facilitan el desarrollo de los componentes HW y SW de sistemas de procesado empotrados sobre FPGA y SoC FPGA
 - Xilinx EDK (ISE), Vivado
 - Intel Qsys (Quartus)
 - Microsemi (Libero)
- Basados en procesadores de 32 bit
- Similitud entre herramientas, ...aunque...
- Configuración mediante parámetros
- Ficheros de diseño, de configuración y de scripts



Xilinx EDK

Embedded Development Kit

- EDK engloba a un conjunto de componentes IP y herramientas de diseño que facilitan el desarrollo de sistemas de procesado empotrados sobre FPGAs de Xilinx
- Elementos:
 - Procesadores:
 - IBM PowerPC (hard processor core) Virtex-II Pro, Virtex-4, Virtex-5
 - Xilinx MicroBlaze (soft processor core) Spartan-II, ...
 - Periféricos:
 - Basados en el estándar CoreConnect de IBM
 - Herramientas software:
 - Integradas en Xilinx Platform Studio




Xilinx EDK Embedded Development Kit

- ➤ Sistemas operativos EDK 12.x
 - Windows XPTM
 - Windows 7
 - Linux Red Hat
- > Familias de FPGAs
 - Spartan 3 (MicroBlaze)
 - Spartan 3E/3A (MicroBlaze)
 - Spartan 6 (MicroBlaze)
 - Virtex-4 (MicroBlaze y PowerPC)
 - Virtex-5 (MicroBlaze y PowerPC)
 - Virtex-6 (MicroBlaze)



Sistema de procesamiento MicroBlaze





Procesador MicroBlaze

MicroBlaze es un procesador RISC de 32 bits optimizado para implementación sobre FPGAs de Xilinx

- Instrucciones de 32 bits con tres operandos y dos modos de direccionamiento
 - Similar a MIPS
- > Bus de direcciones de 32 bits
- > Arquitectura Harvard
 - Buses separados de instrucciones y datos
- Dos tipos de buses:
 - LMB: Local Memory Bus
 - PLB: Processor Local Bus (IBM)
- > 32 registros de propósito general de 32 bits
- Multiplicación hardware

Procesador MicroBlaze (cont.)


Elementos opcionales:

- Caché de instrucciones y datos
- Coprocesador aritmético
 - Unidad de punto flotante (FPU)
- Interfaces FSL
- Unidad de manejo de memoria (MMU)
 - Soporte de modo protegido

Toda la configuración de MicroBlaze se establece mediante parámetros




Diagrama de Bloques



Versión 3.0 de MicroBlaze, en EDK 6.3




Diagrama de Bloques





Versión 8.0 de MicroBlaze, en EDK 12.4

Diagrama de Bloques





Tipos de datos (v 3.00)

MicroBlaze 3.00 utiliza un formato "Big-Endian, bit-reversed" para representar datos

Tipos de datos soportados por HW:

Word Byte address n+1n+2n+3Byte label 2 3 MSByt Byte LSByte significance Bit label 31 Zit significance MSBit LSBit

Big-Endian:

El byte más significativo es el primero

Bit-reversed:

El bit más significativo es el cero

Half Word

Byte address
Byte label
Byte significance
Bit label
Bit significance

n	n+1
0	1
MSByt e	LSByte
0	15
MSBit	LSBit

Byte

Byte address
Byte label
Byte significance
Bit label
D:4 -::C

n	
0	
MSByte	
0	7
MSBit	LSBit



Tipos de datos (v 8.00)

MicroBlaze 8.00 puede utilizar formato "Big-Endian" ó "Little-Endian", dependiendo del parámetro C_ENDIANNESS

Tipos de datos soportados por HW:

Word Data Type

Big-Endian Byte Address

Big-Endian Byte Significance

Big-Endian Byte Order

Big-Endian Byte-Reversed Order

Little-Endian Byte Address

Little-Endian Byte Significance

Little-Endian Byte Order

Little-Endian Byte-Reversed Order

Bit Label

Bit Significance

n	n+1	n+2	n+3
MSByte			LSByte
n	n+1	n+2	n+3
n+3	n+2	n+1	n
n+3	n+2	n+1	n
MSByte			LSByte
n+3	n+2	n+1	n
n	n+1	n+2	n+3
0			31
MSBit			LSBit

Big-Endian: El byte más significativo es el primero

Little-Endian: El byte más significativo es el último

Half Word Data Type

n	n+1
MSByte	LSByte
n	n+1
n+1	n
n+1	n
MSByte	LSByte
n+1	n
n	n+1
0	15
MSBit	LSBit

Bit Label

Big-Endian Byte Address

Big-Endian Byte Order

Big-Endian Byte Significance

Big-Endian Byte-Reversed Order

Little-Endian Byte Significance

Little-Endian Byte-Reversed Order

Little-Endian Byte Address

Little-Endian Byte Order

Bit Significance

Byte Data Type

Byte Address
Bit Label
Bit Significance

n	
0	7
MSBit	LSBit

Registros de Propósito General

La arquitectura de MicroBlaze es totalmente "ortogonal": cualquier registro puede ser utilizado como fuente o destino de una instrucción

Algunos registros cumplen una función predeterminada

- R0: siempre almacena el valor cero
- R1-R13: registros de propósito general
- R14: direcciones de retorno de "interrupciones"
- R15: registro de propósito general
- R16: direcciones de retorno de "breaks"
- R17: direcciones de retorno de "excepciones"
- R18-R31: registros de propósito general



Registros de Propósito Especial

Comunes:

- PC: Contador de Programa (0x0 con RESET)
- MSR: Machine Status Register

Dependientes de la configuración:

- FSR: Floating Point Status Register
- EAR: Exception Address Register
- ESR: Exception Status Register
- ESS: Exception Specific Status
- BTR: Branch Target Register
- PID: Process Identifier Register

NO existe SP

El stack se
implementa x SW



Instrucciones

Todas las instrucciones son de 32 bits. Pueden ser de dos tipos:

Tipo A.- Fuente: uno o dos registros; Destino: un registro.


Type A	0-5	6-10	11-15	16-20	21-31	Semantics
ADD Rd,Ra,Rb	000000	Rd	Ra	Rb	00000000000	Rd := Rb + Ra
RSUB Rd,Ra,Rb	000001	Rd	Ra	Rb	00000000000	$Rd := Rb + \overline{Ra} + 1$
ADDC Rd,Ra,Rb	000010	Rd	Ra	Rb	00000000000	Rd := Rb + Ra + C
RSUBC Rd,Ra,Rb	000011	Rd	Ra	Rb	00000000000	$Rd := Rb + \overline{Ra} + C$

Tipo B.- Fuente: un registro y un operando inmediato de 16 bits; Destino: un registro.

Type B	0-5	6-10	11-15	16-31	Semantics
ADDI Rd,Ra,Imm	001000	Rd	Ra	Imm	Rd := s(Imm) + Ra
RSUBI Rd,Ra,Imm	001001	Rd	Ra	Imm	$Rd := s(Imm) + \overline{Ra} + 1$
ADDIC Rd,Ra,Imm	001010	Rd	Ra	Imm	Rd := s(Imm) + Ra + C
RSUBIC Rd,Ra,Imm	001011	Rd	Ra	Imm	$Rd := s(Imm) + \overline{Ra} + C$

Etapas de Pipeline

➤ Cuando C_AREA_OPTIMIZED es 1, el pipeline se divide en tres etapas para minimizar el costo del hardware: Búsqueda, decodificación y ejecución.



Normalmente *una instrucción por ciclo* (instrucciones en 3 ciclos de reloj)



Etapas de Pipeline

> Cuando C_AREA_OPTIMIZED es 0, el pipeline se divide en cinco etapas para maximizar el rendimiento:

Fetch (IF), Decode (OF), Execute (EX), Access Memory (MEM), and Writeback (WB).

	cycle 1	cycle 2	cycle 3	cycle4	cycle5	cycle6	cycle7	cycle8	cycle9
instruction 1	IF	OF	EX	MEM	WB				
instruction 2		IF	OF	EX	MEM	MEM	MEM	WB	
instruction 3			IF	OF	EX	Stall	Stall	MEM	WB

Al tener más etapas, cada una puede tener menor duración → mayor velocidad



Memoria

- Espacios de memoria independientes para instrucciones y datos.
- 0xFFFF_FFFF

- Buses de 32 bits (4 Gbytes)
- Pueden solaparse al asignarlos a la misma memoria física
- Tipos de datos:
 - Word, Half word, Byte
 - Deben estar "alineados"
- I/O "mapeada" en memoria
- Direcciones 0x0000_0000 a 0x0000_0017
 reservadas para "excepciones"
- IT vectorizada a dirección 0x10

0x0000_0018 0x0000_0010 0x0000_0008

0x0000 0000

Micro Blaze

Peripherals

OPB Memory

LMB Memory

Interrupt Address

Exception Address

Reset Address

Parámetros de MicroBlaze

- El HW del procesador MicroBlaze y los IP asociados se configuran mediante parámetros que activan, seleccionan o dimensionan determinadas características.
- Los valores por defecto se encuentran en la instalación del entorno de desarrollo:
- EDK: Fichero .mpd

 C:\Xilinx\14.7\ISE_DS\EDK\hw\XilinxProcessorIPLib\pcores\

 xps_gpio_v2_00_a\data\ xps_gpio_v2_1_0.mpd
- La configuración específica de cada IP para una implementación se establece en el fichero de especificaciones de hardware (system.mhs)

Parámetros de MicroBlaze


Parameter Name	Feature/Description	Allowable Values	Default Value	EDK Tool Assig ned	VHDL Type
C_FAMILY	Target Family		tan6l tex4 tex5 ex4 ex6 x4	yes	string
C_DATA_SIZE	Data Size	32	32	NA	integer
C_INSTANCE	Instance Name	Any instance name	micro blaze	yes	string
C_D_PLB	Data side PLB interface	0, 1	0	yes	integer
C_D_AXI	Data side AXI interface	0, 1	О	yes	integer
C_D_LMB	Data side LMB interface	0, 1	1	yes	integer
C_I_PLB	Instruction side PLB interface	0, 1	0	yes	integer
C_I_AXI	Instruction side AXI interface	0, 1	0	yes	integer
C_I_LMB	Instruction side LMB interface	0, 1	1	yes	integer

Buses de MicroBlaze

- La conexión de periféricos a un procesador se realiza mediante buses que agrupan las diferentes líneas de direcciones, datos y control.
- Xilinx ha implementado distintos tipos de buses.
- MicroBlaze posee buses locales (LMB) y buses de expansión (PLB).
- El bus PLB facilita la conexión de periféricos en un sistema basado en MicroBlaze o PowerPC.




Buses de MicroBlaze





Local Memory Bus (LMB)

- Bus síncrono utilizado para acceder a las memorias de bloque disponibles en la FPGA
- Usa un número mínimo de señales de control y un protocolo sencillo para asegurar que la BRAM se acceda en un ciclo de reloj





Processor Local Bus (PLB)

- Bus utilizado para conectar memoria externa y periféricos.
- Los diferentes dispositivos actúan como "Masters" o "Slaves"
 - MicroBlaze es Master del bus PLB.
 - Soporta 16 masters y cualquier número de slaves.
- Mecanismo de arbitración centralizado: PLB-arbiter
 - Esquemas de prioridad fija o dinámica
- Operación síncrona
 - Bus de direcciones de 32 bits
 - Bus de datos de 32 bits
 - Los buses de datos de lectura y escritura pueden separarse.



Otras interfaces

> FSL Fast Simplex Link

- Canales de comunicación punto a punto mediante FIFOs
- 16 masters y 16 slaves
- 2 ciclos de reloj para lectura y escritura

Advanced eXtensible Interface (AXI4)

- 32 masters y 32 slaves.
- Operación de escritura: 1 ciclo de reloj.
- Operación de lectura: 2 ciclos de reloj (modo bloqueo), 1 o 2 ciclos de reloj (modo no-bloqueo).




Otras interfaces

- > Xilinx CacheLink (XCL)
 - Acceso rápido a memoria externa
 - Disponible a partir de versión 3.00a
- Debug Interface
 - Trabaja en conjunción con el módulo MDM (MicroBlaze Debug Module)
 - A través del puerto JTAG de la FPGA




Otras interfaces (cont.)






Versión 8.00b de Microblaze, en EDK 12.4

Configuración de Buses de MicroBlaze





Configuración de buses de MicroBlaze





Módulos IP para MicroBlaze

Incluidos en EDK

Periféricos estándar

- XPS GPIO
- XPS UART-Lite
- XPS Interrupt Controller
- XPS Timer/Counter
- XPS TimeBase/WDT

Debug

- MDM
- ChipScope ICON
- ChipScope PLB IBA

> Buses

- LMB
- PLB
- FSL

Controladores de memoria

- LMB BRAM Controller
- XPS BRAM Controller
- MPMC (DDR Controller)
- XPS MCEMControlle (Flash, SRAM)
- XPS S ACE Controller (Compact Flash)

> IPs de usuarios

XPS IPIF Interface



PLB UART Lite (data sheet)





XPS UART Lite (v1.01a)

DS571 April 19, 2010 **Product Specification**

Introduction

The XPS Universal Asynchronous Receiver Transmitter (UART) Lite Interface connects to the PLB (Processor Local Bus) and provides the controller interface for asynchronous serial data transfer. This soft IP core is designed to interface with the PLBV46.

Features

- PLB interface is based on PLB v4.6 specification
- Supports 8-bit bus interfaces
- One transmit and one receive channel (full duplex)
- 16-character Transmit FIFO and 16-character Receive FIFO
- Configurable number of data bits in a character (5-8)
- Configurable parity bit (odd or even)
- Configurable baud rate

LogiCORE™ Facts						
Core Specifics						
Supported Device Family	See EDK Supported Device Families.					
Version of Core	xps_uartlite	v1.01a				
Resources Used						
	Min	Max				
Slices	Refer to the Table 9, Table 10, Table 11, Table 12 and Table 13					
LUTs						
FFs						
Block RAMs	N/A					

PLB UART Lite (data sheet)

XPS UART Lite Design Parameters

Feature/Description	Parameter Name	Allowable Values	Default Value	VHDL Type		
System Parameter						
Target FPGA family	C_FAMILY	See C_FAMILY parameter values.		string		
System clock frequency (in Hz) driving the UART Lite peripheral	C_SPLB_CLK_ FREQ_HZ	integer (ex. 100000000)	100_ 000_ 000	Integer		
PLB Parameters						
PLB Base Address	C_BASEADDR	Valid Address ^[1]	None ^[3]	std_logic_ vector		
PLB High Address	C_HIGHADDR	Valid Address ^[2]	None ^[3]	std_logic_ vector		
PLB least significant address bus width	C_SPLB_AWIDTH	32	32	integer		
PLB data width	C_SPLB_DWIDTH	32, 64, 128	32	integer		
Baud rate of the UART Lite in bits per second	C_BAUDRATE	integer (ex. 128000)	9600 ^[5]	Integer		
The number of data bits in the serial frame	C_DATA_BITS	5 - 8	8	Integer		
Determines whether parity is used or not	C_USE_PARITY	0 = Do not use parity 1 = Use parity	1	Integer		
If parity is used, determines whether parity is odd or even	C_ODD_PARITY	0 = Even parity 1 = Odd parity	1	Integer		



PLB GPIO (data sheet)





XPS General Purpose Input/Output (GPIO) (v2.00.a)

Product Specification DS569 Apr 19, 2010

Introduction


This document describes the specifications for the General Purpose Input/Output (GPIO) core for the Processor Local Bus (PLB). The XPS GPIO is a 32-bit peripheral that attaches to the PLBv4.6.

Features

- Connects as a 32-bit slave on PLB v4.6 bus of 32, 64 or 128 bits
- Configurable as single or dual GPIO channel(s)
- Number of GPIO bits configurable from 1 to 32 bits
- Each GPIO bit can be dynamically programmed as input or output
- Width of each of the channels can be individually configured
- Independent reset values for each bit of all registers
- Optional interrupt request generation

LogiCORE™ Facts						
Core Specifics						
Supported Device Family	See EDK Supported Device Families.					
Version of Core	xps_gpio	v2.00.a				
Resources Used						
	Min	Max				
Slices	Refer to the Table 12, Table 13,Table 14, Table 15 and Table 16					
LUTs						
FFs						
Block RAMs	N/A					

PLB GPIO (data sheet)




GPIO_CORE Dual Channel Implementation

PLB GPIO (data sheet)

Feature / Description	Parameter Name	Allowable Values	Default Value	VHDL Type			
System Parameter							
Target FPGA family	C_FAMILY	spartan®3, aspartan®3, spartan®3adsp, spartan®3e, aspartan®3e, spartan®3a, spartan®3a, aspartan®3an, virtex®4, qvirtex®4, qrvirtex®4, virtex®5	virtex5	string			
PLB GPIO Base Address	C_BASEADDR	Valid Address	None [1]	std_logic_ vector			
PLB GPIO High Address	C_HIGHADDR	Valid Address ^[1]	None ^[1]	std_logic_ vector			
PLB address width	C_SPLB_AWIDTH	32	32	integer			
PLB data width	C_SPLB_DWIDTH	32, 64, 128	32	integer			
GPIO Channel1 Data Bus Width	C_GPIO_WIDTH	1-32	32	integer			
GPIO Channel2 Data Bus Width	C_GPIO2_WIDTH	1-32	32	integer			
GPIO_DATA reset value	C_DOUT_DEFAULT	Any valid std_logic_vector	00000000	std_logic_ vector			
GPIO_TRI reset value	C_TRI_DEFAULT	Any valid std_logic_vector	FFFFFFF	std_logic_ vector			
GPIO2_DATA reset value	C_DOUT_DEFAULT_2	Any valid std_logic_vector	00000000	std_logic_ vector			
GPIO2_TRI reset value	C_TRI_DEFAULT_2	Any valid std_logic_vector	FFFFFFF	std_logic_ vector			



Flujo de diseño con EDK




Fases de desarrollo de un sistema empotrado

- □ Creación de la plataforma hardware
 - Arquitectura, conectividad, mapa de memoria, parámetros
- □ [Verificación de la plataforma hardware]
 - > Modelos y ficheros de comandos de simulación
- Configuración de la plataforma software
 - > Drivers, bibliotecas, sistema operativo
- Desarrollo de software de aplicación
 - Edición fuentes, compilación, enlace (linker)
- Depuración de aplicaciones
 - Descarga y ejecución bajo control de un debugger




Creación de la Plataforma Hardware

- > Entrada: fichero MHS (Microprocessor Hardware Specification)
- > Herramienta: PlatGen (*Platform Generator*)




Parámetros de Configuración de Módulos IP




Configuración de la Plataforma Software

- Plataforma software = capa de abstracción de HW (HAL)
- > Entrada: fichero MSS (Microprocessor Software Specification)
- > Herramienta: LibGen (Library Generator)




Fichero de Especificaciones de Software






Desarrollo de Software de Aplicación

- > Entrada: código fuente en C, C++ o ensamblador
- Herramientas: Entorno de desarrollo GNU (compilador mb-gcc, linker mb-ld, depurador...)




Descarga y Ejecución de Aplicaciones

- Entrada: código ejecutable (.elf) y fichero de configuración de la FPGA (.bit)
- Herramientas: a) de integración: Data2MEM; b) de depuración: mb-gdb y XMD (Xilinx Microprocessor Debugger)



Flujo de diseño con EDK



Herramientas de EDK


- > XPS (Xilinx Platform Studio)
 - Interfaz gráfica de usuario que facilita la gestión de diseños
- > PlatGen (Platform Generator)
 - Crea la plataforma hardware a partir de un fichero MHS
- [SimGen (Simulation Model Generator)]
 - Genera un entorno de simulación a partir del fichero MHS
- LibGen (Library Generator)
 - Crea la plataforma software a partir de un fichero MSS
- Herramientas de desarrollo de GNU
 - Facilitan la compilación, link-edición y depuración de aplicaciones software
- XMD (Xilinx Microprocessor Debugger)
 - Proporciona comunicación entre las herramientas de depuración y el procesador
- BSB (Base System Builder)
 - Asistente para la creación de diseños sobre placas de desarrollo específicas
- CreatelP (Create/Import Peripheral Wizard)
 - Permite incorporar IPs de usuario a proyectos EDK

Ficheros de EDK

- MHS (Microprocessor Hardware Specification)
 - Módulos, buses, espacio de memoria, parámetros. (Define la arquitectura del sistema)
- MSS (Microprocessor Software Specification)
 - Drivers, librerías, sistema operativo, rutinas interrupción
- MPD (Microprocessor Peripheral Description)
 - Definición de periféricos E/S, contiene los valores por defecto de todos los parámetros (parámetros genéricos).
- > UCF (User Constraints File)
 - Fichero de restricciones de implementación -> conexiones FPGA
- ELF (Executable and Linker Format)
 - Fichero ejecutable sobre MicroBlaze
- > BIT
 - Configuración FPGA → download.bit = system.bit + executable.elf

Xygwin Shell

- El flujo de diseño de EDK está basado en herramientas de desarrollo de Unix:
 - Uso exhaustivo de la utilidad "make" y ficheros "makefile"
- EDK para Windows utiliza una versión reducida del entorno de desarrollo Cygnus Windows (cygwin) de Red Hat




Xilinx Platform Studio (XPS)

> XPS es una interfaz gráfica de usuario (GUI) que facilita los diferentes procesos relacionados con la especificación y creación de una plataforma de procesado empotrada, así como el desarrollo y depuración de aplicaciones software sobre dicha plataforma


> Funciones:

- Configuración hardware y software de la plataforma
- Desarrollo de programas de aplicación
- Gestión de dependencias en el flujo de diseño
- Concepto de "Proyecto"
 - Directorio_del_proyecto
 - Fichero XMP


Xilinx Platform Studio (XPS)




Xilinx Platform Studio (cont.)




XPS: Resumen del diseño




Proyecto (Proyect Tab)




Fichero MHS (Proyect Tab)




Fichero MSS (Proyect Tab)




Fichero UCF (Proyect Tab)




Estructura del Sistema (Buses)




Estructura del Sistema (Puertos)



Estructura del Sistema (Direcciones)




Aplicaciones (Applications tab)



Código fuente


```
184
             u32 Data;
185
    186
           volatile int Delay;
    187
           u32 LedBit:
           u32 LedLoop;
    188
    189
            int Status;
    190
            /* Initialize the GPIO driver so that it's ready to use,
    191
            specify the device ID that is generated in xparameters.h */
    192
              Status = XGpio Initialize(&GpioOutput, DeviceId);
    193
              if (Status != XST SUCCESS) {
    194
    195
                  return XST FAILURE; }
    196
    197
              // Set the direction for all signals to be outputs
              XGpio SetDataDirection(&GpioOutput, LED CHANNEL, 0x0);
    198
    199
              // Set the GPIO outputs to low
    200
              XGpio DiscreteWrite(&GpioOutput, LED CHANNEL, 0x0);
    201
    202
              for (LedBit = 0x0; LedBit < GpioWidth; LedBit++) {</pre>
    203
                for (LedLoop = 0; LedLoop < LED MAX BLINK; LedLoop++) {
    204
                   //Set the GPIO Output to High
    205
                   XGpio DiscreteWrite(&GpioOutput, LED CHANNEL,
    206
                            1 << LedBit);
    207
    208
    209
          #ifndef SIM
                    // Wait a small amount of time so the LED is visible
    210
                   for (Delay = 0; Delay < LED DELAY; Delay++);
    211
          #endif
    212
                   // Clear the GPIO Output
    213
                   XGpio DiscreteClear(&GpioOutput, LED CHANNEL, 1 << LedBit);
    214
    215
                                        System Assembly View
    Design Summary
                       Block Diagram
                                                              xgpio_tapp_example.c*
```

Herramientas del flujo de diseño XPS





Documentación



Documentación

Manuales

- Getting Started with the Embedded Development Kit
- Platform Studio User Guide
- Embedded System Tools Ref. Manual → Xilinx Platform Studio
- MicroBlaze Processor Reference Guide
- Processor IP Reference Guide

Soporte Web

- MicroBlaze
 - http://www.support.xilinx.com/microblaze
- Módulos IP
 - http://www.support.xilinx.com/ise/embedded/edk_ip.htm
- EDK
 - http://www.support.xilinx.com/edk

