Herramienta de análisis de metaestabilidad en ZYNQ-7000

Leonardo César, lcvgmez@gmail.com  
Daniel Enrique Zamora Sifredo, [dezamora@gmail.com](mailto:dezamora@gmail.com)

RESUMEN / *ABSTRACT*

Este artículo examina la metaestabilidad en los *flip-flops*, un comportamiento que puede generar señales inestables en los circuitos digitales. Se presenta un Circuito Test para detectar y cuantificar la ocurrencia de fallos debido a la metaestabilidad. Además, se diseña un “circuito para pruebas” para realizar experimentos utilizando el Circuito Test de metaestabilidad. Finalmente, se desarrolla una herramienta basada en el sistema operativo *FreeRTOS*® para estudiar los eventos de metaestabilidad en dispositivos *SoC*-*FPGA*, especialmente en los dispositivos *ZYNQ* del fabricante *Xilinx®*.

**Palabras clave:** metaestabilidad, *SoC-FPGA, FreeRTOS®.*

*This article investigates the phenomenon of metastability in flip-flops, a behavior that can generate unstable signals in digital circuits. A Test Circuit is presented to detect and quantify the occurrence of faults due to metastability. In addition, a “test circuit” is designed to carry out experiments using the Test Circuit for metastability. Finally, a tool based on the FreeRTOS® operating system is developed to study metastability events in SoC-FPGA devices, especially in ZYNQ devices manufactured by Xilinx®.*

*Keywords: metastability, SoC-FPGA, FreeRTOS®.*

*Title: “ZYNQ-7000 METASTABILITY ANALYSIS TOOL”.*

1. **-INTRODUCCIÓN**

La metaestabilidad es un comportamiento anormal de la salida de un *flip-flop* (*FF*), que afecta el funcionamiento de los circuitos digitales, ya que se generar señales inestables. Si un *flip-flop,* que es el elemento básico para conformar circuitos secuenciales sincrónicos (*CSS*) es vulnerable a este comportamiento entonces se puede afirmar que cualquier *CSS* es vulnerable. La Figura 1 muestra el comportamiento normal de un *FF* y el comportamiento metaestable. Cuando se cumplen los requerimientos temporales del *flip-flop*: tiempo de *set-up* (*tsu*) y tiempo de *hold* (*th*), su salida *Q* se establece en un valor lógico válido un tiempo *tpd* posterior al frente activo de la señal de reloj. Cuando ocurre metaestabilidad producto de la violación de los requerimientos temporales del *flip-flop*, la salida *Q* se establece en un valor lógico en un tiempo equivalente a ().




Figura 1: comportamiento normal de un flip-flop (a), comportamiento metaestable de un flip-flop (b).

La expresión 1 muestra la probabilidad que la condición de metaestabilidad persista más allá de un tiempo después del frente positivo del reloj; donde Ƭ es una constante de tiempo, determinada por la tecnología de fabricación del FF.

De esta ecuación se deduce que mientras más tiempo transcurra, hay menos probabilidad que la condición de metaestabilidad persista, siendo este el este principio en el que se basan los sincronizadores. La Figura 2 muestra un sincronizador de dos etapas. *A DFF1* (*DFF, flip flop tipo D*) llega una señal asincrónica, por ejemplo, una señal que proviene de otro dominio de reloj; por tanto, no se puede garantizar que esta señal cumpla con los requerimientos temporales de *DFF1* (*tsu* y *th*).




Figura 2: sincronizador de dos etapas.

La señal asincrónica puede ser inestable en la ventana de tiempo ) alrededor del frente activo de la señal de reloj (Comportamiento metaestable en la Figura 1). Si esto ocurre la salida de *DFF1* puede resultar en metaestabilidad; sin embargo, en un tiempo ) saldrá de este estado (probablemente) y alcanzará un valor lógico válido sin afectar el comportamiento de *DFF2*, como se muestra en la Figura 3.




Figura 3: diagrama de tiempo del funcionamiento de un sincronizador de dos etapas.

El comportamiento metaestable de la salida de *DFF1* puede persistir más allá de (*tpd + tMET*). En este caso se dice que el sincronizador falla. Mediante el tiempo medio entre fallos del sincronizador (*MTBF*) se puede cuantificar la probabilidad de que el sincronizador falle. El *MTBF* es el principal indicador utilizado en los análisis temporales de metaestabilidad, expresa el tiempo promedio entre dos fallos consecutivos del sincronizador (expresión 2). Este indicador se expresa como función de *tMET* y depende de constantes relacionadas con las características eléctricas del *flip-flop*, la frecuencia de la señal de reloj y la frecuencia con que varía la señal de entrada de datos (señal asincrónica).

Donde:

* **W**: constante de tiempo, determinada por la tecnología de fabricación del flip-flop, se define como la ventana de tiempo susceptible a metaestabilidad, asociada al frente de activo del reloj,
* **fclk**: frecuencia de la señal de reloj y
* **fd**: frecuencia de la señal asincrónica.

**2.- Circuito test de metaestabilidad**

La Figura 4 muestra un ejemplo de Circuito test [1] para detectar comportamiento metaestable, este circuito genera la condición para que ocurra metaestabilidad y cuantifica la ocurrencia de fallos producto del comportamiento metaestable del *FF*.




Figura 4: Circuito test de mestaestabilidad.

El Circuito test cuenta con una etapa para generar la condición de metaestabilidad y otra para detectar esta condición. *DFF1* recibe una señal asincrónica en la entrada de datos. La salida del *flip-flop* *DFF1* se conecta a dos *flip-flops* en paralelo (*DFF2* y *DFF3*). *DFF2* y *DFF3* difieren en el frente activo de su señal de reloj, la señal de reloj de *DFF2* es activa con los frentes positivos y la de *DFF3* es activa con los frentes negativos. Cuando el circuito opera de forma normal, los cambios en la señal de datos (Dato) se registran en los *flip*-*flops* *DFF1*, *DFF2* y *DFF3* en distintos instantes de tiempo. La lógica conformada por el *XOR* y *DFF4* es capaz de detectar cuando los *flip-flops* *DFF2* y *DFF3* registran datos diferentes: condición de error. El contador registra la cantidad de fallos detectados.

La Figura 5 muestra el comportamiento normal del Circuito test. Cuando el circuito opera de forma normal el cambio en la señal de datos se registra con el frente positivo de la señal de reloj posterior al cambio en dato (*t1*) y se refleja en la salida de *DFF1*, con el frente negativo siguiente (*t2*) se refleja en la salida de *DFF3* y finalmente en el próximo frente positivo (*t3*) lo hace en la salida de *DFF2*. El *XOR* compara las salidas de *DFF2* y *DFF3*, estas salidas solo son diferentes dentro del período de tiempo en que aún *DFF2* no ha actualizado su salida (intervalo de *t2* a *t3*), en este intervalo la salida del *XOR* es ‘1’. Como *DFF4* registra con los frentes negativos de la señal de reloj, nunca detecta la salida del *XOR* en ‘1’. Por tanto, cuando el circuito opera de forma normal nunca la salida de *DFF4* vale ‘1’.




Figura 5: análisis temporal de comportamiento normal del circuito test.

Si la salida de *DFF1* resulta en estado metaestable, esta demorará un tiempo indefinido en alcanzar un valor lógico estable y puede que los *flip-flops DFF2* y *DFF3* registren datos diferentes, en este caso *DFF4* registrará un ‘1’ a la salida del *XOR*.

Como muestra la Figura 6, es posible establecer una relación entre el tiempo con que dispone el *flip-flop DFF1* para alcanzar un valor estable sin afectar el circuito, si su salida resultó en estado metaestable y el tiempo en ‘1’ de la señal de reloj.




Figura 6:relación entre el tiempo con que dispone el DFF1 para alcanzar un valor estable sin afectar el circuito, si su salida resultó en estado metaestable y el tiempo en ‘1’ de la señal de reloj.

La relación anterior se ve reflejada en la expresión 3.

Donde:

* **tMET**: tiempo extra a la demora de propagación de las salidas *Q* de *DFF1* que puede mantenerse la salida del *DFF1* inestable sin afectar el funcionamiento del circuito,
* **Δt**: tiempo en ‘1’ de un período de la señal de reloj,
* **tpd**: demora de propagación de las señales *Q* de *DFF1* más la demora desde la salida de *DFF1* a la entrada de datos de *DFF3* y
* **tsu**: tiempo de *set-up* del *flip-flop DFF3*.

**3.- Circuito para pruebas**

Para el desarrollo de experimentos utilizando el Circuito test de metaestabilidad se diseña un “*circuito para pruebas*”. La Figura 7 muestra un esquema simplificado (a nivel de bloques funcionales) del circuito para pruebas. Este circuito tiene tres dominios de reloj: *RELOJ\_ADTO\_ASINCRONICO*, *RELOJ\_BUS* y *RELOJ\_CIRCUITO\_TEST*.




Figura 7: esquema del circuito para pruebas

Las funciones principales de este circuito se resumen a:

1. Generar la señal de datos del circuito test. Esta señal la genera le sección del circuito resaltada en azul. Un *FFD* cambia su estado cada vez que ocurre un frente positivo de la señal de reloj *RELOJ\_DATO\_ASINCRONICO*.
2. Controlar la duración del experimento. La sección del circuito resaltada en verde se encarga de llevar el control del experimento. Cuando la señal *INICIAR* va a ‘1’ se carga el valor inicial del conteo en el contador de 32 bits y luego se habilita el contador. También se habilita el contador de eventos del Circuito test para que registre los eventos metaestables. Cuando el contador de 32 bits se desborda se deshabilita este contador y el contador de eventos del Circuito test quedando registrada en la señal de salida *FALLOS* la cantidad de eventos metaestables detectados.
3. Genera una señal de solicitud de interrupción cuando finaliza el experimento u ocurre desbordamiento de contador de eventos del Circuito test.

La siguiente tabla muestra una descripción detallada de las entradas y salidas del circuito para pruebas de metaestabilidad:

Tabla 1:entradas y salidas de circuito para pruebas.

|  |  |  |
| --- | --- | --- |
| **Señales** | | **Descripción** |
| **Entradas** | RELOJ\_DATO\_ASINCRONICO | Reloj para generar la señal de dato asincrónico del Circuito test |
| VALOR\_INICIAL | Valor que carga el contador de tiempo cuando la señal *INICIO* pasa de ‘0’ a ‘1’. |
| INICIAR | Control del experimento. Cuando esta señal pasa de ‘0’ a ‘1’ se inicia un experimento. Se establecen las condiciones iniciales y se habilitan los contadores de tiempo y eventos. |
| RESET | *Reset* global del circuito. |
| RELOJ\_BUS | Reloj de la sección del circuito encargada del control del experimento. |
| RELOJ\_CIRCUITO\_TEST | Reloj del Circuito test. |
| HABILITACION\_INTERRUPCION | Habilitación de la solicitud de interrupción del circuito.  ‘0’: Interrupción deshabilitada.  ‘1’: Interrupción habilitada. |
| **Salidas** | FALLOS | Indica la cantidad de fallos detectados cuando finaliza el experimento. |
| DESBORDAMIENTO | Indica si el contador de eventos se desbordó durante el experimento.  ‘0’: No ocurrió desbordamiento.  ‘1’: Ocurrió desbordamiento. |
| ESTADO | Indica el estado del circuito.  ‘0’: Listo para realizar el experimento.  ‘1’: Ocupado.  Cuando esta señal pasa de ‘1’ a ‘0’ indica que finalizó el experimento. |
| INTERRUPCION | Solicitud de interrupción.  ‘0’: Desactivada.  ‘1’: Activada. |

**4.- Diseño de herramienta para experimentos de metaestabilidad**

Se decide diseñar una herramienta para el estudio de los eventos de metaestabilidad en dispositivos *SoC-FPGA*, especialmente en los dispositivos *ZYNQ* del fabricante *Xilinx* utilizando los circuitos anteriormente descritos. Esta herramienta debe ser capaz de permitir al usuario configurar de manera simple todos los campos necesarios para realizar un experimento de estrés en las celdas del de la zona reconfigurable del dispositivo. Además, la herramienta debe ser capaz de iniciar uno o un grupo de experimentos consecutivos, almacenar los resultados de dichos experimentos y generar los informes correspondientes a los resultados obtenidos, para su posterior análisis.

Para lograr esto, evidentemente se necesita un medio de comunicación con el dispositivo que facilite una interfaz amigable para el usuario. En este sentido, se utiliza el sistema de procesamiento *ARM* integrado en esta familia de *SoC-FPGA* junto con una de las interfaces *UART* para implementar la interfaz de comunicación y el sistema de configuración y gestión de experimentos. La Figura 8 muestra un esquema simplificado de la estructura interna de la herramienta a nivel de bloques funcionales.



Figura 8: diagrama de bloques funcionales del sistema.

En este esquema se implementa el circuito de pruebas encapsulado en un módulo de propiedad intelectual (*IP*) que requiere de dos entradas de reloj independientes (una para el circuito test y otra para el generador de datos asíncronos). Este circuito también posee una interfaz *AXI-Lite* (como esclavo) para ser configurado por un sistema de procesamiento externo (en este caso el Zynq-7000) y facilita un mecanismo de interrupción que identifica el fin de un experimento [2].

El acceso a las señales de entrada y salida del módulo *IP* desarrollado se realiza a través de tres registros: Control, Carga y Estado. En la Figura 9 se muestra la descripción de los registros Control y Estado, en el registro Carga se escribe el valor inicial del contador de tiempo. La salida INTERRUPCION del módulo IP se conecta a un puerto de salida del módulo para ser conectada a una de las entradas de interrupción del sistema de procesamiento.




Figura 9: descripción de los registros de control y estado.

El módulo IP puede ser atendido por encuesta o por interrupción. La figura 10 y 11 muestran los diagramas de flujo del segmento de programa principal encargado de realizar un experimento y de la subrutina de atención a la interrupción del Circuito para pruebas.




Figura 10:diagrama de flujo para realizar un experimento con el módulo IP diseñado.




Figura 11:diagrama de flujo de subrutina de atención del módulo IP por interrupción.

El sistema de procesamiento además de proporcionar la interfaz de comunicación con el usuario, también es el encargado de ajustar los circuitos de manipulación de reloj que se conectan a la lógica de usuario (módulos de propiedad intelectual de *Xilinx*) [3]. EL sistema de procesamiento debe atender constantemente el estado de la temperatura y las fuentes de alimentación del sistema mediante el módulo *XADC* empotrado en el *SoC-FPGA* [4].

**4.- Desarrollo de firmware**

Con el objetivo de aprovechar la capacidad de procesamiento disponible en estos dispositivos se decide abordar una solución de firmware basada en el sistema operativo *FreeRTOS®*. Además, este enfoque permite modularizar las tareas del firmware y lograr una solución fácilmente portable a otras plataformas de hardware al ser un sistema operativo en tiempo real de código abierto y ampliamente utilizado.

Como se utiliza una interfaz *UART* como medio de comunicación con el sistema, es necesario implementar un protocolo de comunicación para la interacción desde una aplicación en un terminal. Ya que se cuenta con un sistema de procesamiento con amplias capacidades y de alta velocidad se implementa como protocolo una interfaz de línea de comandos basada en la forma de operar de intérpretes conocidos como *bash* o *powershell* (ver figura 12).



Figura 12: captura de pantalla de terminal de comandos de la herramienta

Este enfoque provoca que no sea imprescindible desarrollar una aplicación compleja en el *host* (el dispositivo que controla la herramienta) y permite que todo el procesamiento y la gestión de datos se realice de manera local en el propio *chip*. Por tanto, el usuario puede realizar desarrollar todos los experimentos y exportarlos a un directorio local utilizando herramientas simples para lanzar un terminal serie como *minicom*, *putty* o terminal-s (la aplicación mostrada en la figura anterior).

Para implementar el intérprete de comandos fue necesario realizar una adaptación (*port*) de la librería extendida *FreeRTOS\_PLUS\_CLI* para esta arquitectura de *hardwate*, lo cual es un aporte a la comunidad ya que esta implementación aún no se encontraba disponible. El desarrollo de este componente del firmware trajo consigo delegar un hilo de ejecución (una tarea de prioridad baja) explícitamente para la gestión de la *CLI* por parte del *Zynq*. A continuación se muestra luna lista de los comandos disponibles para el usuario:

* **version** **:** este comando devuelve la versión del firmware que se está utilizando. Este comando es especialmente útil a la hora de implementar una aplicación de alto nivel que se comunica con la herramienta desarrollada por esta vía.
* **ls :** este comando lista todos los experimentos realizados y pendientes en el orden en que fueron añadidos. Los experimentos pendientes se visualizan comuna señal de (STOP) y los ejecutados con una señal de (START).
* **experiment <name> <d> <f> <sr> :** este comando se utiliza para instanciar un nuevo experimento con los parámetros de configuración requeridos, donde el campo <name> se utiliza para asignar un identificador de menos de 20 caracteres al experimento, el campo <d> define la duración del experimento en nanosegundos , <f> se utiliza para definir la frecuencia de trabajo del *circuito test* (en esta primera versión del firmware es fija a 300MHz). Por último, el campo <sr> se utiliza para definir el ciclo útil de la señal en un valor porcentual.
* **start <name> :** este comando da inicio al experimento identificado como <name>. En caso de recibir como parámetro el valor “--all” este comando ejecuta secuencialmente todos los experimentos en el orden en que fueron añadidos con el comando <*experiment>.*
* **cat <name> :** este comando devuelve toda la información de un experimento, tanto los parámetros de configuración, como resultados y el estado. La información se devuelve en un formato estándar tipo *json* para facilitar su lectura y posterior análisis por otras herramientas.
* **rm <name> :** este comando se utiliza para borrar un experimento de la lista. En caso de recibir el como parámetro valor de “--all” se eliminan todos los experimentos de la lista.
* **clear :** este comando se utiliza despejar el contenido de la consola en tiempo real (posee un atajo de teclado equivalente utilizando la combinación de las teclas *Ctrl+L*).
* **help:** muestra información de todos los comandos y los modos de uso de cada uno de ellos.

Otra de las tareas (o hilos de ejecución) que se realizan en este firmware es una constante monitorización de los valores de temperatura y alimentación del chip. Esto permite adjuntar a la información de las condiciones de estrés externas sobre las que se realiza cada experimento. Para esto además de crear las estructuras de datos inherentes a estos campos también es necesario realizar configuraciones específicas sobre el periférico XADC para que funcione en modo secuenciador y con cálculo de promedio automático. La figura 13 muestra un ejemplo de uso de la herramienta por CLI donde se pueden apreciar los resultados del experimento (0 eventos de metaestabilidad) y los valores de temperatura y alimentación de la placa.



Figura 13: ejemplo de uso de la herramienta.

**5.- Conclusiones**

La metaestabilidad es un comportamiento que puede afectar el funcionamiento de los circuitos digitales, especialmente los circuitos secuenciales sincrónicos. Se diseñó un Circuito test para detectar este comportamiento y un Circuito para pruebas que permite realizar experimentos utilizando el Circuito test. Además, se desarrolló la primera versión de una herramienta para el estudio de los eventos de metaestabilidad en dispositivos *SoC-FPGA* usando un *firmware* propio basado en el sistema operativo *FreeRTOS®* que permite modularizar las tareas y es fácilmente portable a otras plataformas de hardware. En conclusión, el estudio de la metaestabilidad es esencial para el diseño y la operación eficiente de los circuitos digitales, y las herramientas y métodos desarrollados en este trabajo proporcionan una base sólida para la investigación y el análisis de este fenómeno.

REFERENCIAS.

[1] P. Alfke, «Metastable Recovery in Virtex-II Pro FPGAs», 2005.

[2] «AXI Interconnect v2.1 LogiCORE IP Product Guide • AXI Interconnect LogiCORE IP Product Guide (PG059) • Reader • AMD Adaptive Computing Documentation Portal». Accedido: 29 de febrero de 2024. [En línea]. Disponible en: https://docs.xilinx.com/r/en-US/pg059-axi-interconnect/AXI-Interconnect-v2.1-LogiCORE-IP-Product-Guide

[3] «Clocking Wizard v5.3 Product Guide • Viewer • AMD Adaptive Computing Documentation Portal». Accedido: 29 de febrero de 2024. [En línea]. Disponible en: https://docs.xilinx.com/v/u/5.3-English/pg065-clk-wiz

[4] Xilinx, «XADC Wizard v3.3 LogiCORE IP Product Guide Vivado Design Suite». Xilinx, 5 de octubre de 2016.

**Anexo A (Descripción vhdl de módulo IP de usuario)**

LIBRARY ieee;

USE ieee.std\_logic\_1164.ALL;

ENTITY Circuito\_para\_pruebas IS

    PORT (

        clk\_bus, clk\_circuito\_test, clk\_generador\_dato : IN STD\_LOGIC;

        reset                                          : IN STD\_LOGIC;

        iniciar                                        : IN STD\_LOGIC;

        habilitar\_interrupcion                         : STD\_LOGIC;

        base\_conteo                                    : IN  STD\_LOGIC\_VECTOR(31 DOWNTO 0);

        eventos\_metaestables                           : OUT STD\_LOGIC\_VECTOR(15 DOWNTO 0);

        desbordamiento                                 : OUT STD\_LOGIC;

        interrupcion                                   : OUT STD\_LOGIC;

        estado                                         : OUT STD\_LOGIC);

END ENTITY;

ARCHITECTURE arch OF Circuito\_para\_pruebas IS

    -- signals

    SIGNAL reset\_sinc\_circuito\_test                : STD\_LOGIC;

    SIGNAL reset\_sinc\_bus                          : STD\_LOGIC;

    SIGNAL reset\_sinc\_generador\_dato               : STD\_LOGIC;

    SIGNAL pulso\_inicio                            : STD\_LOGIC;

    SIGNAL en\_contador\_tiempo, fin\_contador\_tiempo : STD\_LOGIC;

    SIGNAL en\_contador\_tiempo\_sinc                 : STD\_LOGIC;

    SIGNAL clear\_contador\_eventos                  : STD\_LOGIC;

    SIGNAL dato\_asincronico                        : STD\_LOGIC;

    SIGNAL rco\_contador\_eventos                    : STD\_LOGIC;

    SIGNAL desbordamiento\_signal                   : STD\_LOGIC;

    -- componentes

    COMPONENT Sincroniza\_RST IS

        PORT (

            ACLR  : IN  STD\_LOGIC;

            Clock : IN  STD\_LOGIC;

            EN    : IN  STD\_LOGIC;

            SCLR  : OUT STD\_LOGIC);

    END COMPONENT;

    COMPONENT Sincronizador IS

        PORT (

            Reset  : IN  STD\_LOGIC;

            CLK    : IN  STD\_LOGIC;

            X      : IN  STD\_LOGIC;

            Salida : OUT STD\_LOGIC);

    END COMPONENT;

    COMPONENT DFP IS

        PORT (

            Reset : IN  STD\_LOGIC;

            CLK   : IN  STD\_LOGIC;

            X     : IN  STD\_LOGIC;

            Pulso : OUT STD\_LOGIC);

    END COMPONENT;

    COMPONENT Contador\_NBits IS

        GENERIC (

            N : INTEGER := 4;

            M : INTEGER := 10);

        PORT (

            CLK    : IN  STD\_LOGIC;

            ACLR   : IN  STD\_LOGIC

            SCLR   : IN  STD\_LOGIC := '0';

            Enable : IN  STD\_LOGIC := '0';

            Load   : IN  STD\_LOGIC := '0';

            Dato   : IN  STD\_LOGIC\_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');

            RCO    : OUT STD\_LOGIC;

            Q      : OUT STD\_LOGIC\_VECTOR (N - 1 DOWNTO 0));

    END COMPONENT;

    COMPONENT Contador\_32bits IS

        PORT (

            CLK    : IN  STD\_LOGIC;

            ACLR   : IN  STD\_LOGIC;                             -- asincronico y activo en '1'

            SCLR   : IN  STD\_LOGIC                      := '0'; -- sincrónico y activo en '1'

            Enable : IN  STD\_LOGIC                      := '0'; -- activo en '1'

            Load   : IN  STD\_LOGIC                      := '0'; -- sincrónico y activo en '1'

            Dato   : IN  STD\_LOGIC\_VECTOR (31 DOWNTO 0) := (OTHERS => '0');

            RCO    : OUT STD\_LOGIC;

            Q      : OUT STD\_LOGIC\_VECTOR (31 DOWNTO 0));

    END COMPONENT;

    COMPONENT Circuito\_test IS

        PORT (

            dato, clk, clr, clr\_s, en : IN  STD\_LOGIC; -- clr y clr\_s activos en '1'

            rco                       : OUT STD\_LOGIC;

            eventos                   : OUT STD\_LOGIC\_VECTOR(15 DOWNTO 0));

    END COMPONENT;

    -- end component

BEGIN

    -- Dominio de reloj clk\_bus

    Sincronizador\_reset\_reloj\_bus : Sincroniza\_RST

    PORT MAP(

        ACLR  => reset,

        Clock => clk\_bus,

        EN    => '1',

        SCLR  => reset\_sinc\_bus);

    Detector\_frente\_positivo : DFP

    PORT MAP

    (

        Reset => reset\_sinc\_bus,

        CLK   => clk\_bus,

        X     => iniciar,

        Pulso => pulso\_inicio);

    -- latch SR para generar la señal en\_contador\_tiempo

    PROCESS (pulso\_inicio, reset\_sinc\_bus, fin\_contador\_tiempo)

    BEGIN

        IF (pulso\_inicio = '1') THEN

            en\_contador\_tiempo <= '1';

        ELSIF ((reset\_sinc\_bus OR fin\_contador\_tiempo) = '1') THEN

            en\_contador\_tiempo <= '0';

        END IF;

    END PROCESS;

    -- contador de tiempo

    Contador\_tiempo : Contador\_32bits

    PORT MAP(

        CLK    => clk\_bus,

        ACLR   => reset\_sinc\_bus,

        SCLR   => '0',

        Enable => en\_contador\_tiempo,

        Load   => pulso\_inicio,

        Dato   => base\_conteo,

        -- para puebas

        --Q  => prueba,

        RCO => fin\_contador\_tiempo);

    -- Dominio de reloj clk\_circuito\_test

    -- Sincronizador de reset, dominio de reloj clk\_circuito\_test

    Sincronizador\_reset\_circuito\_test : Sincroniza\_RST

    PORT MAP(

        ACLR  => reset,

        Clock => clk\_circuito\_test,

        EN    => '1',

        SCLR  => reset\_sinc\_circuito\_test);

    -- Sincronizador para la señal en\_contador\_tiempo, esta señal cruza del dominio de reloj

    -- clk\_bus al dominio clk\_circuito\_test

    Sincronizador\_senial\_en\_contador\_tiempo : Sincronizador

    PORT MAP(

        Reset  => reset\_sinc\_circuito\_test,

        CLK    => clk\_circuito\_test,

        X      => en\_contador\_tiempo,

        Salida => en\_contador\_tiempo\_sinc);

    -- DFP para generar la señal clear del contador de eventos del circuito test

    Detector\_frente\_positivo\_circuito\_test : DFP

    PORT MAP

    (

        Reset => reset\_sinc\_circuito\_test,

        CLK   => clk\_circuito\_test,

        X     => en\_contador\_tiempo\_sinc,

        Pulso => clear\_contador\_eventos);

    -- circuito test

    Circuito\_test\_metaestabilidad : Circuito\_test

    PORT MAP(

        dato    => dato\_asincronico,

        clk     => clk\_circuito\_test,

        clr     => reset\_sinc\_circuito\_test,

        clr\_s   => clear\_contador\_eventos,

        en      => en\_contador\_tiempo\_sinc,

        rco     => rco\_contador\_eventos,

        eventos => eventos\_metaestables);

    -- Lógica para generar la señal desbordamiento (Latch SR)

    PROCESS (reset\_sinc\_circuito\_test, clear\_contador\_eventos, rco\_contador\_eventos)

    BEGIN

        IF (rco\_contador\_eventos = '1') THEN

            desbordamiento\_signal <= '1';

        ELSIF (clear\_contador\_eventos = '1' OR reset\_sinc\_circuito\_test = '1') THEN

            desbordamiento\_signal <= '0';

        END IF;

    END PROCESS;

    -- Dominio de reloj clk\_generador\_dato

    -- Sincronizador para la señal de reset en el dominio de reloj clk\_generador\_dato

    Sincronizador\_reset\_generador\_dato : Sincroniza\_RST

    PORT MAP(

        ACLR  => reset,

        Clock => clk\_generador\_dato,

        EN    => '1',

        SCLR  => reset\_sinc\_generador\_dato);

    -- Generador de dato asincrónico (FFT) genera la señal dato\_asincronico

    PROCESS (clk\_generador\_dato, reset\_sinc\_generador\_dato)

    BEGIN

        IF (reset\_sinc\_generador\_dato = '1') THEN

            dato\_asincronico <= '0';

        ELSIF (clk\_generador\_dato'event AND clk\_generador\_dato = '1') THEN

            dato\_asincronico <= NOT(dato\_asincronico);

        END IF;

    END PROCESS;

    -- Señal de estado, mientras esta señal es '1' el experimento esta corriendo, cuendo pasa a '0' indica que

    -- finalizó el experimento y puede leerse en la salida del contador de eventos el número de fallos

    -- detectados

    estado <= en\_contador\_tiempo\_sinc;

    interrupcion <= en\_contador\_tiempo\_sinc AND (NOT desbordamiento\_signal) AND habilitar\_interrupcion;

    desbordamiento <= desbordamiento\_signal;

END arch;

--Circuito test

LIBRARY IEEE;

USE IEEE.std\_logic\_1164.ALL;

ENTITY Circuito\_test IS

    PORT (

        dato, clk, clr, clr\_s, en : IN  STD\_LOGIC; -- clr y clr\_s activos en '1'

        rco                       : OUT STD\_LOGIC;

        eventos                   : OUT STD\_LOGIC\_VECTOR(15 DOWNTO 0)

    );

END Circuito\_test;

ARCHITECTURE arch OF Circuito\_test IS

    -- Component

    COMPONENT Contador\_NBits IS

        GENERIC (

            N : INTEGER := 4;   -- número de bits

            M : INTEGER := 10); -- base de conteo

        PORT (

            CLK    : IN  STD\_LOGIC;

            ACLR   : IN  STD\_LOGIC;                                -- asincronico y activo en '1'

            SCLR   : IN  STD\_LOGIC                         := '0'; -- sincrónico y activo en '1'

            Enable : IN  STD\_LOGIC                         := '0'; -- activo en '1'

            Load   : IN  STD\_LOGIC                         := '0'; -- sincrónico y activo en '1'

            Dato   : IN  STD\_LOGIC\_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');

            RCO    : OUT STD\_LOGIC;

            Q      : OUT STD\_LOGIC\_VECTOR (N - 1 DOWNTO 0));

    END COMPONENT;

    -- señales

    SIGNAL q\_dff1, q\_dff2, q\_dff3, q\_dff4 : STD\_LOGIC;

    SIGNAL en\_contador\_de\_eventos : STD\_LOGIC;

BEGIN

    -- DFF 1

    PROCESS (clk, clr)

    BEGIN

        IF clr = '1' THEN

            q\_dff1 <= '0';

        ELSIF clk'event AND clk = '1' THEN

            q\_dff1 <= dato;

        END IF;

    END PROCESS;

    -- DFF 2

    PROCESS (clk, clr)

    BEGIN

        IF clr = '1' THEN

            q\_dff2 <= '0';

        ELSIF clk'event AND clk = '1' THEN

            q\_dff2 <= q\_dff1;

        END IF;

    END PROCESS;

    -- DFF 3

    PROCESS (clk, clr)

    BEGIN

        IF clr = '1' THEN

            q\_dff3 <= '0';

        ELSIF clk'event AND clk = '0' THEN

            q\_dff3 <= q\_dff1;

        END IF;

    END PROCESS;

    -- DFF 4

    PROCESS (clk, clr)

    BEGIN

        IF clr = '1' THEN

            q\_dff4 <= '0';

        ELSIF clk'event AND clk = '0' THEN

            q\_dff4 <= q\_dff2 XOR q\_dff3;

        END IF;

    END PROCESS;

    en\_contador\_de\_eventos <= q\_dff4 AND en;

    Contador\_de\_eventos : Contador\_NBits

    GENERIC MAP(

        N => 16,

        M => 65536)

    PORT MAP(

        CLK    => clk,

        ACLR   => clr,

        SCLR   => clr\_s,

        Enable => en\_contador\_de\_eventos,

        Load   => '0',

        Dato   => (OTHERS => '0'),

        RCO    => rco,

        Q      => eventos);

END arch;

-- Contador\_32\_bits

-- Contador de 32 bits

-- Entrada de habilitación sincrónica

-- Reset asincrónico

-- Load   sincrónico

--

LIBRARY IEEE;

USE IEEE.Std\_Logic\_1164.ALL;

USE IEEE.Std\_Logic\_arith.ALL;    -- para usar la funcion: conv\_std\_logic\_vector

USE IEEE.Std\_Logic\_unsigned.ALL; -- para poder incrementar (+)

USE ieee.numeric\_std.ALL;

ENTITY Contador\_32bits IS

    PORT (

        CLK    : IN  STD\_LOGIC;

        ACLR   : IN  STD\_LOGIC;                             -- asincronico y activo en '1'

        SCLR   : IN  STD\_LOGIC                      := '0'; -- sincrónico y activo en '1'

        Enable : IN  STD\_LOGIC                      := '0'; -- activo en '1'

        Load   : IN  STD\_LOGIC                      := '0'; -- sincrónico y activo en '1'

        Dato   : IN  STD\_LOGIC\_VECTOR (31 DOWNTO 0) := (OTHERS => '0');

        RCO    : OUT STD\_LOGIC;

        Q      : OUT STD\_LOGIC\_VECTOR (31 DOWNTO 0));

END Contador\_32bits;

ARCHITECTURE A\_Contador OF Contador\_32bits IS

    SIGNAL EP, EF : STD\_LOGIC\_VECTOR(31 DOWNTO 0);

    CONSTANT MAX  : STD\_LOGIC\_VECTOR(31 DOWNTO 0) := (OTHERS => '1');

BEGIN

    ---------------------------------------------------------------------------------------

    ---- Memoria de Estados

    PROCESS (CLK, ACLR)

    BEGIN

        IF ACLR = '1' THEN

            EP <= (OTHERS => '0');

        ELSIF Rising\_Edge(CLK) THEN

            EP <= EF;

        END IF;

    END PROCESS;

    ---------------------------------------------------------------------------------------

    ---- Lógica del Próximo Estado    (CLC)

    EF <= (OTHERS => '0') WHEN SCLR = '1' ELSE

          Dato WHEN Load = '1' ELSE

          EP + 1 WHEN Enable = '1' AND EP < MAX ELSE

          (OTHERS => '0') WHEN Enable = '1' AND EP >= MAX ELSE

          EP;

    ---------------------------------------------------------------------------------------

    ---- Lógica de la Salida    (CLC)

    Q   <= EP;

    RCO <= '1' WHEN (EP = MAX) AND (Enable = '1') ELSE

           '0';

END;

-- Contador\_N\_bits

-- Contador de N Bits

-- Entrada de habilitación sincrónica

-- Reset asincrónico

-- Load   sincrónico

--

LIBRARY IEEE;

USE IEEE.Std\_Logic\_1164.ALL;

USE IEEE.Std\_Logic\_arith.ALL;    -- para usar la funcion: conv\_std\_logic\_vector

USE IEEE.Std\_Logic\_unsigned.ALL; -- para poder incrementar (+)

ENTITY Contador\_NBits IS

    GENERIC (N : INTEGER := 4; -- número de bits

                            M : INTEGER := 10); -- base de conteo

    PORT (

        CLK    : IN  STD\_LOGIC;

        ACLR   : IN  STD\_LOGIC;                                -- asincronico y activo en '1'

        SCLR   : IN  STD\_LOGIC                         := '0'; -- sincrónico y activo en '1'

        Enable : IN  STD\_LOGIC                         := '0'; -- activo en '1'

        Load   : IN  STD\_LOGIC                         := '0'; -- sincrónico y activo en '1'

        Dato   : IN  STD\_LOGIC\_VECTOR (N - 1 DOWNTO 0) := (OTHERS => '0');

        RCO    : OUT STD\_LOGIC;

        Q      : OUT STD\_LOGIC\_VECTOR (N - 1 DOWNTO 0));

END Contador\_NBits;

ARCHITECTURE A\_Contador\_NBits OF Contador\_NBits IS

    SIGNAL EP, EF : STD\_LOGIC\_VECTOR(N - 1 DOWNTO 0);

    CONSTANT MAX  : STD\_LOGIC\_VECTOR(N - 1 DOWNTO 0) := conv\_std\_logic\_vector(M - 1, N);

BEGIN

    ---------------------------------------------------------------------------------------

    ---- Memoria de Estados

    PROCESS (CLK, ACLR)

    BEGIN

        IF ACLR = '1' THEN

            EP <= (OTHERS => '0');

        ELSIF Rising\_Edge(CLK) THEN

            EP <= EF;

        END IF;

    END PROCESS;

    ---------------------------------------------------------------------------------------

    ---- Lógica del Próximo Estado    (CLC)

    EF <= (OTHERS => '0') WHEN SCLR = '1' ELSE

          Dato WHEN Load = '1' ELSE

          EP + 1 WHEN Enable = '1' AND EP < MAX ELSE

          (OTHERS => '0') WHEN Enable = '1' AND EP >= MAX ELSE

          EP;

    ---------------------------------------------------------------------------------------

    ---- Lógica de la Salida    (CLC)

    Q   <= EP;

    RCO <= '1' WHEN (EP = MAX) AND (Enable = '1') ELSE

           '0';

END;

-- DFP

-- Detector de Frente Positivo

-- MOORE

--

LIBRARY IEEE;

USE IEEE.Std\_Logic\_1164.ALL;

ENTITY DFP IS

    PORT (

        Reset : IN  STD\_LOGIC; -- activo en '1'

        CLK   : IN  STD\_LOGIC;

        X     : IN  STD\_LOGIC;

        Pulso : OUT STD\_LOGIC);

END DFP;

ARCHITECTURE A\_DFP OF DFP IS

    TYPE State IS (S0, S1, S2);

    SIGNAL EP, EF : State;

BEGIN

    ----------------------------------------------------------------------

    -- Logica Combinacional del Pr�ximo Estado

    PROCESS (EP, X)

    BEGIN

        CASE EP IS

            WHEN S0 => IF X = '1' THEN

                EF <= S0;

            ELSE

                EF <= S1;

        END IF;

        WHEN S1 => IF X = '0' THEN

        EF <= S1;

    ELSE

        EF <= S2;

    END IF;

    WHEN S2 => IF X = '0' THEN

    EF <= S1;

ELSE

    EF <= S0;

END IF;

WHEN OTHERS => EF <= S0;

END CASE;

END PROCESS;

PROCESS (CLK, Reset)

BEGIN

    IF Reset = '1' THEN

        EP <= S0;

    ELSIF Rising\_Edge(CLK) THEN

        EP <= EF;

    END IF;

END PROCESS;

----------------------------------------------------------------

-- Logica Combinacional para la SALIDA

Pulso <= '1' WHEN EP = S2 ELSE

         '0';

END;

-- Sincroniza\_RST

---- Circuito para sincronizar la señal de CLR asincrónica

LIBRARY IEEE;

USE IEEE.std\_logic\_1164.ALL;

ENTITY Sincroniza\_RST IS

    PORT (

        ACLR  : IN STD\_LOGIC; -- reset asincronico activo en '1'

        Clock : IN STD\_LOGIC;

        EN    : IN STD\_LOGIC; -- activo en '1'

        -------------------------------------------------------------------------------------------------------

        SCLR : OUT STD\_LOGIC); -- salida activa en '1'

    ----------------------------------------------------------------------------------------------------

END Sincroniza\_RST;

ARCHITECTURE A\_Sincroniza\_RST OF Sincroniza\_RST IS

    --DECLARACION de SEÑALES

    -------------------------------------------------------------------------------

    SIGNAL RESET\_1 : STD\_LOGIC;

    SIGNAL RESET\_2 : STD\_LOGIC;

    -------------------------------------------------------------------------------

    CONSTANT K    : INTEGER := 2;

    SIGNAL EF, EP : STD\_LOGIC\_VECTOR(K - 1 DOWNTO 0);

    -------------------------------------------------------------------------------

BEGIN

    -------------------------------------------------------------------------------

    -- Sincronización de la señal de RESET

    PROCESS (ACLR, Clock)

    BEGIN

        IF ACLR = '1' THEN

            EP <= (OTHERS => '1');

        ELSIF Rising\_Edge(Clock) THEN

            EP <= EF;

        END IF;

    END PROCESS;

    --------------------------------------------------------------------------------------

    ---- CLC del Próximo ESTADO

    EF <= EP(K - 2 DOWNTO 0) & '0' WHEN EN = '1' ELSE

          (OTHERS => '1');

    --------------------------------------------------------------------------------------

    ---- CLC de la SALIDA

    SCLR <= EP(K - 1);

END;

-- Sincronizador

-- Fichero     : Sincronizador.VHD

-- Sincronizador

-- Registro de desplazamiento de dos etapas

LIBRARY IEEE;

USE IEEE.Std\_Logic\_1164.ALL;

ENTITY Sincronizador IS

    PORT (

        Reset  : IN  STD\_LOGIC;

        CLK    : IN  STD\_LOGIC;

        X      : IN  STD\_LOGIC;

        Salida : OUT STD\_LOGIC);

END Sincronizador;

ARCHITECTURE A\_Sincronizador OF Sincronizador IS

    SIGNAL Temp : STD\_LOGIC\_VECTOR(1 DOWNTO 0);

BEGIN

    PROCESS (Reset, CLK)

    BEGIN

        IF Reset = '1' THEN

            Temp <= (OTHERS => '0');

        ELSIF Rising\_Edge(CLK) THEN

            Temp <= Temp(0) & X;

        END IF;

    END PROCESS;

    -- Logica Combinacional para la SALIDA

    Salida <= Temp(1);

END;

**Anexo B (Firmware)**

Puede acceder a los ficheros fuentes de firmware y de hardware del proyecto en el siguiente repositorio público:

* [dezamora98/metastability-tool (github.com)](https://github.com/dezamora98/metastability-tool)