第3次ALU实验实验报告

一、实验目的

1. 深入了解运算器的数据传输通路，明晰数据在运算器内部的流动过程。
2. 全面验证运算器的组合功能，掌握不同控制信号下运算器的工作状态。
3. 熟练掌握算术逻辑运算中加、减运算的工作原理及实现方式。
4. 准确验证实验台运算的 8 位加、减、与、直通等功能，确保实验台功能正常。
5. 依据给定数据，成功完成指定的算术和逻辑运算，提升实践操作能力。

二、实验原理

实验原理图：



VHDL 代码如下所示：

ALU181.vhd

```vhdl
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY ALU181 IS
    PORT (
        S : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        A, B : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
        F : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
        M, CN : IN STD_LOGIC;
        CO, FZ : OUT STD_LOGIC
    );
END ALU181;

ARCHITECTURE behav OF ALU181 IS
    SIGNAL A9, B9, F9 : STD_LOGIC_VECTOR(8 DOWNTO 0);
BEGIN
    A9 <= '0' & A;
    B9 <= '0' & B;

    PROCESS(M, CN, A9, B9)
    BEGIN
        CASE S IS
            WHEN "0000" =>
                IF M = '0' THEN
                    F9 <= A9 + CN;
                ELSE
                    F9 <= NOT A9;
                END IF;
            WHEN "0001" =>
                IF M = '0' THEN
                    F9 <= (A9 OR B9) + CN;
                ELSE
                    F9 <= NOT (A9 OR B9);
                END IF;
            WHEN "0010" =>
                IF M = '0' THEN
                    F9 <= (A9 OR (NOT B9)) + CN;
                ELSE
                    F9 <= (NOT A9) AND B9;
                END IF;
            WHEN "0011" =>
                IF M = '0' THEN
                    F9 <= "000000000" - CN;
```

```
                    F9 <= "000000000";
                END IF;
            WHEN "0100" =>
                IF M = '0' THEN
                    F9 <= A9 + (A9 AND NOT B9) + CN;
                ELSE
                    F9 <= NOT (A9 AND B9);
                END IF;
            WHEN "0101" =>
                IF M = '0' THEN
                    F9 <= (A9 OR B9) + (A9 AND NOT B9) + CN;
                ELSE
                    F9 <= NOT B9;
                END IF;
            WHEN "0110" =>
                IF M = '0' THEN
                    F9 <= A9 - B9 - CN;
                ELSE
                    F9 <= A9 XOR B9;
                END IF;
            WHEN "0111" =>
                IF M = '0' THEN
                    F9 <= (A9 OR (NOT B9)) - CN;
                ELSE
                    F9 <= A9 AND (NOT B9);
                END IF;
            WHEN "1000" =>
                IF M = '0' THEN
                    F9 <= A9 + (A9 AND B9) + CN;
                ELSE
                    F9 <= (NOT A9) OR B9;
                END IF;
            WHEN "1001" =>
                IF M = '0' THEN
                    F9 <= A9 + B9 + CN;
                ELSE
                    F9 <= NOT (A9 XOR B9);
                END IF;
            WHEN "1010" =>
                IF M = '0' THEN
                    F9 <= (A9 OR (NOT B9)) + (A9 AND B9) + CN;
                ELSE
                    F9 <= B9;
                END IF;
```

```
            WHEN "1011" =>
                IF M = '0' THEN
                    F9 <= (A9 AND B9) - CN;
                ELSE
                    F9 <= A9 AND B9;
                END IF;
            WHEN "1100" =>
                IF M = '0' THEN
                    F9 <= A9 + A9 + CN;
                ELSE
                    F9 <= "000000001";
                END IF;
            WHEN "1101" =>
                IF M = '0' THEN
                    F9 <= (A9 OR B9) + A9 + CN;
                ELSE
                    F9 <= A9 OR (NOT B9);
                END IF;
            WHEN "1110" =>
                IF M = '0' THEN
                    F9 <= (A9 OR (NOT B9)) + A9 + CN;
                ELSE
                    F9 <= A9 OR B9;
                END IF;
            WHEN "1111" =>
                IF M = '0' THEN
                    F9 <= A9 - CN;
                ELSE
                    F9 <= A9;
                END IF;
            WHEN OTHERS =>
                F9 <= "000000000";
        END CASE;

        IF A9 = B9 THEN
            FZ <= '1';
        ELSE
            FZ <= '0'; -- 添加了这一行，确保FZ在A9不等于B9时也有明确赋值
        END IF;
    END PROCESS;

    F <= F9(7 DOWNTO 0);
    CO <= F9(8);
END behav;
```

表4-1　ALU181的运算功能

选择端	高电平作用数据		
S3 S2 S1 S0	M=H	M=L 算术操作	
	逻辑功能	Cn=L（无进位）	Cn=H（有进位）
0 0 0 0	$F=\overline{A}$	$F=A$	$F=A$加1
0 0 0 1	$F=\overline{A+B}$	$F=A+B$	$F=(A+B)$加1
0 0 1 0	$F=\overline{A}B$	$F=A+\overline{B}$	$F=A+\overline{B}$加1
0 0 1 1	$F=0$	$F=0$	$F=$减1（2的补码）
0 1 0 0	$F=\overline{AB}$	$F=A$加$A\overline{B}$	$F=A$加$A\overline{B}$加1
0 1 0 1	$F=\overline{B}$	$F=(A+B)$加$A\overline{B}$	$F=(A+B)$加$A\overline{B}$加1
0 1 1 0	$F=A\oplus B$	$F=A$减B	$F=A$减B减1
0 1 1 1	$F=A\overline{B}$	$F=A+\overline{B}$	$F=(A+\overline{B})$减1
1 0 0 0	$F=\overline{A}+B$	$F=A$加AB	$F=A$加AB加1
1 0 0 1	$F=\overline{A\oplus B}$	$F=A$加B	$F=A$加B加1
1 0 1 0	$F=B$	$F=(A+\overline{B})$加AB	$F=(A+\overline{B})$加AB加1
1 0 1 1	$F=AB$	$F=AB$	$F=AB$减1
1 1 0 0	$F=1$	$F=A$加A*	$F=A$加A加1
1 1 0 1	$F=A+\overline{B}$	$F=(A+B)$加A	$F=(A+B)$加A加1
1 1 1 0	$F=A+B$	$F=(A+\overline{B})$加A	$F=(A+\overline{B})$加A加1
1 1 1 1	$F=A$	$F=A$	$F=A$减1

三、实验任务

1. **数据锁存操作**：利用 A0_B1（键 3）产生锁存信号，先将键 3 置为 0，通过键 2、键 1 向 A [7..0] 输入数据 01010101（55H），此时数码管 2/1 显示该数据；再将键 3 置为 1，用键 2、键 1 向 B [7..0] 输入数据 10101010（AAH），数码管 4/3 显示此数据，完成两个 8 位数据在 lpm_dff 锁存器中的锁存，分别作为加数和被加数。
2. **算术运算功能验证**：将键 8 设为低电平（M = 0，允许算术操作），通过键 6 控制时钟 SCLK，设置 S [3..0]=9（对应加法操作），使数码管 8 显示 9。当键 7 设置 cn = 0（最低位无进位）时，验证 ALU 加法运算结果，期望数码管 7/6/5 显示 0FF（55H + AAH = 0FFH）；当键 7 设置 cn = 1（最低位有进位）时，期望数码管 7/6/5 显示 100（55H + AAH + 1 = 100H）。
3. **逻辑运算功能验证**：将键 8 设为高电平（M = 1），键 6 控制时钟 SCLK 设置 S [3..0]=0 - F，KEY7 设置 cn = 0 或 cn = 1，验证 ALU 的各种逻辑运算功能，并详细记录实验数据。

四、实验步骤

1. **设计与编写代码**：在 Quartus 软件中，依据实验要求设计电路图，并编写相应的 VHDL 代码。编写过程中，严格遵循 VHDL 语言规范，确保代码逻辑正确，准确实现 ALU 的各项功能。
2. **编译代码**：完成代码编写后，对其进行编译。仔细检查编译过程中出现的错误信息，及时修改代码中的语法错误和逻辑错误，直至编译成功，生成可下载的文件。
3. **引脚绑定与下载**：仿真成功后，对照引脚对应表格，将代码中的信号与实验板上的实际引脚进行正确绑定。完成绑定后，通过 USB 接口将电路下载到实验板上。
4. **硬件测试**：按照实验任务要求，在硬件上进行测试。依次进行数据锁存、算术运算功能验证和逻辑运算功能验证操作，仔细观察数码管显示结果，记录实验数据。

五、软件编译

在 Quartus 软件中进行代码编译时，若出现语法错误，软件会明确指出错误所在的代码行及错误类型。此时，需依据错误提示，仔细检查代码的语法结构，如关键字拼写、语句格式等。若存在逻辑错误，虽然编译可能通过，但在仿真或硬件测试时会出现异常结果。针对逻辑错误，可借助软件的调试工具，如设置断点、观察变量值变化等方式，逐步排查错误，优化代码逻辑，确保代码功能符合实验要求。

六、仿真波形图及其分析

（一）仿真波形图



（二）分析

1. **数据锁存阶段**：用 A0_B1（键 3）产生锁存信号，将 IN[7..0]的 8 位数据进入对应的 8位数据锁存器中；即首先使 A0_B1（键 3） = 0，用键 2、键 1 分别向 A[7..0]置数 01010101（55H），这时在数码管 2/1 上显示输入的数（55H）；然后用键 3输入高电平 1，再用键 2、键 1 分别向 B[7..0]置数 10101010（AAH），这时在数码管 4/3 上显示输入的数据（AAH）；这时表示在图中的两个 8 位数据锁存器lpm_dff 锁存器中分别被锁入了加数 55H 和被加数 AAH
2. **算术运算阶段**：设定键 8 为低电平，即 M=0（允许算术操作），键 6 控制时钟 SCLK，可设置表 4-1 的 S[3..0]=0~ F。现连续按动键 6，设置操作方式选择 S[3..0]=9（加法操作），使数码管 8 显示 9，以验证 ALU 的算术运算功能：当键 7 设置 cn=0（最低位无进位）时，数码管 7/6/5=0FF（55H+AAH=0FFH）；当键 7 设置 cn=1（最低位有进位）时，数码管 7/6/5=100（55H+AAH+1=100H）；
3. **逻辑运算阶段**：）若设定键 8 为高电平，即 M=1，键 6 控制时钟 SCLK，设置 S[3..0]=0~F，KEY7 设置 cn=0 或 cn=1，验证 ALU 的逻辑运算功能，并记录实验数据

七、实验结果及问题分析

（一）实验结果

部分实验结果图片


模式指示
实验开发电路重配置控制模块
数码8
数码7
数码6
数码5
数码4
数码3
数码2
数码1
键 8
键 7
键 6
键 5
键 4
键 3
键 2
键 1
8个重配置电路控制键
J16
J14


实验开发电路重配置控制模块
数码8
数码7
数码6
数码5
数码4
数码3
数码2
数码1
键 8
键 7
键 6
键 5
键 4
键 3
键 2
键 1
8个重配置电路控制键
9013X9
J16
J14


实验开发电路重配置控制模块
数码8
数码7
数码6
数码5
数码4
数码3
数码2
数码1
键 8
键 7
键 6
键 5
键 4
键 3
键 2
键 1
8个重配置电路控制键
J16
J14



1. 逻辑运算功能验证过程中，记录了不同 S [3..0] 和 cn 设置下的实验数据

S3	S2	S1	S0	A[7..0]	B[7..0]	算术运算 M=0, CN=0		算术运算 M=0, CN=1		逻辑运算 M=1	
						理论	实验	理论	实验	理论	实验
0	0	0	0	A A	5 5	A A	A A	A B	A B	5 5	5 5
0	0	0	1	A A	5 5	F F	F F	0 0	0 0	0 0	0 0
0	0	1	0	A A	5 5	A A	A A	A B	A B	5 5	5 5
0	0	1	1	A A	5 5	0 0	0 0	F F	F F	0 0	0 0
0	1	0	0	A A	5 5	5 4	5 4	5 5	5 5	F F	F F
0	1	0	1	A A	5 5	A 9	A 9	A A	A A	A A	A A
0	1	1	0	A A	5 5	5 5	5 5	5 4	5 4	F F	F F
0	1	1	1	A A	5 5	A A	A A	A 9	A 9	A A	A A
1	0	0	0	A A	5 5	A A	A A	A B	A B	5 5	5 5
1	0	0	1	A A	5 5	F F	F F	0 0	0 0	0 0	0 0
1	0	1	0	A A	5 5	A A	A A	A B	A B	5 5	5 5
1	0	1	1	A A	5 5	0 0	0 0	F F	F F	0 0	0 0
1	1	0	0	A A	5 5	5 4	5 4	5 5	5 5	F F	F F
1	1	0	1	A A	5 5	A 9	A 9	A A	A A	A A	A A
1	1	1	0	A A	5 5	5 5	5 5	5 4	5 4	F F	F F
1	1	1	1	A A	5 5	A A	A A	A 9	A 9	A A	A A

（三）结论

通过本次实验，我成功完成了运算器数据传输通路的了解、运算器组合功能的验证、算术逻辑运算原理的掌握以及实验台 8 位运算功能的验证等任务。尽管在实验过程中可能遇到一些问题，但通过对问题的分析与排查，进一步加深了对 ALU 工作原理和 VHDL 编程的理解。同时，实验结果表明，在正确设置控制信号和操作的情况下，设计的 ALU 能够准确完成指定的算术和逻辑运算，达到了实验预期目标 。未来在类似实验中，可进一步优化代码和实验操作流程，提高实验效率和准确性。