

Sistemas Digitales

Trabajo Práctico N3

Cordic

Denise Gayet 100828 dgayet@fi.uba.ar



Sistemas Digitales

Trabajo Práctico N3: Cordic

Denise Gayet 100828 dgayet@fi.uba.ar

Índice

1.	Enunciado	2
2.	Introducción 2.1. Diagrama esquemático	2 3
3.	Descripción en VHDL	6
	3.1. Generalidades	6
	3.2. Arquitectura Iterativa	6
	3.2.a. Contador N ciclos	6
	3.2.b. Pre-cordic	7
	3.2.c. Bloque suma/resta	7
	3.2.d. Cordic	8
	3.2.e. Entidad superior	10
	3.2.f. Testbench	11
	3.3. Arquitectura Desenrollada	13
	3.3.a. Registro	13
	3.3.b. Cordic	13
	3.4. Entidad Superior	16
	3.5. Generación de delay	17
	3.5.a. Testbench	18
4.	Simulación	20
	4.1. Arquitectura iterativa	20
	4.2. Arquitectura desenrollada	21
5.	Síntesis	23
6.	Conclusión	24



1. Enunciado

El presente Trabajo Práctico tiene como objetivo aprender a especificar, diseñar, describir una arquitectura, simular, sintetizar e implementar en FPGA el algoritmo CORDIC.

2. Introducción

El algoritmo de CORDIC (Coordinate Rotation Digital Computer) se utiliza para calcular funciones trigonométricas e hiperbólicas de una manera simple, dado que solamente utiliza **sumas**, **restas**, **desplazamiento de bits** y **look-up tables**, por lo que es ideal para sistemas que no cuentan con una unidad de multiplicación. Este algoritmo cuenta con dos modos de operación: rotación y vectorización.

El modo rotación toma un vector $[x_1, y_1]$ y lo rota en un ángulo β para obtener el vector $[x_2, y_2]$, como se observa en la siguiente ecuación:

$$x_2 = \cos(\beta)(x_1 - \operatorname{tg}(\beta)y_1),$$

$$y_2 = \cos(\beta)(y_1 + \operatorname{tg}(\beta)x_1)$$
(1)

Obviando la constante multiplicativa $\cos(\beta)$ y restringiendo los ángulos de rotación a $tg(\beta) = 2^{-i}$ se puede reducir la multiplicación por la tangente a un desplazamiento hacia la izquierda.

Luego, reemplazando en la ecuación original queda:

donde $d_i = \pm 1$ indica si rotación es horario o anti-horario.

De esta manera, las únicas operaciones que se deben realizar pasan a ser sumas, restas y desplazamientos. Además, si se llega a cierta cantidad de rotaciones (iteraciones), la constante multiplicativa converge a G = 1,64676026 y no depende del ángulo de rotación.

Por último, la acumulación angular se puede describir como:

$$z_{i+1} = z_i - d_i \operatorname{tg}^{-1}(2^{-i}) \tag{3}$$

Esta ecuación se utiliza para saber si la rotación en la iteración i debe ser positiva o negativa, según el signo de la acumulación angular en dicha iteración. Para realizar el cómputo se necesita tener los valores del arco-tangente almacenados.

En el modo vectorial se rota un vector hacia el eje de coordenadas x, almacenando los ángulos requeridos para lograrlo. Una de las aplicaciones de este modo es realizar un cambio de coordenadas de sistema cartesiano a sistema polar.

Las ecuaciones de rotación de las componentes x e y son las mismas, pero difiere la variable que define si la rotación es positiva o negativa. En este caso, como se desea llevar el vector al eje de abscisas, se decide el valor de d_i en función del signo de y_i .

Utilizando este algoritmo en cualquiera de sus modos de operación se llega a que la máxima rotación posible está dada por:

$$\beta_n = \sum_{i=0}^n t g^{-1}(2^{-i}) \tag{4}$$

Esta sumatoria converge a un valor de 1,74329 radianes, o aproximadamente 100 grados.

En el caso de la rotación, si se desea rotar un ángulo mayor, se debe realizar el siguiente pre-procesamiento:




Figura 1: Pre-cordic rotacional

Sobre el vector original v_i se aplica una rotación de 180 grados, obteniendo v_i^* y al ángulo de rotación se le resta 180 grados obteniendo: $\beta = \alpha - 180$.

En el caso de la vectorización, como se quiere llegar al eje de abscisas, el pre procesamiento se debe realizar cuando el vector de entrada se encuentra en el segundo o tercer cuadrante $(x_{in} < 0)$.




Figura 2: Pre-cordic para vectorización

En conclusión, el pre-procesamiento es el mismo en ambos casos, pero la condición necesaria para aplicarlo difiere.

En este trabajo se implementan ambos algoritmos (de rotación y de vectorización) y para cada uno se describen dos arquitecturas: la iterativa y la desenrollada. Además, en la forma desenrollada está disponible el sistema de *pipelining*, para poder cambiar los valores de entrada *on the fly*.

2.1. Diagrama esquemático

En la Fig. 3 se muestra el diagrama esquemático de la arquitectura iterativa del algoritmo de cordic.




Figura 3: Esquemático de cordic iterativo

El modo iterativo toma N ciclos de reloj (donde N corresponde a la cantidad de rotaciones realizadas) para dar la salida final del circuito. A este esquemático se le agregó un flag que indica en qué momento la salida es válida, dado que está disponible en cada ciclo de reloj. De otra forma, también se podría haber agregado una capa más que disponga la salida únicamente al terminar el cómputo.

Por otro lado, en la Fig. 4 se muestra la arquitectura desenrollada. Como se puede observar, se concatenan N etapas de un mismo componente conectando la salida de una etapa a la entrada de la siguiente. La salida que lee el usuario es la de la última etapa. En este caso, si no se desea utilizar *pipelining* el circuito es puramente combinacional. Por el contrario, si se registran las salidas de cada etapa, también se necesitan N ciclos de reloj en computar el valor de salida.




Figura 4: Esquemático de cordic desenrollado

En la Fig. 5 se observa el pre-procesamiento que se debe realizar antes de entrar al algoritmo.




Figura 5: Esquemático del pre-cordic



Por último, en la Fig. 6 se observa el diagrama en bloques de los 3 grandes bloques de procesamiento: PRE-CORDIC: el pre-procesamiento de los datos de entrada, CORDIC: el algoritmo CORDIC propiamente dicho, y POST-CORDIC: la post-multiplicación por la ganancia del algoritmo.




Figura 6: Diagrama en bloques del sistema

3. Descripción en VHDL

3.1. Generalidades

Si bien el algoritmo está planteado para ser genérico en cuanto a la cantidad de iteraciones que puede realizar, se optó por definir un arreglo con los valores de los ángulos a rotar (BETAS), con lo cual se tiene un máximo de iteraciones posibles.

Para la implementación del la arquitectura desenrollada se reutilizaron los bloques de suma/resta y el pre-cordic, por lo que no se incluirán nuevamente en dicha sección, sino únicamente en la sección de la arquitectura iterativa.

3.2. Arquitectura Iterativa

En primer lugar se muestra la descripción en VHDL de la arquitectura iterativa. Para implementar esta arquitectura se utilizaron distintas entidades: un contador de N ciclos, una entidad que contiene la lógica de suma/resta de las entradas, una entidad que implementa el algoritmo iterativo propiamente dicho, un componente encargado de realizar el pre-procesamiento, y la entidad superior.

3.2.a. Contador N ciclos

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity counter_N is
       generic (
           N : natural := 16
       );
       port (
9
           clk_i: in std_logic;
10
           rst_i: in std_logic;
11
           restart : std_logic;
12
           count: out integer range 0 to N-1
13
       );
14
   end;
15
   architecture behavioral of counter_N is
       signal aux_count: integer := 0;
   begin
```



```
count <= aux_count;</pre>
        process(clk_i, rst_i)
        begin
            if (rst_i = '1') then
                 aux_count <= 0;</pre>
            elsif clk_i='1' and clk_i'event then
                 if (aux_count = N-1 or restart='1') then
                     aux_count <= 0;</pre>
                     aux_count <= aux_count + 1;</pre>
                 end if;
            end if;
       end process;
  end;
   3.2.b. Pre-cordic
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity pre_cordic is
       generic (
            N : natural := 18
       );
        port (
            x_in : in std_logic_vector(N-1 downto 0);
            y_in : in std_logic_vector(N-1 downto 0);
11
            z_in : in std_logic_vector(N-1 downto 0);
12
            rot_0_vec_1 : in std_logic;
13
            x_out : out std_logic_vector(N-1 downto 0);
14
            y_out : out std_logic_vector(N-1 downto 0);
15
            z_out : out std_logic_vector(N-1 downto 0)
   end;
18
19
   architecture behavioral of pre_cordic is
20
        signal selec : std_logic;
21
        signal z_sat : std_logic;
22
23
   begin
24
       z_{sat} \le '1' \text{ when } (z_{in}(N-1 \text{ downto } N-2)="01" \text{ OR } z_{in}(N-1 \text{ downto } N-2)="10") \text{ else '0'};
       selec <= z_sat when rot_0_vec_1='0' else x_in(N-1);</pre>
       x_out <= x_in when selec='0' else std_logic_vector(not signed(x_in) + 1);</pre>
       y_out <= y_in when selec='0' else std_logic_vector(not signed(y_in) + 1);</pre>
       z_{out} \le z_{in} \text{ when selec='0' else ((not } z_{in}(N-1)) & z_{in}(N-2 \text{ downto 0))};
  end:
   3.2.c. Bloque suma/resta
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity add_sub is
        generic (
            N : natural := 18
       );
        port (
            x_in : in signed(N-1 downto 0);
10
            y_in : in signed(N-1 downto 0);
11
            z_in : in signed(N-1 downto 0);
            shift : in integer;
```



```
beta_i : in signed(N-1 downto 0);
           rot_0_vec_1 : in std_logic;
           x_out : out signed(N-1 downto 0);
            y_out : out signed(N-1 downto 0);
            z_out : out signed(N-1 downto 0)
       ):
19
   end;
20
21
   architecture behavioral of add_sub is
22
       signal x_shift : signed(N-1 downto 0);
23
       signal y_shift : signed(N-1 downto 0);
       signal selec : std_logic;
   begin
26
27
       x_shift <= shift_right(x_in, shift);</pre>
       y_shift <= shift_right(y_in, shift);</pre>
28
29
       -- selector para el bloque suma/resta
30
       selec \leq z_{in}(N-1) when rot_0_{vec_1} = '0' else (not y_{in}(N-1));
31
32
       x_{out} \le x_{in} - y_{shift} when (selec='0') else x_{in} + y_{shift};
33
       y_out <= y_in + x_shift when (selec='0') else y_in - x_shift;
       z_out <= z_in - beta_i when (selec='0') else z_in + beta_i;</pre>
   end;
   3.2.d. Cordic
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity cordic_stage is
       generic (
            ITERS : natural := 16
       );
       port (
9
           clk : in std_logic;
10
           rst : in std_logic;
11
           rot_0_vec_1 : in std_logic;
           start : in std_logic;
           x_in : in std_logic_vector(ITERS+1 downto 0);
           y_in : in std_logic_vector(ITERS+1 downto 0);
           z_in : in std_logic_vector(ITERS+1 downto 0);
           x_out : out std_logic_vector(ITERS+1 downto 0);
           y_out : out std_logic_vector(ITERS+1 downto 0);
           z_out : out std_logic_vector(ITERS+1 downto 0);
           ready : out std_logic
       );
21
   end:
22
23
   architecture behavioral of cordic_stage is
^{24}
       constant N : natural := ITERS+2;
25
26
       type t_array_mux is array(0 to ITERS-1) of signed(N-1 downto 0);
27
       constant BETAS : t_array_mux := (
            to_signed(32768,N),
            to_signed(19344,N),
           to_signed(10221,N),
            to\_signed(5188,N),
            to_signed(2604,N),
            to_signed(1303,N),
            to_signed(652,N),
            to_signed(326,N),
            to_signed(163,N),
            to_signed(81,N),
            to_signed(41,N),
```



```
to_signed(20,N),
            to_signed(10,N),
            to_signed(5,N),
42
            to_signed(3,N),
            to_signed(1,N)
        );
45
46
        signal x_reg : std_logic_vector(N-1 downto 0);
        signal y_reg : std_logic_vector(N-1 downto 0);
        signal z_reg : std_logic_vector(N-1 downto 0);
        signal x_aux : signed(N-1 downto 0) := (others => '0');
        signal y_aux : signed(N-1 downto 0) := (others => '0');
        signal z_aux : signed(N-1 downto 0) := (others => '0');
        signal x_i : signed(N-1 downto 0);
        signal y_i : signed(N-1 downto 0);
56
        signal z_i : signed(N-1 downto 0);
57
        signal beta_i : signed(N-1 downto 0);
58
        signal iteration : integer range 0 to ITERS-1 := 0;
63
   begin
64
        beta_i <= BETAS(iteration);</pre>
65
66
        process(clk, rst)
67
        begin
68
            if rst='1' then
                 x_i <= (others=>'0');
                 y_i <= (others=>'0');
                 z_i <= (others=>'0');
             elsif rising_edge(clk) then
                 if start='1' then
                     x_i <= signed(x_in);</pre>
                     y_i <= signed(y_in);</pre>
76
                     z_i <= signed(z_in);</pre>
77
                 else
78
                     x_i <= x_aux;</pre>
79
                     y_i <= y_aux;</pre>
80
                     z_i <= z_aux;
                 end if:
            end if;
        end process;
        counter : entity work.counter_N(behavioral2)
86
                          generic map (
                              N => ITERS
                          port map (
                              clk_i => clk,
                              rst_i => rst,
                              restart => start,
                              count => iteration
                          );
        add_sub_logic: entity work.add_sub(behavioral)
97
                              generic map (
98
                                  N => N
100
                              port map (
101
                                  x_in => x_i,
                                  y_{in} => y_{i}
```



```
z_{in} \Rightarrow z_{i}
                                  shift => iteration,
                                  beta_i => beta_i,
                                  rot_0_vec_1 => rot_0_vec_1,
107
                                  x_out => x_aux,
108
                                  y_out => y_aux,
109
                                  z_out => z_aux
110
                             );
111
112
        x_out <= std_logic_vector(x_aux);</pre>
113
        y_out <= std_logic_vector(y_aux);</pre>
        z_out <= std_logic_vector(z_aux);</pre>
        ready <= '1' when iteration=ITERS-1 else '0';
   end;
   3.2.e. Entidad superior
   library IEEE;
   use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
    entity cordic_top is
        generic (
            ITERS : natural := 16
        );
        port (
            clk : in std_logic;
10
            rst : in std_logic;
11
            rot_0_vec_1 : in std_logic;
12
            start : in std_logic;
13
            x_in : in std_logic_vector(ITERS+1 downto 0);
14
            y_in : in std_logic_vector(ITERS+1 downto 0);
15
            z_in : in std_logic_vector(ITERS+1 downto 0);
            x_out : out std_logic_vector(ITERS+1 downto 0);
            y_out : out std_logic_vector(ITERS+1 downto 0);
            z_out : out std_logic_vector(ITERS+1 downto 0);
            ready : out std_logic
        );
21
   end;
22
23
   architecture behavioral of cordic_top is
   signal x_i_ap : std_logic_vector(ITERS+1 downto 0);
25
   signal y_i_ap : std_logic_vector(ITERS+1 downto 0);
    signal z_i_ap : std_logic_vector(ITERS+1 downto 0);
   signal x_o_bp : std_logic_vector(ITERS+1 downto 0);
   signal y_o_bp : std_logic_vector(ITERS+1 downto 0);
   signal z_o_bp : std_logic_vector(ITERS+1 downto 0);
31
   signal x_o_ap : std_logic_vector(2*(ITERS+1)+1 downto 0);
33
   signal y_o_ap : std_logic_vector(2*(ITERS+1)+1 downto 0);
34
   signal GAIN: signed(ITERS+1 downto 0):= "010011011010111101"; -- 79594
36
39
   begin
        PRE: entity work.pre_cordic(behavioral)
41
            generic map(
42
                N = > ITERS + 2
43
44
            port map (
45
                x_in => x_in,
46
                y_in => y_in,
```

 $z_{in} \Rightarrow z_{in}$



```
rot_0_vec_1 => rot_0_vec_1,
                x_{out} => x_{i_ap},
                y_out => y_i_ap,
51
                z_out => z_i_ap
            );
53
54
       CORDIC: entity work.cordic_stage(behavioral)
55
            generic map(
56
                ITERS => ITERS
            port map (
                clk => clk,
                rst => rst,
                rot_0_vec_1 => rot_0_vec_1,
                start => start,
                x_in => x_i_ap,
                y_in => y_i_ap,
65
                z_in => z_i_ap,
66
                x_{out} => x_{o_bp}
67
                y_out => y_o_bp,
68
                z_{out} => z_{o_bp}
                ready => ready
            );
72
       POST:
73
74
       x_o_ap <= std_logic_vector(signed(x_o_bp)*GAIN);</pre>
75
       y_o_ap <= std_logic_vector(signed(y_o_bp)*GAIN);</pre>
76
77
       x_out <= x_o_ap(2*ITERS+2 downto ITERS+1);</pre>
78
       y_out <= y_o_ap(2*ITERS+2 downto ITERS+1);</pre>
79
       z_out <= z_o_bp;
  end:
   3.2.f. Testbench
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   use IEEE.math_real;
   use std.textio.all;
   entity testbench is
   end:
   architecture behavioral of testbench is
       constant ITERS: natural := 16;
11
12
       signal clk : std_logic := '0';
13
       signal rst : std_logic := '1';
14
       signal rot_0_vec_1 : std_logic_vector(1 downto 0);
       signal start : std_logic;
       signal ready : std_logic;
       signal x_in : std_logic_vector(ITERS+1 downto 0);
       signal y_in : std_logic_vector(ITERS+1 downto 0);
       signal z_in : std_logic_vector(ITERS+1 downto 0);
22
       signal x_out : std_logic_vector(ITERS+1 downto 0);
23
       signal y_out : std_logic_vector(ITERS+1 downto 0);
24
       signal z_out : std_logic_vector(ITERS+1 downto 0);
       signal cycle_count : integer := 0;
```



```
file data : text open read_mode is "D:\Documentos\Fiuba\2C2023\SistemasDigitales\TP3\testbench\t
31
   begin
32
33
       clk <= not clk after 10 us;
34
       rst <= '0' after 2 us;
35
36
       Test_Sequence: process
37
            variable 1 : line;
38
            variable ch : character := ' ';
            variable aux : integer;
       begin
41
            while not(endfile(data)) loop
                wait until rising_edge(clk);
                cycle_count <= cycle_count +1;</pre>
44
                -- se lee una linea del archivo
45
                readline(data, 1);
46
                  se extrae un entero de la linea
                read(1,aux);
48
                 -- se carga el valor del operando X
                x_in <= std_logic_vector(to_unsigned(aux,ITERS+2));</pre>
                  - se lee el espacio
                read(1, ch);
                -- se lee otro entero de la linea
                read(1, aux);
                -- se carga el valor del operando Y
                y_in <= std_logic_vector(to_unsigned(aux,ITERS+2));</pre>
56
                 -- se lee otro espacio
57
                read(1, ch);
                -- se lee otro entero de la linea
                read(1, aux);
                -- se carga el operando z
                z_in <= std_logic_vector(to_unsigned(aux,ITERS+2));</pre>
                -- se lee otro espacio
                read(1, ch);
65
                -- se lee otro entero de la linea
66
                read(1, aux);
67
                -- se carga el operando z
68
                rot_0_vec_1 <= std_logic_vector(to_unsigned(aux,2));</pre>
69
                start <= '1';
                wait until rising_edge(clk);
                start <= '0';
                wait until ready='1';
76
                wait until rising_edge(clk);
               end loop;
               file_close(data); -- cierro el archivo
               -- abort
               assert false report
                    "Fin de la simulacion" severity failure;
85
86
       end process Test_Sequence;
87
88
      DUV: entity work.cordic_top(behavioral)
89
                    generic map (
90
                         ITERS => ITERS
```



```
port map(
                            clk => clk,
                            rst => rst,
                            rot_0_vec_1 => rot_0_vec_1(0),
                            start => start,
                            x_{in} => x_{in}
                            y_in => y_in,
                            z_{in} \Rightarrow z_{in}
100
                            x_out => x_out,
101
                            y_out => y_out,
102
                            z_out => z_out,
                            ready => ready
                       );
105
106
   end;
```

3.3. Arquitectura Desenrollada

3.3.a. Registro

port (

clk : in std_logic;

107

Como se explicó previamente, al ralizar pipelining se necesita registrar la salida de cada etapa. A continuación se muestra la descripción en VHDL de la entidad de registro.

```
library IEEE;
   use IEEE.std_logic_1164.all;
   entity reg is
       generic(N: integer := 4);
       port (
            clk : in std_logic;
           rst : in std_logic;
            ena : in std_logic;
           D : in std_logic_vector(N-1 downto 0);
10
            Q : out std_logic_vector(N-1 downto 0)
11
       );
   end;
13
   architecture behavioral of reg is
15
   begin
16
       process(clk, rst)
17
       begin
18
            if rst='1' then
19
                Q <= (others => '0');
20
            elsif rising_edge(clk) then
21
                if ena='1' then
                    Q \ll D;
                end if;
           end if;
       end process;
  end:
   3.3.b. Cordic
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity cordic_unrolled_stage is
       generic (
            ITERS : natural := 16;
            PIPELINE : boolean := True
       );
```



```
rst : in std_logic;
           rot_0_vec_1_in : in std_logic;
           x_in : in std_logic_vector(ITERS+1 downto 0);
           y_in : in std_logic_vector(ITERS+1 downto 0);
           z_in : in std_logic_vector(ITERS+1 downto 0);
           x_out : out std_logic_vector(ITERS+1 downto 0);
           y_out : out std_logic_vector(ITERS+1 downto 0);
           z_out : out std_logic_vector(ITERS+1 downto 0);
           rot_0_vec_1_out : out std_logic
       );
21
   end;
   architecture behavioral of cordic_unrolled_stage is
24
       constant N : natural := ITERS+2;
       type signed_matrix is array(integer range <>) of signed(N-1 downto 0);
       type t_matrix is array(integer range <>) of std_logic_vector;
27
28
       constant BETAS : signed_matrix(0 to ITERS-1) := (
           to_signed(32768,N),
30
           to_signed(19344,N),
           to_signed(10221,N),
           to_signed(5188,N),
           to_signed(2604,N),
           to_signed(1303,N),
           to_signed(652,N),
           to_signed(326,N),
           to_signed(163,N),
           to_signed(81,N),
           to_signed(41,N),
40
           to_signed(20,N),
           to_signed(10,N),
           to_signed(5,N),
           to_signed(3,N),
           to_signed(1,N)
       );
47
       signal x_i : t_matrix(ITERS downto 0)(N-1 downto 0);
       signal y_i : t_matrix(ITERS downto 0)(N-1 downto 0);
49
       signal z_i : t_matrix(ITERS downto 0)(N-1 downto 0);
50
51
       signal x_o : t_matrix(ITERS-1 downto 0)(N-1 downto 0);
52
       signal y_o :
                     t_matrix(ITERS-1 downto 0)(N-1 downto 0);
       signal z_o : t_matrix(ITERS-1 downto 0)(N-1 downto 0);
       signal r0_v1 : std_logic_vector(ITERS downto 0);
       signal rv_aux : t_matrix(ITERS-1 downto 0)(1 downto 0);
57
58
   begin
59
       x_i(0) \le x_i;
60
       y_i(0) <= y_in;
61
       z_i(0) <= z_in;
62
       r0_v1(0) <= rot_0_vec_1_in;
63
       x_out <= x_i(ITERS);</pre>
       y_out <= y_i(ITERS);</pre>
       z_out <= z_i(ITERS);</pre>
       rot_0_vec_1_out <= r0_v1(ITERS);</pre>
70
       cordic: for i in 0 to ITERS-1 generate
71
           cs: entity work.add_sub(behavioral)
72
                    generic map (
                        N => N
```



```
port map (
                           x_in => x_i(i),
                           y_in => y_i(i),
                           z_in => z_i(i),
79
                           shift => i,
                           beta_i => std_logic_vector(BETAS(i)),
                           rot_0_vec_1 => r0_v1(i),
82
                           x_{out} => x_{o(i)}
                           y_out => y_o(i),
                           z_{out} \Rightarrow z_{o(i)}
                      );
        pipeline_condition: if PIPELINE generate
        begin
             regX: entity work.reg(behavioral)
                  generic map(N)
91
                  port map(
92
                      clk => clk,
93
                      rst => rst,
                      ena => '1',
                      D => std_logic_vector(x_o(i)),
                      Q \Rightarrow x_i(i+1)
                 );
             regY: entity work.reg(behavioral)
                  generic map(N)
101
                  port map(
102
                      clk => clk,
103
                      rst => rst,
104
                      ena => '1',
105
                      D => std_logic_vector(y_o(i)),
106
                      Q \Rightarrow y_i(i+1)
                 );
             regZ: entity work.reg(behavioral)
111
             generic map(N)
112
             port map(
113
                  clk => clk,
114
                 rst => rst,
115
                  ena => '1',
116
                 D => std_logic_vector(z_o(i)),
                 Q \Rightarrow z_i(i+1)
             );
             regRV: entity work.reg(behavioral)
121
             generic map(2)
122
             port map(
123
                  clk => clk,
124
                 rst => rst,
125
                  ena => '1',
126
                 D => '0' & r0_v1(i),
127
                 Q => rv_aux(i)
             r0_v1(i+1) <= rv_aux(i)(0);
             else generate
                 x_i(i+1) \le x_o(i);
133
                 y_i(i+1) \le y_o(i);
134
                  z_i(i+1) \le z_0(i);
135
                  r0_v1(i) <= rot_0_vec_1_in;
136
             end generate;
137
        end generate;
```



```
141 end;

Cabe aclarar que la sintaxis:

if PIPELINE generate

else generate

está disponible unicamente para versiones de VHDL superiores a la 2008.
```

3.4. Entidad Superior

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity cordic_ur_top is
       generic (
            ITERS : natural := 16;
            PIPELINE : boolean := True
       );
9
       port (
10
            clk : in std_logic;
11
            rst : in std_logic;
12
            rot_0_vec_1_in : in std_logic;
            x_in : in std_logic_vector(ITERS+1 downto 0);
            y_in : in std_logic_vector(ITERS+1 downto 0);
           z_in : in std_logic_vector(ITERS+1 downto 0);
           x_out : out std_logic_vector(ITERS+1 downto 0);
           y_out : out std_logic_vector(ITERS+1 downto 0);
           z_out : out std_logic_vector(ITERS+1 downto 0);
19
            rot_0_vec_1_out : out std_logic
20
       );
21
   end;
22
23
   architecture behavioral of cordic_ur_top is
   signal x_i_ap : std_logic_vector(ITERS+1 downto 0);
   signal y_i_ap : std_logic_vector(ITERS+1 downto 0);
   signal z_i_ap : std_logic_vector(ITERS+1 downto 0);
27
   signal x_o_bp : std_logic_vector(ITERS+1 downto 0);
   signal y_o_bp : std_logic_vector(ITERS+1 downto 0);
30
   signal z_o_bp : std_logic_vector(ITERS+1 downto 0);
31
33
   signal x_o_ap : std_logic_vector(2*(ITERS+1)+1 downto 0);
   signal y_o_ap : std_logic_vector(2*(ITERS+1)+1 downto 0);
   signal GAIN : signed(ITERS+1 downto 0) := "010011011010111101"; -- 79594
37
38
39
   begin
40
41
       PRE: entity work.pre_cordic(behavioral)
42
            generic map(
43
                N \Rightarrow ITERS+2
            )
            port map (
                x_in => x_in,
                y_{in} => y_{in}
                z_{in} \Rightarrow z_{in}
49
                rot_0_vec_1 => rot_0_vec_1_in,
50
                x_out => x_i_ap,
51
                y_out => y_i_ap,
52
```



```
z_{out} => z_{i_ap}
            );
        CORDIC: entity work.cordic_unrolled_stage(behavioral)
            generic map(
                 ITERS => ITERS,
                 PIPELINE => PIPELINE
59
60
            port map (
                 clk => clk,
                 rst => rst,
                 rot_0_vec_1_in => rot_0_vec_1_in,
                 x_{in} => x_{iap}
                 y_{in} => y_{iap}
                 z_in => z_i_ap,
                 x_out => x_o_bp,
                 y_out => y_o_bp,
69
                 z_{out} \Rightarrow z_{obp},
70
                 rot_0_vec_1_out => rot_0_vec_1_out
71
            );
        POST:
        x_o_ap <= std_logic_vector(signed(x_o_bp)*GAIN);</pre>
        y_o_ap <= std_logic_vector(signed(y_o_bp)*GAIN);</pre>
        x_out <= x_o_ap(2*ITERS+2 downto ITERS+1);</pre>
79
        y_out <= y_o_ap(2*ITERS+2 downto ITERS+1);</pre>
80
        z_out <= z_o_bp;
81
   end;
```

3.5. Generación de delay

Se utilizó este componente para poder alinear las entradas con las salidas durante la simulación.

```
library ieee;
   use ieee.std_logic_1164.all;
2
   entity delay_gen is
       generic (
                N: natural:= 18;
                DELAY: natural:= 0
           );
       port (
           clk: in std_logic;
           rst: in std_logic;
           A: in std_logic_vector(N-1 downto 0);
           B: out std_logic_vector(N-1 downto 0)
       );
14
   end;
15
16
17
   architecture behavioral of delay_gen is
18
       type std_logic_matrix is array(DELAY-1 downto 0) of std_logic_vector(N-1 downto 0);
19
       signal sr : std_logic_matrix;
20
21
   begin
       process(clk,rst)
22
       begin
23
            if rst='1' then
24
                sr <= (others=>(others=>'0'));
25
            elsif clk = '1' and clk'event then
26
                sr(DELAY-1 downto 1) <= sr(DELAY-2 downto 0);</pre>
                sr(0) <= A;
            end if;
       end process;
```



```
B \le sr(DELAY-1);
   end;
   3.5.a. Testbench
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity tb_cordic_unrolled is
   end;
   architecture behavioral of tb_cordic_unrolled is
       constant N : natural := 16;
       signal clk : std_logic := '0';
10
       signal rst : std_logic := '1';
11
       signal x_in : std_logic_vector(N+1 downto 0) := std_logic_vector(to_signed(10000,N+2));
12
       signal y_in : std_logic_vector(N+1 downto 0) := std_logic_vector(to_signed(10000,N+2));
13
       signal z_in : std_logic_vector(N+1 downto 0) := std_logic_vector(to_signed(32768,N+2));
       signal x_aux : std_logic_vector(N+1 downto 0);
       signal y_aux : std_logic_vector(N+1 downto 0);
       signal z_aux : std_logic_vector(N+1 downto 0);
       signal x_out : std_logic_vector(N+1 downto 0);
       signal y_out : std_logic_vector(N+1 downto 0);
21
       signal z_out : std_logic_vector(N+1 downto 0);
22
23
       signal rot_0_vec_1_in : std_logic := '0';
24
       signal rot_0_vec_1_out : std_logic;
25
26
       clk <= not clk after 10 us;
       rst <= '0' after 2 us;
       x_in <= std_logic_vector(to_signed(-10000,N+2)) after 150 us;</pre>
       y_in <= std_logic_vector(to_signed(10000,N+2)) after 150 us;</pre>
31
       z_in <= std_logic_vector(to_signed(65536,N+2)) after 30 us, std_logic_vector(to_signed(98304,N+2))
32
               std_logic_vector(to_signed(163840,N+2)) after 90 us, std_logic_vector(to_signed(0,N+2))
33
       rot_0_vec_1_in <= '1' after 120 us;
34
       cordic: entity work.cordic_ur_top(behavioral)
                    generic map (
                        ITERS => N,
                        PIPELINE => True
                    port map(
                        clk => clk,
                        rst => rst,
                        rot_0_vec_1_in => rot_0_vec_1_in,
44
                        x_in => x_in,
                        y_in => y_in,
                        z_{in} \Rightarrow z_{in}
                        x_out => x_out,
                        y_out => y_out,
                        z_out => z_out,
                        rot_0_vec_1_out => rot_0_vec_1_out
                    );
            -- Instanciacion de la linea de retardo
       delz: entity work.delay_gen(behavioral)
54
           generic map(N+2, N)
55
           port map(clk, '0', std_logic_vector(z_in), z_aux);
       -- Verificacion de la condicion
```

-- Instanciacion de la linea de retardo





4. Simulación

En esta sección se muestran los resultados obtenidos de realizar la simulación de comportamiento sobre los testbenchs.

Para ambas arquitecturas los valores testeados son los siguientes:

Xin	Yin	Zin	Xout	Yout
10000	10000	32768	0	14142
10000	10000	65563	-10000	10000
10000	10000	98304	-14142	0
10000	10000	163840	0	- 14142

Tabla 1: Valores del testbench, modo rotación

Xir	1	Yin	Zin	Xout	Zout
1000	00	10000	0	14142	32768
-100	00	10000	0	14142	98304

Tabla 2: Valores del testbench, modo vectorización

En ambos casos se eligieron valores que permitan ver tanto el algoritmo como el pre-procesamiento.

4.1. Arquitectura iterativa

A continuación se muestran las simulaciones de las señales para el modo rotación.




Figura 7: Simulación del modo rotación para $z_{in}=32768\,$




Figura 8: Simulación del modo rotación para $z_{in} = 65563$




Figura 9: Simulación del modo rotación para $z_{in} = 98304$




Figura 10: Simulación del modo rotación para $z_{in}=163840$

Como se puede observar, hay una leve diferencia entre los valores esperados y los obtenidos, debida al redondeo producido por la precisión del algoritmo.

En las siguientes figuras se muestran las simulaciones para el modo vectorización.




Figura 11: Simulación del modo vectorización para $x_{in}=10000,\,y_{in}=10000$




Figura 12: Simulación del modo vectorización para $x_{in}=-10000,\,y_{in}=10000$

Nuevamente se observan leves diferencias, pero se puede concluir que los valores obtenidos son correctos.

4.2. Arquitectura desenrollada

A continuación se muestran los resultados obtenidos de la simulación de la arquitectura desenrollada, tanto para el modo de rotación como el modo de vectorización.




Figura 13: Simulación del modo rotación para $z_{in}=32768\,$




Figura 14: Simulación del modo rotación para $z_{in}=65563$




Figura 15: Simulación del modo rotación para $z_{in}=98304$



Figura 16: Simulación del modo rotación para $z_{in}=163840$




Figura 17: Simulación del modo vectorización para $x_{in}=10000,\,y_{in}=10000$




Figura 18: Simulación del modo vectorización para $x_{in}=-10000,\,y_{in}=10000$

Como se puede observar, se obtuvieron resultados similares para ambas arquitecturas.

5. Síntesis

La síntesis del diseño se hizo sobre la FPGA xc7a15tftg256-1, utilizando Vivado. En primer lugar se muestra el RTL de cada arquitectura y luego se muestran los recursos utilizados en cada caso.




Figura 19: RTL para la Arquitectura Iterativa




Figura 20: RTL del componente CORDIC para la Arquitectura Iterativa




Figura 21: RTL para la Arquitectura Desenrollada




Figura 22: Parte del RTL del componente CORDIC para la Arquitectura Iterativa

En el caso de la arquitectura desenrollada no es posible visualizar de manera completa la entidad CORDIC dado que son componentes concatenados N veces, pero de todos modos se muestra una parte para poder observar cómo la salida de una etapa se conecta a la entrada de la próxima.

A continuación se muestra la utilización de recursos para cada arquitectura

Resource	Utilization	Available	Utilization %
LUT	318	10400	3.06
FF	86	20800	0.41
DSP	2	45	4.44
IO	113	170	66.47

Figura 23: Uso de recursos de la Arquitectura Iterativa

Resource	Utilization	Available	Utilization %
LUT	965	10400	9.28
FF	880	20800	4.23
DSP	2	45	4.44
Ю	112	170	65.88

Figura 24: Uso de recursos de la Arquitectura Desenrollada

La arquitectura desenrollada presenta un uso claramente mayor de los recursos de la FPGA, dado que se generaron N etapas de la unidad de CORDIC, en vez de reutilizar una única etapa como ocurre en la arquitectura iterativa.

6. Conclusión

En este trabajo se cumplió el objetivo de describir, simular y sintetizar el algoritmo CORDIC. Se pudo apreciar su utilidad y su simpleza, dado que se puede implementar mediante operaciones del tipo suma/resta/desplazamiento y logra



la producción de funciones trigonómetricas, hiperbólicas y cambios de coordenadas de un sistema polar a uno cartesiano y viceversa.

Además, se pudo realizar una comparación entre ambas arquitecturas implementadas. Por un lado, la arquitectura iterativa utiliza menos recursos físicos en la FPGA. Sin embargo, la arquitectura desenrollada con el uso de *pipeline* permite realizar cambios en la entrada sobre la marcha, evitando la necesidad de esperar a que se termine de computar un valor para que se empiece a calcular el próximo. Esto es especialmente útil cuando se tiene un gran set de datos a calcular. La desventaja de esta arquitectura se presenta en un mayor uso de recursos de la placa.