

Sistemas Digitales

Trabajo Práctico N2

Aritmética de punto flotante

Denise Gayet 100828 dgayet@fi.uba.ar



Sistemas Digitales

Trabajo Práctico N2: Aritmética de punto flotante

Denise Gayet 100828 dgayet@fi.uba.ar

Índice

2.2. Diagrama esquemático del sumador 3. Descripción en VHDL 3.1. Generalidades 3.2. Multiplicador 3.2.a. Exponente 3.2.b. Significando 3.2.c. Módulo superior 3.3. Sumador 3.4. Registro 3.5. Generador de delay 3.6. Testbench 3.6.a. Multiplicación 3.6.b. Suma/Resta 4. Simulación 4.1. Multiplicador 4.1.a. Resolución de errores	1.	Enunciado	2
3.1. Generalidades 3.2. Multiplicador 3.2.a. Exponente 3.2.b. Significando 3.2.c. Módulo superior 3.3. Sumador 3.4. Registro 3.5. Generador de delay 3.6. Testbench 3.6.a. Multiplicación 3.6.b. Suma/Resta 4. Simulación 4.1. Multiplicador 4.1.a. Resolución de errores 4.2. Sumador	2.	Introducción 2.1. Diagrama esquemático del multiplicador	2 2 4
3.6.b. Suma/Resta	3.	3.1. Generalidades 3.2. Multiplicador 3.2.a. Exponente 3.2.b. Significando 3.2.c. Módulo superior 3.3. Sumador 3.4. Registro 3.5. Generador de delay 3.6. Testbench	5 6 6 7 7 9 12 13 14 14
5. Síntesis		3.6.b. Suma/Resta	19 19 19
6. Conclusión	-		20 21



1. Enunciado

El presente Trabajo Práctico tiene como objetivo aprender a especificar, diseñar, describir una arquitectura, simular, sintetizar e implementar en FPGA algunas funciones de una unidad aritmética de punto flotante.

2. Introducción

En este trabajo se implementaron dos unidades aritméticas de punto flotante: la operación suma/resta y la multiplicación, sobre vectores de largo arbitrario menor a 32 bits (con un campo de exponente y significando que no siguen la norma IEEE 754). En ambos casos, se utilizó como método de redondeo el truncamiento y, en caso de obtener una resultado fuera del rango de operación se aplicó la saturación (llevar el resultado al valor máximo o mínimo posible).

Un número representado mediante punto flotante en sistema binario consta de 3 vectores concatenados: 1 vector de 1 bit que representa el signo (Sx), 1 vector de Ne bits que representa el exponente (Ex), y 1 vector de Nf bits que representa el significando (Fx). Con estos vectores se puede armar el número (X) a representar, como se muestra a continuación:

$$X = (-1)^{Sx} \cdot 2^{(Ex - EXC)} \cdot \left(1 + \frac{Fx}{2^{Nf}}\right)$$
 (1)

donde tanto Ex como Fx se interpretan sin signo.

EXC representa el excedente y vale: $2^{Ne-1} - 1$, con lo cual, el exponente puede tomar valores dentro del rango: $[-2^{Ne-1} - 1; 2^{Ne-1}]$.

2.1. Diagrama esquemático del multiplicador

La multiplicación de dos números representados con punto flotante se puede escribir de la siguiente manera:

$$z = x \cdot y$$

$$z = (-1)^{Sx} \cdot 2^{(Ex - EXC)} \cdot \left(1 + \frac{Fx}{2^{Nf}}\right) \cdot (-1)^{Sy} \cdot 2^{(Ey - EXC)} \cdot \left(1 + \frac{Fy}{2^{Nf}}\right)$$

$$z = \left[(-1)^{Sx} \cdot (-1)^{Sy}\right] \cdot \left[2^{(Ex + Ey - EXC) - EXC}\right] \cdot \left[\left(1 + \frac{Fx}{2^{Nf}}\right)\left(1 + \frac{Fy}{2^{Nf}}\right)\right]$$
(2)

El primer término representa el signo y se pude expresar como: Sz = Sx XOR Sy.

El segundo término se corresponde con el exponente: $Ez^* = Ex + Ey - EXC$, y debe encontrarse dentro del rango definido anteriormente. De caso contrario, se debe llevar el número a un valor de saturación.

Por último, el tercer término se corresponde con la mantisa de Z. Como se puede observar en la ecuación 1, cualquier mantisa de un número representado mediante punto flotante puede tomar valores entre 1 y 2. Sin embargo, la mantisa del resultado tal como está expresada puede tomar valores entre 1 y 4. Se muestra a continuación los posibles escenarios:

$$Mz = AB, \overline{ZZZZZZZZ...ZZZZZ}$$

$$Mz = 01, ZZZZZZZ...ZZZZZ$$

$$Mz = 10, ZZZZZZZ...ZZZZZ$$

$$Mz = 11, ZZZZZZZ...ZZZZZ$$

$$Mz = 11, ZZZZZZZ...ZZZZZ$$
(3)

En caso de el bit A valga '0', el resultado de la mantisa es < 2, por lo tanto, para formar el significando de Z se toman Nf bits desde el bit siguiente al bit B.

En caso de que el bit A valga '1', el resultado de la mantisa es > 2. Para llevar el significando al rango correcto, se **incrementa el exponente**, y se toma el significando de Z desde el bit B.

A continuación, se muestra en la figura 1, el diagrama en bloques del circuito:




Figura 1: Diagrama en bloques del multiplicador

Este bloque recibe dos entradas X e Y, dos vectores de largo Nf + Ne + 1 que se organizan como se muestra en la figura. La salida se calcula como se explicó previamente y se empaqueta en el vector de salida z.



2.2. Diagrama esquemático del sumador

La suma o resta de dos números representados con punto flotante se puede escribir de la siguiente manera:

$$z = x \pm y$$

$$z = (-1)^{Sx} \cdot 2^{(Ex - EXC)} \cdot \left(1 + \frac{Fx}{2^{Nf}}\right) \pm (-1)^{Sy} \cdot 2^{(Ey - EXC)} \cdot \left(1 + \frac{Fy}{2^{Nf}}\right)$$

$$z = \left[(-1)^{Sx} \cdot 2^{Ex} \cdot \left(1 + \frac{Fx}{2^{Nf}}\right) \pm (-1)^{Sy} \cdot 2^{Ey} \cdot \left(1 + \frac{Fy}{2^{Nf}}\right)\right] 2^{-EXC}$$
(4)

Suponiendo que $Ex \geq Ey$, se multiplica y divide la expresión por 2^{Ex} y se obtiene:

$$z = \left[(-1)^{Sx} \cdot \left(1 + \frac{Fx}{2^{Nf}} \right) \pm (-1)^{Sy} \cdot \left(1 + \frac{Fy}{2^{Nf}} \right) \cdot 2^{Ex - Ey} \right] \cdot 2^{Ex - EXC}$$
 (5)

A partir del primer término se puede calcular la mantisa del resultado.

Como se supuso que $Ex \ge Ey$, el exponente que multiplica a la mantisa de y está desplazado Ex - Ey hacia la **derecha**. De la misma forma, para realizar el cálculo, se puede desplazar la mantisa de x, una cantidad Ex - Ey bits hacia la **izquierda**, como se muestra en la figura 2.




Figura 2: Cálculo de la mantisa del resultado

Luego, basta con hacer la suma binaria de ambos operandos para obtener la mantisa del resultado, teniendo en cuenta que previamente se debe complementar los operandos según fuera necesario para reflejar el signo de cada uno y la operación a realizar. Por lo tanto, el resultado tiene el signo correspondiente y para obtener el significando Fz se debe complementar el vector en caso de ser negativo.

A partir de Mz^* (según se observa en la figura 2), se obtiene el significando de la salida tomando los Nf bits siguiente al primer '1' del vector (este bit será el '1' implícito de la mantisa).

Por último, teniendo en cuenta que en la ecuación 5 se tiene como exponente provisorio el exponente de x Ex, se puede calcular mediante el resultado de la mantisa cuánto se debe desplazar dicho exponente para obtener Ez: el '1' implícito de x se encuentra en el bit Nf + (Ex - Ey), con lo cual, la diferencia entre dicho bit y el bit del '1' implícito de Mz^* (señalizado en la figura 2 como K) es el desplazamiento que se debe aplicar. En conclusión:

$$Ez = Ex + (K - (Nf + (Ex - Ey)))$$
 (6)

Cabe aclarar que como se supuso que $Ex \ge Ey$, se debe buscar previamente a realizar el cálculo el operando con mayor exponente e intercambiar los operandos si fuera el caso en que Ey > Ex.

A continuación, en la figura 3 se muestra el diagrama en bloques de esta unidad aritmética:




Figura 3: Diagrama en bloques del sumador/restar

En este caso se obvió la lógica particular para cuando algún operando es 0 y la lógica de saturación para no aumentar innecesariamente el tamaño del diagrama.

3. Descripción en VHDL

3.1. Generalidades

La implementación de ambas unidades aritiméticas es puramente combinacional. Sin embargo, se registraron tanto las entradas como la salida para evitar posibles desincronizaciones. Estos módulos que están sincronizados con el clock, reciben como entrada la señal de clock, y transicionan en el flanco **ascendente** del mismo.

Además, dichos módulos tienen de entrada la señal de reset, que se activa al estar en alto y pone a todos los módulos en su estado inicial. El reset es **asincrónico**, es decir, funciona de manera independiente al flanco del clock. Ambas señales son globales.

Para ambas unidades aritméticas se utilizaron los siguientes valores de saturaciones:

■ Para el exponente:



- Saturación por valor máximo: $2^{Ne} 1$
- Saturación por valor mínimo: 0
- Para el significando:
 - Saturación por valor máximo: $2^{Nf}-1$
 - Saturación por valor mínimo: 0

Cabe destacar que la convención tomada difiere de la utilizada en los archivos de testbench (En el cual la saturación del exponente se toma como $2^{Ne} - 2$), por lo que se tuvo que modificar la misma para poder evaluar el correcto funcionamiento de la implimentación.

3.2. Multiplicador

Como se puede observar en el diagrama en bloques de la mulitpilicación, la implementación es fácilmente separable en distintos módulos, siendo necesario utilizar unas pocas señales para comunicarlos. Por lo tanto, se dividió la descripción en tres módulos distintos: el cálculo del signo, el cálculo del exponente y el cálculo del significando. Luego, se combinaron en un único modulo superior que empaqueta el resultado.

3.2.a. Exponente

En primer lugar, se muestra la descripción en VHDL para el cálculo del exponente:

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity exponent is
       generic (
           NE : natural := 7
       port (
9
           Ex : in std_logic_vector(NE-1 downto 0);
10
           Ey : in std_logic_vector(NE-1 downto 0);
           is_0 : in std_logic;
           add1 : in std_logic;
           Ez : out std_logic_vector(NE-1 downto 0);
           saturation : out std_logic_vector (1 downto 0)
15
       );
16
   end;
17
18
   architecture behavioral of exponent is
19
       signal Ex_ext : unsigned(NE+1 downto 0);
20
       signal Ey_ext : unsigned(NE+1 downto 0);
       signal Ez_pre : unsigned(NE+1 downto 0);
       signal aux_add1 : unsigned(NE+1 downto 0);
       signal aux_Ez : unsigned(NE-1 downto 0);
25
       signal EXC_2C : unsigned(NE+1 downto 0) := not to_unsigned(2**(NE-1)-1, NE+2) + 1;
26
       signal OVERFLOW_VALUE : unsigned(NE-1 downto 0) := to_unsigned(2**(NE)-2, NE);
27
       signal ZERO_VALUE : unsigned(NE-1 downto 0) := to_unsigned(0, NE);
28
29
   begin
30
       Ex_ext <= unsigned("00" & Ex);</pre>
31
       Ey_ext <= unsigned("00" & Ey);</pre>
32
       aux_add1 <= to_unsigned(1, NE+2) when add1='1' else to_unsigned(0, NE+2);
       Ez_pre <= Ex_ext + Ey_ext + EXC_2C + aux_add1;</pre>
       saturation <= std_logic_vector(Ez_pre(NE+1 downto NE));</pre>
       aux_Ez <= Ez_pre(NE-1 downto 0) when Ez_pre(NE+1 downto NE)="00" else
                  OVERFLOW_VALUE when Ez_pre(NE+1 downto NE)="01" else ZERO_VALUE;
37
       Ez <= std_logic_vector(aux_Ez) when is_0='0' else std_logic_vector(ZERO_VALUE);</pre>
38
   end;
```



3.2.b. Significando

Luego, el código para el cálculo del significando.

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity significand is
       generic (
           NF : natural := 21
       );
       port (
9
           Fx : in std_logic_vector(NF-1 downto 0);
10
            Fy : in std_logic_vector(NF-1 downto 0);
11
            is_0 : in std_logic;
12
            saturation : in std_logic_vector(1 downto 0);
           Fz : out std_logic_vector(NF-1 downto 0);
14
            add1 : out std_logic
15
       );
16
   end;
17
18
19
   architecture behavioral of significand is
20
       signal Fx_ext : unsigned(NF downto 0);
21
       signal Fy_ext : unsigned(NF downto 0);
22
       signal Fz_ext : unsigned(2*NF+1 downto 0);
23
       signal Fz_aux : unsigned(NF-1 downto 0);
24
       signal Fz_pre : unsigned(NF-1 downto 0);
25
       signal Fz_MSB : std_logic;
26
       signal aux_sat : std_logic;
       constant ZERO_VALUE : unsigned(NF-1 downto 0) := to_unsigned(0, NF);
       constant SAT_VALUE : unsigned(NF-1 downto 0) := to_unsigned(2**NF -1, NF);
   begin
32
33
       Fx_ext <= unsigned('1' & Fx);</pre>
34
       Fy_ext <= unsigned('1' & Fy);</pre>
35
       Fz_ext <= Fx_ext * Fy_ext;</pre>
36
       Fz_MSB <= Fz_ext(2*NF+1);</pre>
       Fz_aux <= Fz_ext(2*NF downto NF+1) when Fz_MSB='1' else Fz_ext(2*NF-1 downto NF);
       Fz_pre <= Fz_aux when (saturation="10" or saturation="00") else
                  SAT_VALUE when saturation="01" else ZERO_VALUE;
41
       aux_sat <='0' when (is_0='0') else '1';</pre>
42
       Fz <= std_logic_vector(Fz_pre) when is_0='0' else std_logic_vector(ZERO_VALUE);
43
       add1 <= Fz_MSB;
44
  end;
```

3.2.c. Módulo superior

Por último, se muestra el módulo superior que combina el resto de los módulos. El cálculo del signo es muy sencillo, por lo que no amerita un archivo separado para implementarlo.



```
clk : in std_logic;
           rst : in std_logic;
           x : in std_logic_vector(NF+NE downto 0);
            y : in std_logic_vector(NF+NE downto 0);
            z : out std_logic_vector(NF+NE downto 0)
       );
16
   end;
17
18
   architecture behavioral of fp_multiplication is
19
       signal is_0 : std_logic;
20
       signal sign : std_logic;
       signal add_1 : std_logic;
       signal saturation : std_logic_vector(1 downto 0);
       signal x_reg : std_logic_vector(NF+NE downto 0);
       signal y_reg : std_logic_vector(NF+NE downto 0);
       signal z_reg : std_logic_vector(NF+NE downto 0);
27
28
   begin
29
30
       regX: entity work.reg(behavioral)
            generic map(NF+NE+1)
            port map(
                clk => clk,
                rst => rst,
                ena => '1',
36
                D => x,
                Q \Rightarrow x_reg
38
           );
39
40
       regY: entity work.reg(behavioral)
41
            generic map (NF+NE+1)
            port map (
                clk => clk,
                rst => rst,
                ena => '1',
                D => y,
47
                Q => y_reg
48
           );
49
50
       regZ: entity work.reg(behavioral)
51
            generic map (NF+NE+1)
            port map (
                clk => clk,
                rst => rst,
                ena => '1',
                D => z_reg,
57
                Q => z
58
           );
59
60
       IS_0_INST : is_0 <= '1' when (unsigned(x_reg(NF+NE-1 downto 0))=0 OR unsigned(y_reg(NF+NE-1 down
61
                             else '0';
62
       SIGN_INST : sign <= x_reg(NF+NE) XOR y_reg(NF+NE);</pre>
       EXP_INST : entity work.exponent(behavioral)
                    generic map (
                        NE => NE
69
                    port map (
70
                         Ex => x_reg(NF+NE-1 downto NF),
71
                         Ey => y_reg(NF+NE-1 downto NF),
72
                         is_0 => is_0,
                         add1 => add_1,
```



```
Ez => z_reg(NF+NE-1 downto NF),
                             saturation => saturation
                        );
         SIG_INST : entity work.significand(behavioral)
                        generic map (
                             NF => NF
                        )
                        port map (
                             Fx \Rightarrow x_{reg}(NF-1 \text{ downto } 0),
                             Fy \Rightarrow y_{reg}(NF-1 downto 0),
                             is_0 \Rightarrow is_0,
                             saturation => saturation,
                             Fz \Rightarrow z_{reg}(NF-1 \text{ downto } 0),
                             add1 => add_1
                        );
90
91
         Z_sign_inst: z_reg(NF+NE) <= sign;</pre>
92
   end;
93
```

3.3. Sumador

37

Dado que el sumador es sustancialmente más complejo que el multiplicador, se optó por implementarlo en un único archivo, para evitar las múltiples señales que se deberían comunicar entre el cálculo del exponente, el significando y la suma.

A continuación se muestra la descripción en VHDL del sumador/restador:

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity fp_add is
       generic (
           NE : natural := 7;
            NF : natural := 21
       );
       port (
            clk : in std_logic;
           rst : in std_logic;
           add_sub : in std_logic;
           x : in std_logic_vector(NF+NE downto 0);
14
            y : in std_logic_vector(NF+NE downto 0);
15
            z : out std_logic_vector(NF+NE downto 0)
16
       );
17
18
   end;
19
   architecture behavioral of fp_add is
20
       function search_implicit_1(value: unsigned(2**NE+NF downto 0)) return integer is
21
            variable found : boolean := false;
22
            variable ind : integer range 0 to 2**NE+NF := 0;
23
24
       begin
            for i in (2**NE + NF) downto 0 loop
26
                if not found then
                    ind := i;
                end if;
                if value(i) = '1' then
                    found := true;
                end if:
           end loop;
34
           return ind;
35
       end;
36
```



```
signal is_0 : std_logic_vector(1 downto 0) := "00";
       signal saturation : std_logic_vector(1 downto 0) := "00";
       signal x_reg : std_logic_vector(NF+NE downto 0) := (others => '0');
       signal y_reg : std_logic_vector(NF+NE downto 0) := (others => '0');
       signal z_reg : std_logic_vector(NF+NE downto 0) := (others => '0');
       signal Sx : std_logic := '0';
       signal Fx : std_logic_vector(NF-1 downto 0) := (others => '0');
       signal Ex : std_logic_vector(NE-1 downto 0) := (others => '0');
       signal Sy : std_logic := '0';
       signal Fy : std_logic_vector(NF-1 downto 0) := (others => '0');
       signal Ey : std_logic_vector(NE-1 downto 0) := (others => '0');
       signal Sz : std_logic := '0';
       signal Fz : std_logic_vector(NF-1 downto 0) := (others => '0');
       signal Ez : std_logic_vector(NE-1 downto 0) := (others => '0');
56
       -- constantes y seniales del calculo del significante
       constant F_SAT_VALUE : std_logic_vector(NF-1 downto 0) := std_logic_vector(to_unsigned(2**NF-1, )
       constant F_ZERO_VALUE : std_logic_vector(NF-1 downto 0) := std_logic_vector(to_unsigned(0, NF));
       constant E_SAT_VALUE : std_logic_vector(NE-1 downto 0) := std_logic_vector(to_unsigned(2**NE-1, )
       constant E_ZERO_VALUE : std_logic_vector(NE-1 downto 0) := std_logic_vector(to_unsigned(0, NE));
       signal Fx_ext : unsigned(NF downto 0) := (others => '0');
       signal Fy_ext : unsigned(NF downto 0) := (others => '0');
       signal aligned_Fx : unsigned(NF+2**NE-1 downto 0) := (others => '0');
       signal aligned_Fy : unsigned(NF+2**NE-1 downto 0) := (others => '0');
       signal Mx : unsigned(NF+2**NE+1 downto 0) := (others => '0');
       signal My : unsigned(NF+2**NE+1 downto 0) := (others => '0');
       signal Sx_ext : std_logic := '0';
       signal Sy_ext : std_logic := '0';
75
76
       signal Mz_pre : unsigned(NF+2**NE+1 downto 0) := (others => '0');
77
       signal Mz : unsigned(NF+2**NE+1 downto 0) := (others => '0');
       signal Mz_shift : unsigned(NF+2**NE+1 downto 0) := (others => '0');
       signal Fz_pre : unsigned(NF-1 downto 0) := (others => '0');
       signal Fz_aux : std_logic_vector(NF-1 downto 0) := (others => '0');
       signal abs_exp_diff : unsigned(NE downto 0) := (others => '0');
       signal aux_index : integer range 0 to 2**NE+NF := 0;
       signal shift : integer := 0;
       signal lower_index : integer range 0 to 2**NE+NF := 20;
       signal upper_index : integer range 0 to 2**NE+NF := 0;
       -- constantes y seniales del calculo del exponente
       signal Ex_ext : unsigned(NE+1 downto 0);
       signal Ey_ext : unsigned(NE+1 downto 0);
       signal Ez_pre : unsigned(NE+1 downto 0);
       signal aux_Ez : std_logic_vector(NE-1 downto 0);
       signal exp_diff : unsigned(NE+1 downto 0);
       signal index : unsigned(NE+1 downto 0);
98
   begin
100
```



```
regX: entity work.reg(behavioral)
                 generic map(NF+NE+1)
                 port map(
                      clk => clk,
105
                      rst => rst,
106
                      ena => '1',
107
                      D => x,
108
                      Q \Rightarrow x_reg
109
                 );
110
111
        regY: entity work.reg(behavioral)
                 generic map (NF+NE+1)
                 port map (
                      clk => clk,
                      rst => rst,
116
                      ena => '1',
117
                     D => y,
118
                      Q => y_reg
119
                 );
120
121
        regZ: entity work.reg(behavioral)
                 generic map (NF+NE+1)
                 port map (
                      clk => clk,
                      rst => rst,
                      ena => '1',
127
                      D => z_reg,
128
                      Q => z
129
                 );
130
131
        ZERO : is_0 <= "10" when (unsigned(x_reg(NF+NE-1 downto 0))=0 AND unsigned(y_reg(NF+NE-1 downto 0))
132
                         "10" when (unsigned(x_reg(NF+NE-1 downto 0))/=0 AND unsigned(y_reg(NF+NE-1 downto
                         "11" when (unsigned(x_reg(NF+NE-1 downto 0))=0 AND unsigned(y_reg(NF+NE-1 downto
                         "00";
135
136
        EXPONENT :
137
             Ex <= x_reg(NF+NE-1 downto NF);</pre>
138
             Ey <= y_reg(NF+NE-1 downto NF);</pre>
139
140
             Ex_ext <= "00" & unsigned(Ex);</pre>
141
             EY_ext <= "00" & unsigned(Ey);
142
             exp_diff <= Ex_ext + (not Ey_ext + 1);</pre>
             index <= unsigned(std_logic_vector(to_signed(shift, NE+2)));</pre>
             Ez_pre <= Ex_ext+index when exp_diff(NE)='0' else Ey_ext+index;</pre>
147
148
             -- chequeo por algun operando = 0;
149
             aux_Ez <= std_logic_vector(Ez_pre(NE-1 downto 0)) when is_0="00" else</pre>
150
                        Ex when is_0="01" else
151
                        Ey when is_0="10" else
152
                        E_ZERO_VALUE;
153
             -- saturacion
             saturation <= std_logic_vector(Ez_pre(NE+1 downto NE));</pre>
             Ez <= aux_Ez when (saturation="00" or saturation="10") else
                    E_SAT_VALUE when (saturation="01") else
                    E_ZERO_VALUE when (saturation="10");
159
160
        SIGNIFICAND :
161
162
             -- tomo el significando de X y de Y
163
             Fx <= x_reg(NF-1 downto 0);</pre>
164
             Fy <= y_reg(NF-1 downto 0);</pre>
```



```
-- elijo Fx* y Fy* segun el MSB de la resta de los exponentes y agrego el 1 implicito
            Fx_ext <= ('1' & unsigned(Fx)) when exp_diff(NE) = '0' else ('1' & unsigned(Fy));
            Fy_ext <= ('1' & unsigned(Fy)) when exp_diff(NE) = '0' else ('1' & unsigned(Fx));
170
            -- en caso de que la operacion sea una resta debo cambiar el signo del operando Y:
            Sx_ext <= Sx when exp_diff(NE) = '0' else (add_sub XOR Sy);</pre>
172
            Sy_ext <= add_sub XOR Sy when exp_diff(NE) = '0' else Sx;
173
            -- armo las alineaciones en funcion de la abs(Ex - Ey)
            abs_exp_diff <= exp_diff(NE downto 0) when exp_diff(NE) = '0' else (not exp_diff(NE downto 0)
            aligned_Fy <= to_unsigned(0, 2**NE-1) & Fy_ext;
            aligned_Fx <= shift_left(to_unsigned(0, 2**NE-1) & Fx_ext, to_integer(abs_exp_diff));</pre>
            -- Complemento a 2 correspondiente a cada mantisa en funcion de su signo y si es una resta o
            Mx <= "00" & unsigned(aligned_Fx) when Sx_ext='0' else ("11" & unsigned(not aligned_Fx + 1))
181
            My <= "00" & unsigned(aligned_Fy) when Sy_ext='0' else unsigned( "11" & not aligned_Fy + 1);
182
183
             -- Sumo ambas mantisas y si resulta negativa complemento.
184
            Mz_pre \le Mx + My;
185
            Mz <= Mz_pre when (Mz_pre(2**NE+NF+1)='0') else (not Mz_pre+1);
            -- Busco el 1 implicito de la mantisa resultante
            aux_index <= search_implicit_1(Mz(2**NE+NF downto 0));</pre>
            shift <= aux_index - (NF+to_integer(abs_exp_diff));</pre>
191
            -- Defino los indices que corresponden al significando de Z (Fz),
192
            -- en caso de que el largo del vector resultante sea < NF, se paddea con 0 a la derecha.
193
            upper_index <= aux_index-1 when (aux_index>0) else 0;
194
            lower_index <= aux_index-NF when (aux_index-NF > 0) else 0;
195
            Mz_shift <= shift_left(Mz, Mz'length - aux_index);</pre>
196
            Fz_pre <= Mz_shift(Mz'length-1 downto Mz'length - NF);
            -- chequeo por algun operando = 0;
            Fz_aux <= std_logic_vector(Fz_pre) when (is_0="00") else
201
                      Fx when (is_0="01") else
202
                      Fy when (is_0="10") else
203
                       F_ZERO_VALUE;
204
205
            -- saturacion
206
            Fz <= Fz_aux when (saturation="00" or saturation="10") else
            F_SAT_VALUE when (saturation="01") else
            F_ZERO_VALUE when (saturation="10");
        SIGN :
211
            Sx <= x_reg(NF+NE);</pre>
212
            Sy <= y_reg(NF+NE);
213
            -- el signo de la salida es el signo de la mantisa resultante
214
            -- (dado que complemente cada operando segun fuera necesario)
215
            Sz \leftarrow Mz_pre(2**NE+NF) when is_0="00" else
216
                  Sx when is_0="01" else
217
                  add_sub XOR Sy when is_0="10" else
                  '0';
220
        z_reg <= Sz & Ez & Fz;</pre>
221
  end:
```

3.4. Registro

Como se explicó previamente, se registraron las entradas y las salidas en ambas unidades aritméticas. Esto se realizó mediante la utilización de un flip-flop D.

library IEEE;



```
use IEEE.std_logic_1164.all;
   entity reg is
       generic(N: integer := 4);
5
       port (
6
            clk : in std_logic;
            rst : in std_logic;
            ena : in std_logic;
            D : in std_logic_vector(N-1 downto 0);
10
            Q : out std_logic_vector(N-1 downto 0)
11
       );
   end;
14
   architecture behavioral of reg is
15
16
       process(clk, rst)
17
       begin
18
            if rst='1' then
19
                Q <= (others => '0');
20
            elsif rising_edge(clk) then
21
                if ena='1' then
                     Q \le D;
                end if;
            end if:
25
       end process;
26
   end:
```

3.5. Generador de delay

Como se registraron entradas y salidas, al circuito le toma 2 ciclos de reloj para obtener una salida. Sin embargo, el archivo de *testbench* desde el cual se leen los operandos de entrada y salida lo realiza cada un ciclo de reloj. Por lo tanto, se deben alinear las salidas de ambos bloques para poder evaluar el funcionamiento. Para logar esto, se propuso generar un delay de 2 ciclos de reloj en el resultado leido del archivo.

```
library ieee;
   use ieee.std_logic_1164.all;
   entity delay_gen is
       generic (
                N: natural:= 26;
                DELAY: natural:= 0
            );
       port (
            clk: in std_logic;
10
11
            rst: in std_logic;
            A: in std_logic_vector(N-1 downto 0);
            B: out std_logic_vector(N-1 downto 0)
       );
   end;
15
16
17
   architecture behavioral of delay_gen is
18
       type std_logic_matrix is array(DELAY-1 downto 0) of std_logic_vector(N-1 downto 0);
19
       signal sr : std_logic_matrix;
20
21
       process(clk,rst)
22
23
       begin
            if rst='1' then
24
                sr <= (others=>(others=>'0'));
25
            elsif clk = '1' and clk'event then
                sr(DELAY-1 downto 1) <= sr(DELAY-2 downto 0);</pre>
27
                sr(0) \le A;
28
            end if;
29
       end process;
```



```
B <= sr(DELAY-1);
end;
```

3.6. Testbench

Estos módulos se usan a modo de banco de pruebas, su utilidad es únicamente durante la simulación, no forma parte de la sintetización del diseño.

Se implementó un testbench para la suma/resta y un testbench para la multiplicación. Ambos leen un archivo provisto por la cátedra, el cual indica línea a línea las entradas y la salida de la operación. Además, se indica en el nombre del archivo el largo de cada campo y la operación a realizar (ej: mul_NF_NE.txt).

Para levantar un archivo, se deben cambiar los valores de las constantes NE y NF de modo tal que reflejen los tamaños de los campos de exponente y significando.

A continuación se muestran ambos testbenchs.

3.6.a. Multiplicación

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   use std.textio.all;
   entity pf_testbench is
   end entity pf_testbench;
   architecture pf_testbench_arq of pf_testbench is
11
       constant TCK: time:= 20 ns; -- periodo de reloj
12
       constant DELAY: natural:= 2; -- retardo de procesamiento del DUV
13
       constant NF : natural := 21;
14
       constant EXP_SIZE_T: natural:= 7; -- tamanio exponente
15
       constant WORD_SIZE_T: natural:= NF+EXP_SIZE_T+1; -- tamanio de datos
16
       signal clk: std_logic:= '0';
       signal rst: std_logic:= '1';
       signal a_file: unsigned(WORD_SIZE_T-1 downto 0):= (others => '0');
       signal b_file: unsigned(WORD_SIZE_T-1 downto 0):= (others => '0');
       signal z_file: unsigned(WORD_SIZE_T-1 downto 0):= (others => '0');
       signal z_del: unsigned(WORD_SIZE_T-1 downto 0):= (others => '0');
       signal z_duv: std_logic_vector(WORD_SIZE_T-1 downto 0):= (others => '0');
23
       signal ciclos: integer := 0; signal errores: integer := 0;
24
       -- La senal z_del_aux se define por un problema de conversion
25
       signal z_del_aux: std_logic_vector(WORD_SIZE_T-1 downto 0):= (others => '0');
26
27
       file datos: text open read_mode is "../testbench/fmul_21_7.txt";
       -- Declaracion del componente a probar
       component fp_multiplication is
           generic (
                   NE: natural := 7;
                   NF: natural := 21
               );
               port (
                   clk : in std_logic;
36
                   rst : in std_logic;
37
                   x : in std_logic_vector(NF+NE downto 0);
                   y : in std_logic_vector(NF+NE downto 0);
                   z : out std_logic_vector(NF+NE downto 0)
                   );
       end component fp_multiplication ;
       -- Declaracion de la linea de retardo
```



```
component delay_gen is
            generic (
                N: natural:= 26;
46
                DELAY: natural:= 0
            );
            port (
                clk: in std_logic;
50
                rst: in std_logic;
                A: in std_logic_vector(N-1 downto 0);
                B: out std_logic_vector(N-1 downto 0)
            );
        end component;
   begin
        -- Generacion del clock del sistema
57
        clk <= not(clk) after TCK/ 2; -- reloj</pre>
58
       rst <= '0' after 1 ns;
59
60
        Test_Sequence: process
61
            variable 1: line;
62
63
            variable ch: character:= ' ';
            variable aux: integer;
        begin
            while not(endfile(datos)) loop
                wait until rising_edge(clk);
                 -- solo para debugging
                ciclos <= ciclos + 1;
70
                 -- se lee una linea del archivo de valores de prueba
                readline(datos, 1);
                -- se extrae un entero de la linea
                read(1, aux);
                -- se carga el valor del operando A
                a_file <= to_unsigned(aux, WORD_SIZE_T);</pre>
                -- se lee un caracter (es el espacio)
                read(1, ch);
                -- se lee otro entero de la linea
                read(1, aux);
                -- se carga el valor del operando B
81
                b_file <= to_unsigned(aux, WORD_SIZE_T);</pre>
82
                -- se lee otro caracter (es el espacio)
83
                read(1, ch);
84
                -- se lee otro entero
                read(1, aux);
                -- se carga el valor de salida (resultado)
                z_file <= to_unsigned(aux, WORD_SIZE_T);</pre>
            end loop;
            -- se cierra del archivo
            file close(datos):
            wait for TCK*(DELAY+1);
            -- se aborta la simulacion (fin del archivo)
            assert false report
            "Fin de la simulacion" severity failure;
       end process Test_Sequence;
   -- Instanciacion del DUV
   DUV: fp_multiplication
            generic map (
                    NE => EXP_SIZE_T,
100
                     NF => NF
101
102
            port map(
103
                clk => clk,
104
                rst => rst,
105
                x => std_logic_vector(a_file),
                y => std_logic_vector(b_file),
```



```
z \Rightarrow z_duv
            );
    -- Instanciacion de la linea de retardo
110
   del: delay_gen
111
        generic map(WORD_SIZE_T, DELAY)
112
        port map(clk, '0', std_logic_vector(z_file), z_del_aux);
113
       z_del <= unsigned(z_del_aux);</pre>
114
   -- Verificacion de la condicion
115
   verificacion: process(clk)
116
            begin
117
                if rising_edge(clk) then
                assert to_integer(z_del) = to_integer(unsigned(z_duv)) report
                "Error: Salida del DUV no coincide con referencia (salida del duv = " &
                integer'image(to_integer(unsigned(z_duv))) & ", salida del archivo = " &
                integer'image(to_integer(z_del)) & ")" &
                "Errores= " & integer'image(errores+1) & " en la linea " & integer'image(ciclos-2)
                severity warning;
124
                if to_integer(z_del) /= to_integer(unsigned(z_duv)) then
125
                errores <= errores + 1;
126
                end if:
                end if;
            end process;
   end architecture pf_testbench_arq;
   3.6.b. Suma/Resta
   library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   use std.textio.all;
   entity pf_testbench_add is
   end entity pf_testbench_add;
   architecture pf_testbench_add_arq of pf_testbench_add is
        constant TCK: time:= 20 ns; -- periodo de reloj
12
        constant DELAY: natural:= 2; -- retardo de procesamiento del DUV
13
        constant NF : natural := 21;
14
        constant EXP_SIZE_T: natural:= 7; -- tamanio exponente
        constant WORD_SIZE_T: natural:= NF+EXP_SIZE_T+1; -- tamanio de datos
        signal clk: std_logic := '0';
        signal rst: std_logic := '1';
        signal a_file: unsigned(WORD_SIZE_T-1 downto 0):= (others => '0');
        signal b_file: unsigned(WORD_SIZE_T-1 downto 0):= (others => '0');
        signal z_file: unsigned(WORD_SIZE_T-1 downto 0):= (others => '0');
        signal z_del: unsigned(WORD_SIZE_T-1 downto 0):= (others => '0');
        signal z_duv: std_logic_vector(WORD_SIZE_T-1 downto 0):= (others => '0');
        signal ciclos: integer := 0; signal errores: integer := 0;
        -- La senal z_del_aux se define por un problema de conversion
        signal z_del_aux: std_logic_vector(WORD_SIZE_T-1 downto 0):= (others => '0');
        signal add_sub : std_logic := '1';
        file datos: text open read_mode is "../testbench/fsub_21_7.txt";
        -- Declaracion del componente a probar
        component fp_add is
            generic (
                    NE: natural := 8;
34
                    NF: natural := 23
                ):
                port(
                    clk : in std_logic;
                    rst : in std_logic;
```



```
add_sub : in std_logic;
                     x : in std_logic_vector(NF+NE downto 0);
                     y : in std_logic_vector(NF+NE downto 0);
42
                    z : out std_logic_vector(NF+NE downto 0)
43
                     );
44
        end component fp_add ;
45
        -- Declaracion de la linea de retardo
46
        component delay_gen is
47
            generic (
                N: natural:= 26;
                DELAY: natural:= 0
            );
            port (
                clk: in std_logic;
                rst: in std_logic;
                A: in std_logic_vector(N-1 downto 0);
                B: out std_logic_vector(N-1 downto 0)
56
            );
57
        end component;
58
   begin
59
        -- Generacion del clock del sistema
        clk <= not(clk) after TCK/ 2; -- reloj</pre>
        rst <= '0' after 1 ns;
        Test_Sequence: process
            variable 1: line;
            variable ch: character:= ' ';
67
            variable aux: integer;
68
        begin
            while not(endfile(datos)) loop
                wait until rising_edge(clk);
                -- solo para debugging
                ciclos <= ciclos + 1;
                -- se lee una linea del archivo de valores de prueba
                readline(datos, 1);
                -- se extrae un entero de la linea
                read(1, aux);
77
                -- se carga el valor del operando A
                a_file <= to_unsigned(aux, WORD_SIZE_T);</pre>
79
                -- se lee un caracter (es el espacio)
80
                read(1, ch);
                -- se lee otro entero de la linea
                read(1, aux);
                -- se carga el valor del operando B
                b_file <= to_unsigned(aux, WORD_SIZE_T);</pre>
                -- se lee otro caracter (es el espacio)
                read(1, ch);
                -- se lee otro entero
                read(1, aux);
                -- se carga el valor de salida (resultado)
                z_file <= to_unsigned(aux, WORD_SIZE_T);</pre>
            end loop;
            -- se cierra del archivo
            file_close(datos);
            wait for TCK*(DELAY+1);
            -- se aborta la simulacion (fin del archivo)
            assert false report
97
            "Fin de la simulacion" severity failure;
98
        end process Test_Sequence;
    -- Instanciacion del DUV
100
   DUV: fp_add
101
            generic map (
102
                    NE => EXP_SIZE_T,
```



```
NF => NF
            port map(
                 clk => clk,
107
                rst => rst,
                add_sub => add_sub,
109
                x => std_logic_vector(a_file),
110
                y => std_logic_vector(b_file),
111
                 z \Rightarrow z_duv
112
            );
113
    -- Instanciacion de la linea de retardo
   del: delay_gen
        generic map(WORD_SIZE_T, DELAY)
116
        port map(clk, '0', std_logic_vector(z_file), z_del_aux);
117
        z_del <= unsigned(z_del_aux);</pre>
118
    -- Verificacion de la condicion
119
   verificacion: process(clk)
120
            begin
121
                 if rising_edge(clk) then
122
                 assert to_integer(z_del) = to_integer(unsigned(z_duv)) report
123
                 "Error: Salida del DUV no coincide con referencia (salida del duv = " &
                 integer'image(to_integer(unsigned(z_duv))) & ", salida del archivo = " &
                 integer'image(to_integer(z_del)) & ")" &
                 "Errores= " & integer'image(errores+1) & " en la linea " & integer'image(ciclos-2)
                 severity warning;
                 if to_integer(z_del) /= to_integer(unsigned(z_duv)) then
129
                 errores <= errores + 1;
130
                end if:
131
                end if;
132
            end process;
133
   end architecture pf_testbench_add_arq;
134
```

En este caso, existe un archivo para la suma y un archivo para la resta, por lo que además de cambiar NF y NE cada vez que se levanta un archivo, se debe cambiar el valor de add_sub (0 si es suma, 1 si es resta).



4. Simulación

A continuación se muestran los resultados obtenidos de realizar la simulación de comportamiento sobre los testbenchs. Los resultados se muestran para los archivos en los cuales el campo de Nf = 21 y el campo Ne = 7, pero se verificaron los mismos para el resto de los archivos.

4.1. Multiplicador

En la figura 4 se muestra la simulación de la unidad aritmética de multiplicación con el archivo fmul_21_7.txt. En particular se muestran las señales z_duv, que se corresponde con la salida del DUV (device under verification) y z_file, la salida del archivo retrasada los ciclos de clock necesarios para que coincidan ambas salidas.



Figura 4: Simulación de la multiplicación

4.1.a. Resolución de errores

Luego de verificar los valores de saturación tomados en el archivo de pruebas, se redujo la cantidad de errores a 6, como se muestra en la figura 5

- ./src/testbench_mult.vhd:119:13:@5030ns:(assertion warning): Error: Salida del DUV no coincide con referencia (salida del duv = 267166881, salida del archivo = 266338303)Errores= 1 en la linea 249
- ../src/testbench_mult.vhd:119:13:@9510ns:(assertion warning): Error: Salida del DUV no coincide con referencia (salida del duv = 530481, salida del archivo = 0)Errores= 2 en la linea 473
- ../src/testbench_mult.vhd:119:13:@9750ns:(assertion warning): Error: Salida del DUV no coincide con referencia (salida del duv = 267497596, salida del archivo = 266338303)Errores= 3 en la linea 485
- ../src/testbench_mult.vhd:119:13:@9970ns:(assertion warning): Error: Salida del DUV no coincide con referencia (salida del duv = 1758045, salida del archivo = 0)Errores= 4 en la linea 496
- ../src/testbench_mult.vhd:119:13:@18490ns:(assertion warning): Error: Salida del DUV no coincide con referencia (salida del duv = 268844440, salida del archivo = 268435456)Errores= 5 en la linea 922
- ../src/testbench_mult.vhd:119:13:@19630ns:(assertion warning): Error: Salida del DUV no coincide con referencia (salida del duv = 267574940, salida del archivo = 266338303)Errores= 6 en la linea 979
- ../src/testbench_mult.vhd:94:9:@20050ns:(assertion failure): Fin de la simulacion

Figura 5: Logfile de la salida del multiplicador

Como ejemplo para justificar estos errores se utilizó el primero, aunque la misma justificación aplica para el resto de los casos.

La línea 249 tiene como entradas: X = 490862360 e Y = 445255520, y la salida del archivo es Z = 266338303. En binario, se representan de la siguiente forma:




Tabla 1: Caption

Si se realiza el cálculo del exponente como se explicó previamente: se obtiene Ez = 1111111, el cual, según la convención tomada en este trabajo, es un exponente válido. Sin embargo, como en el archivo se toma como saturación Ez = 1111110, cualquier exponente mayor a ese llevará a salida al valor de saturación. Es por esto que en los errores obtenidos, según el archivo la salida corresponde a los valores de saturación, pero según el DUV es un valor de salida posible.

4.2. Sumador

En las figuras 6 y 7 se muestra la simulación de la unidad aritmética de la suma y resta con los archivos fadd_21_7.txt y fsub_21_7.txt, respectivamente. En particular se muestran las señales z_duv, que se corresponde con la salida del DUV



(device under verification) y z_file, la salida del archivo retrasada los ciclos de clock necesarios para que coincidan ambas salidas.



Figura 6: Simulación de la suma




Figura 7: Simulación de la resta

A diferencia de la multiplicación, no se obtuvo ningún error en ninguno de los casos. Probablemente se deba a que los testbenchs no tienen ejemplos en donde se den valores de saturación.

5. Síntesis

La síntesis del diseño se hizo sobre la FPGA xc7a15tftg256-1, utilizando Vivado.

Solamente en el caso de la multiplicación tiene sentido mostrar el RTL (8), dado que se pueden visualizar los bloques descritos previamente y mostrados en la introducción.




Figura 8: RTL de la multiplicación

Por el contrario, el RTL de la unidad de suma/resta no se muestra, dado que es considerablemente más extenso y no se puede identificar fácilmente el esquemático planteado.

A continuación se muestra el reporte de utilización de LUTs y FFs de ambas unidades aritméticas.



Figura 9: Uso de recursos de la multiplicación



Figura 10: Uso de recursos de la suma



6. Conclusión

En este trabajo se cumplió el objetivo de describir, simular y sintetizar dos operaciones de punto flotante. Se logró un primer acercamiento a las unidades aritméticas de esta representación numérica, quedando pendientes ciertas optimizaciones de cálculo y sin ahondar en profundidad sobre los distintos números denormales y formas de redondeo (especificados en la norma IEEE 754).

Además, se pudo apreciar la diferencia en las prioridades y los abordamientos entre la descripción de hardware y el desarrollo de software, especialmente en el uso de funciones, que no describen únicamente un algoritmo, sino que en última instancia se transforman a LUTs. Esto permitió que se pueda observar la necesidad de mantener el código lo más simple posible para poder minimizar el uso de recursos de la FPGA.

Por último, en la unidad aritmética de suma/resta se pudo observar cómo se desdibuja el diseño original del esquemático del circuito, debido a la minimización que realiza la herramienta de síntesis.