

צ'קליסט ראשי לפרויקט Data_Project

מעקב התקדמות לפרויקט DDR Data Logger על Zybo Z7-20

צ'קליסט ראשי

שלב	שם השלב	סטטוס	מה התוצר של השלב
0	GitHub + Project Structure	✓ בוצע	Repository, תיקיות, README, docs, ו-commit ראשון
1	Data Protocol	✓ בוצע	קובץ docs/data_protocol.md עם Header, Length, Data, Checksum
2	Data Generator + Testbench	✓ בוצע	rtl/data_generator.v, tb/tb_data_generator.v, סימולציה, waveform ודוח
3	Packet Builder FSM + Testbench	✓ בוצע	packet_builder_fsm.v + testbench סימולציה
4	Sync FIFO + Testbench	✓ בוצע	sync_fifo.v + testbench סימולציה
5	AXI-Stream Master + Testbench	✓ בוצע	axis_stream_master.v + testbench סימולציה
6	Full RTL Integration Simulation	✓ בוצע	tb/tb_data_project_integration.v + סימולציית אינטגרציה מלאה + waveform + Console PASS
7	Custom IP Packaging + Vivado Block Design	✓ בוצע	אריזת IP לכל בלוק, Block Design מאומת, HDL Wrapper, סינתזה, דוחות, push-ו-commit
8	AXI DMA + Zynq PS + DDR Hardware Integration	□ ממתין	מערכת Vivado עם AXI DMA, Zynq PS, נתיב bitstream ו-DDR, XSA
9	Vitis C Verification	□ ממתין	תוכנת C שמפעילה DMA ובודקת Packet מה-DDR
10	Async FIFO + CDC + Testbench	□ ממתין	async_fifo.v + testbench עם שני clocks
11	+ Full Integration with CDC + DMA DDR	□ ממתין	מערכת מלאה עם CDC, DMA ו-DDR
12	ILA + Vivado Reports	□ ממתין	screenshots-ו-ILA, timing report, utilization report
13	Python CSV / Graph	□ ממתין	גרף ותיעוד CSV
14	UART or SPI Extension	□ ממתין	מקור נתונים אמיתי במקום Data Generator
15	Portfolio Polish	□ ממתין	GitHub, README, תמונות, הסברים, דוחות וליטוש סופי

מצב נוכחי: שלבים 0-7 הושלמו. השלב הבא הוא שלב 8 - AXI DMA + Zynq PS + DDR Hardware Integration.

צ'קליסט מפורט לבקרה תוך כדי עבודה

שלב 0 - GitHub + Project Structure - ✓ בוצע

- ☒ נוצרה תיקיית Data_Project
- ☒ נוצר GitHub repository
- ☒ נוצר README.md
- ☒ נוצר מבנה תיקיות מסודר
- ☒ נוצר מסמך תוכנית עבודה
- ☒ נוספה סכמת בלוקים
- ☒ בוצע commit ראשון
- ☒ בוצע push ל-GitHub

שלב 1 - Data Protocol - ✓ בוצע

- ☒ נוצר קובץ docs/data_protocol.md
- ☒ הוגדר DATA_WIDTH = 32
- ☒ הוגדר Header
- ☒ הוגדר Length
- ☒ הוגדרה סדרת Data
- ☒ הוגדר Checksum
- ☒ הוגדר Expected Packet
- ☒ הוגדר PASS / FAIL Criteria
- ☒ בוצע commit
- ☒ בוצע push

שלב 2 - Data Generator + Testbench - ✓ בוצע

- ☒ הוגדרה מטרת הבלוק
- ☒ הוגדרו כניסות ויציאות
- ☒ נכתב rtl/data_generator.v
- ☒ נכתב tb/tb_data_generator.v
- ☒ הורצה Behavioral Simulation
- ☒ אומתה הסדרה הצפויה: 1, 7, 8, 3, 6, 3
- ☒ נשמר צילום waveform: images/stage2_data_generator_waveform.png
- ☒ נוצר דוח סימולציה: reports/stage2_data_generator_simulation.md
- ☒ בוצע commit
- ☒ בוצע push

שלב 3 - Packet Builder FSM + Testbench - ✓ בוצע

- ☒ להגדיר את מטרת הבלוק
- ☒ להגדיר את מצבי ה-FSM
- ☒ לכתוב rtl/packet_builder_fsm.v
- ☒ לכתוב tb/tb_packet_builder_fsm.v
- ☒ להריץ סימולציה
- ☒ לבדוק Header / Length / Data / Checksum
- ☒ לבצע commit
- ☒ לבצע push

שלב 4 - Sync FIFO + Testbench - ✓ בוצע

- ✓ להגדיר את מטרת הבדיקה
- ✓ לכתוב rtl/sync_fifo.v
- ✓ לכתוב tb/tb_sync_fifo.v
- ✓ לבדוק write/read
- ✓ לבדוק full/empty
- ✓ לבדוק overflow/underflow
- ✓ לבצע commit
- ✓ לבצע push

שלב 5 - AXI-Stream Master + Testbench - ✓ בוצע

- ✓ להגדיר את מטרת הבדיקה
- ✓ לכתוב rtl/axis_stream_master.v
- ✓ לכתוב tb/tb_axis_stream_master.v
- ✓ לבדוק tvalid / tready / tdata / tlast
- ✓ לבדוק backpressure
- ✓ לבצע commit
- ✓ לבצע push

שלב 6 - Full RTL Integration Simulation - ✓ בוצע

- ✓ נבדקו הממשקים של בלוקי ה-RTL
- ✓ נוסף data_ready ל-packet_builder_FSM
- ✓ נכתב tb/tb_data_project_integration.v
- ✓ חוברו Data Generator → Packet Builder FSM → Sync FIFO → AXI-Stream Master
- ✓ הורצה סימולציית אינטגרציה מלאה
- ✓ אומתו כל מילות ה-AXI הצפויות
- ✓ אומת axis_tlast על מילת ה-checksum
- ✓ נשמרו waveform ו-PASS Console
- ✓ בוצע commit
- ✓ בוצע push

שלב 7 - Custom IP Packaging + Vivado Block Design - ✓ בוצע

- ✓ לארוז את data_generator כ-IP
- ✓ לארוז את packet_builder_FSM כ-IP
- ✓ לארוז את sync_fifo כ-IP
- ✓ לארוז את axis_stream_master כ-IP
- ✓ להוסיף custom IP repository
- ✓ ליצור Block Design
- ✓ לחבר את ה-Custom IP blocks בצורה חזותית
- ✓ לבצע Validate Design
- ✓ לבצע Generate Output Products
- ✓ ליצור HDL Wrapper
- ✓ להריץ Synthesis
- ✓ לשמור utilization report
- ✓ לבדוק synthesized schematic
- ✓ להכין תוכנית אינטגרציה ל-AXI DMA / DDR
- ✓ לבצע commit
- ✓ לבצע push

שלב 8 - AXI DMA + Zynq PS + DDR Hardware Integration - ממתין

- ☐ להוסיף Zynq Processing System
- ☐ להריץ Block Automation ל-Zynq PS
- ☐ להוסיף AXI DMA
- ☐ לחבר m_axis מ-axi_stream_master אל AXI DMA S_AXIS_S2MM
- ☐ לחבר AXI DMA S_AXI_LITE אל ממשק הבקרה של Zynq PS
- ☐ לחבר AXI DMA M_AXI_S2MM אל Zynq HP port / DDR path
- ☐ להגדיר clocks ו-resets
- ☐ להגדיר Address Editor
- ☐ לבצע Validate Design
- ☐ ליצור Bitstream
- ☐ לייצא Hardware XSA
- ☐ לבצע commit
- ☐ לבצע push

שלב 9 - Vitis C Verification - ממתין

- ☐ ליצור Vitis platform מתוך XSA
- ☐ ליצור Vitis C application
- ☐ לאתחל AXI DMA
- ☐ להגדיר כתובת buffer ב-DDR
- ☐ להפעיל DMA transfer S2MM
- ☐ להמתין לסיום DMA
- ☐ לקרוא מילות Packet מה-DDR
- ☐ לבדוק Header / Length / Data / Checksum
- ☐ להדפיס PASS / FAIL ל-terminal
- ☐ לבצע commit
- ☐ לבצע push

שלב 10 - Async FIFO + CDC + Testbench - ממתין

- ☐ ללמוד את רעיון CDC
- ☐ לכתוב rtl/async_fifo.v
- ☐ לכתוב tb/tb_async_fifo.v
- ☐ לבדוק שני clocks בלתי תלויים
- ☐ לבדוק מעבר נתונים תקין
- ☐ לבדוק full/empty
- ☐ לשמור waveform screenshot
- ☐ לבצע commit
- ☐ לבצע push

שלב 11 - Full Integration with CDC + DMA + DDR - ☐ ממתין

- ☐ לארוז async_fifo כ-Custom IP
- ☐ להוסיף async_fifo ל-Block Design
- ☐ לשלב Async FIFO במערכת המלאה
- ☐ לחבר שני clock domains
- ☐ לעדכן אינטגרציה מלאה
- ☐ לבצע Validate Design
- ☐ להריץ Synthesis
- ☐ להריץ Implementation
- ☐ ליצור Bitstream
- ☐ לייצא XSA מעודכן
- ☐ לבדוק שוב כתיבה ל-DDR
- ☐ לבצע commit
- ☐ לבצע push

שלב 12 - ILA + Vivado Reports - ☐ ממתין

- ☐ להוסיף ILA
- ☐ לבדוק סיגנלים מרכזיים
- ☐ ללכוד AXI-Stream handshake
- ☐ לשמור ILA screenshots
- ☐ לשמור timing report
- ☐ לשמור utilization report
- ☐ לשמור screenshots
- ☐ לבצע commit
- ☐ לבצע push

שלב 13 - Python CSV / Graph - ☐ ממתין

- ☐ ליצור קובץ CSV
- ☐ לכתוב סקריפט Python
- ☐ לקרוא את נתוני ה-CSV
- ☐ ליצור גרף
- ☐ לשמור screenshot / output
- ☐ לבצע commit
- ☐ לבצע push

שלב 14 - UART or SPI Extension - ☐ ממתין

- ☐ לבחור UART או SPI
- ☐ לכתוב בלוק תקשורת
- ☐ להריץ בדיקה
- ☐ לחבר את המקלט במקום Data Generator
- ☐ לקבל נתונים אמיתיים דרך המערכת
- ☐ לבצע commit
- ☐ לבצע push

שלב 15 - Portfolio Polish - ☐ ממתין

- ☐ לעדכן README
- ☐ להוסיף תמונות
- ☐ להוסיף waveforms
- ☐ להוסיף דוחות
- ☐ להוסיף הסברים לכל בלוק
- ☐ להוסיף Future Work / Lessons Learned
- ☐ להכין את הפרויקט להצגה
- ☐ לבצע commit סופי
- ☐ לבצע push סופי