

צ'קליסט ראשי לפרויקט Data_Project

מעקב התקדמות לפרויקט DDR Data Logger על Zybo Z7-20

צ'קליסט ראשי

שלב	שם השלב	סטטוס	מה התוצר של השלב
0	GitHub + Project Structure	✓ בוצע	Repository, תיקיות, docs, README ו-commit ראשון
1	Data Protocol	✓ בוצע	קובץ docs/data_protocol.md עם Header, Length, Data, Checksum
2	Data Generator + Testbench	✓ בוצע	rtl/data_generator.v, tb/tb_data_generator.v, סימולציה, waveform ודוח
3	Packet Builder FSM + Testbench	✓ בוצע	packet_builder_fsm.v + testbench + סימולציה
4	Sync FIFO + Testbench	✓ בוצע	sync_fifo.v + testbench + סימולציה
5	AXI-Stream Master + Testbench	✓ בוצע	axis_stream_master.v + testbench + סימולציה
6	Full RTL Integration Simulation	✓ בוצע	tb/tb_data_project_integration.v + waveform + Console PASS
7	Custom IP Packaging + Vivado Block Design	□ ממתין	אריזת IP נפרדת לכל בלוק ו-Block Design חזותי מוכן ל-DDR / AXI DMA
8	Vitis C Verification	□ ממתין	תוכנת C שמפעילה DMA ובודקת נתוני DDR
9	Async FIFO + CDC + Testbench	□ ממתין	async_fifo.v + testbench עם שני clocks
10	Full Integration with CDC + DMA + DDR	□ ממתין	מערכת מלאה עם שני clock domains ו-DDR
11	ILA + Vivado Reports	□ ממתין	ILA, timing report, utilization report
12	Python CSV / Graph	□ ממתין	גרף ותיעוד CSV
13	UART or SPI Extension	□ ממתין	מקור נתונים אמיתי במקום Data Generator
14	Portfolio Polish	□ ממתין	GitHub, README, תמונות, הסברים ודוחות

מצב נוכחי: שלבים 0-6 הושלמו. השלב הבא הוא שלב 7 - אריזת Custom IP + Vivado Block Design.

צ'קליסט מפורט לבקרה תוך כדי עבודה

שלב 0 - GitHub + Project Structure

✓ בוצע

- ✓ נוצר מסמך תוכנית עבודה
- ✓ נוספה סכמת בלוקים
- ✓ בוצע commit ראשון
- ✓ בוצע push ל-GitHub

- ✓ נוצרה תיקיית Data_Project
- ✓ נוצר GitHub repository
- ✓ נוצר README.md
- ✓ נוצר מבנה תיקיות מסודר

שלב 1 - Data Protocol

✓ בוצע

- ✓ הוגדר Checksum
- ✓ הוגדר Expected Packet
- ✓ הוגדר PASS / FAIL Criteria
- ✓ בוצע commit
- ✓ בוצע push

- ✓ נוצר קובץ docs/data_protocol.md
- ✓ הוגדר DATA_WIDTH = 32
- ✓ הוגדר Header
- ✓ הוגדר Length
- ✓ הוגדרה סדרת Data

שלב 2 - Data Generator + Testbench

✓ בוצע

- ✓ נשמר צילום /waveform: images
- ✓ stage2_data_generator_waveform.png
- ✓ נוצר דוח סימולציה: /reports
- ✓ stage2_data_generator_simulation.md
- ✓ בוצע commit
- ✓ בוצע push

- ✓ הוגדרה מטרת הבלוק
- ✓ הוגדרו כניסות ויציאות
- ✓ נכתב rtl/data_generator.v
- ✓ נכתב tb/tb_data_generator.v
- ✓ הורצה Behavioral Simulation
- ✓ אומתה הסדרה הצפויה: 1, 7, 8, 3, 6, 3

שלב 3 - Packet Builder FSM + Testbench

✓ בוצע

- ✓ להריץ סימולציה
- ✓ לבדוק Header / Length / Data / Checksum
- ✓ לבצע commit
- ✓ לבצע push

- ✓ להגדיר את מטרת הבלוק
- ✓ להגדיר את מצבי ה-FSM
- ✓ לכתוב rtl/packet_builder_fsm.v
- ✓ לכתוב tb/tb_packet_builder_fsm.v

שלב 4 - Sync FIFO + Testbench

✓ בוצע

- ✓ לבדוק full/empty
- ✓ לבדוק overflow/underflow
- ✓ לבצע commit
- ✓ לבצע push

- ✓ להגדיר את מטרת הבלוק
- ✓ לכתוב rtl/sync_fifo.v
- ✓ לכתוב tb/tb_sync_fifo.v
- ✓ לבדוק write/read

צ'קליסט מפורט לבקרה תוך כדי עבודה

שלב 5 - AXI-Stream Master + Testbench

✓ בוצע

- ✓ לבדוק backpressure
- ✓ לבצע commit
- ✓ לבצע push

- ✓ להגדיר את מטרת הבלוק
- ✓ לכתוב rtl/axis_stream_master.v
- ✓ לכתוב tb/tb_axis_stream_master.v
- ✓ לבדוק tvalid / tready / tdata / tlast

שלב 6 - Full RTL Integration Simulation

✓ בוצע

- ✓ אומתו כל מילות ה-AXI הצפויות
- ✓ אומת axis_tlast על מילת ה-checksum
- ✓ נשמרו waveform ו-PASS Console
- ✓ לבצע commit
- ✓ לבצע push

- ✓ נבדקו הממשקים של בלוקי ה-RTL
- ✓ נוסף data_ready ל-packet_builder_FSM
- ✓ נכתב tb/tb_data_project_integration.v
- ✓ חוברו Data Generator → Packet Builder FSM → Sync FIFO → AXI-Stream Master
- ✓ הורצה סימולציית אינטגרציה מלאה

שלב 7 - Custom IP Packaging + Vivado Block Design

□ ממתין

- ליצור Block Design
- לחבר את ה-Custom IP blocks בצורה חזותית
- להכין אינטגרציה ל-DDR / AXI DMA
- לבצע commit
- לבצע push

- לארוז את data_generator כ-IP
- לארוז את packet_builder_FSM כ-IP
- לארוז את sync_fifo כ-IP
- לארוז את axi_stream_master כ-IP
- להוסיף custom IP repository

שלב 8 - Vitis C Verification

□ ממתין

- לקרוא נתונים מה-DDR
- לבדוק Header / Length / Data / Checksum
- לבצע commit
- לבצע push

- ליצור פרויקט Vitis
- לכתוב קוד אתחול DMA
- להגדיר כתובת buffer ב-DDR
- להפעיל DMA transfer

שלב 9 - Async FIFO + CDC + Testbench

□ ממתין

- לבדוק מעבר נתונים תקין
- לבצע commit
- לבצע push

- לכתוב rtl/async_fifo.v
- לכתוב tb/tb_async_fifo.v
- לבדוק שני clocks

שלב 10 - Full Integration with CDC + DMA + DDR

□ ממתין

- לבדוק כתיבה ל-DDR
- לבצע commit
- לבצע push

- לשלב Async FIFO במערכת
- לעדכן אינטגרציה מלאה
- לבדוק שני clock domains

צ'קליסט מפורט לבקרה תוך כדי עבודה

שלב 11 - ILA + Vivado Reports

ממתין ☐

- ☐ לשמור screenshots
- ☐ לבצע commit
- ☐ לבצע push

- ☐ להוסיף ILA
- ☐ לבדוק סיגנלים מרכזיים
- ☐ לשמור timing report
- ☐ לשמור utilization report

שלב 12 - Python CSV / Graph

ממתין ☐

- ☐ לשמור screenshot / output
- ☐ לבצע commit
- ☐ לבצע push

- ☐ ליצור קובץ CSV
- ☐ לכתוב סקריפט Python
- ☐ ליצור גרף

שלב 13 - UART or SPI Extension

ממתין ☐

- ☐ לקבל נתונים אמיתיים דרך המערכת
- ☐ לבצע commit
- ☐ לבצע push

- ☐ לבחור UART או SPI
- ☐ לכתוב בלוק תקשורת
- ☐ להריץ בדיקה

שלב 14 - Portfolio Polish

ממתין ☐

- ☐ להוסיף הסברים לכל בלוק
- ☐ להוסיף Future Work / Lessons Learned
- ☐ להכין את הפרויקט להצגה

- ☐ לעדכן README
- ☐ להוסיף תמונות
- ☐ להוסיף waveforms
- ☐ להוסיף דוחות