

צ'קליסט ראשי לפרויקט Data_Project

מעקב התקדמות לפרויקט DDR Data Logger על Zybo Z7-20

צ'קליסט ראשי

שלב	שם השלב	סטטוס	מה התוצר של השלב
0	GitHub + Project Structure	✓ בוצע	Repository, תיקיות, README, docs, commit ראשון
1	Data Protocol	✓ בוצע	קובץ docs/data_protocol.md עם Header, Length, Data, Checksum
2	Data Generator + Testbench	□ ממתין	+ data_generator.v + tb_data_generator.v סימולציה
3	Packet Builder FSM + Testbench	□ ממתין	packet_builder_fsm.v + testbench סימולציה
4	Sync FIFO + Testbench	□ ממתין	sync_fifo.v + testbench סימולציה
5	AXI-Stream Master + Testbench	□ ממתין	axis_stream_master.v + testbench סימולציה
6	Full RTL Top Simulation	□ ממתין	data_project_top.v + testbench סימולציה מלא
7	Vivado Block Design + AXI DMA + DDR	□ ממתין	Block Design מחובר ומוכן להרצה
8	Vitis C Verification	□ ממתין	תוכנת C שמפעילה DMA ובודקת DDR
9	Async FIFO + CDC + Testbench	□ ממתין	async_fifo.v + testbench עם שני clocks
10	Full Integration with CDC + DMA + DDR	□ ממתין	מערכת מלאה עם שני domains ו-DDR
11	ILA + Vivado Reports	□ ממתין	ILA, timing report, utilization report
12	Python CSV / Graph	□ ממתין	CSV, גרף, ותיעוד
13	UART or SPI Extension	□ ממתין	מקור נתונים אמיתי במקום Data Generator
14	Portfolio Polish	□ ממתין	ליטוש README, GitHub, תמונות, הסברים ודוחות

מצב נוכחי: שלבים 0 ו-1 הושלמו. השלב הבא הוא שלב 2 - Data Generator + Testbench.

צ'קליסט מפורט לבקרה תוך כדי עבודה

✓ בוצע

שלב 0 — GitHub + Project Structure

- | | |
|--|---|
| ☒ נוצר מסמך תוכנית עבודה | ☒ נוצרה תיקיית Data_Project |
| ☒ נוספה סכמת בלוקים | ☒ נוצר GitHub Repository |
| ☒ בוצע commit ראשון | ☒ נוצר README.md |
| ☒ בוצע push ל-GitHub | ☒ נוצר מבנה תיקיות מסודר |

✓ בוצע

שלב 1 — Data Protocol

- | | |
|--|---|
| ☒ הוגדר Checksum | ☒ נוצר קובץ docs/data_protocol.md |
| ☒ הוגדר Expected Packet | ☒ הוגדר DATA_WIDTH = 32 |
| ☒ הוגדר PASS / FAIL Criteria | ☒ הוגדר Header |
| ☒ בוצע commit | ☒ הוגדר Length |
| ☒ בוצע push | ☒ הוגדרה סדרת Data |

□ ממתין

שלב 2 — Data Generator + Testbench

- | | |
|---|--|
| ☐ בוצעה סימולציה | ☐ הוגדרה מטרת הבלוק |
| ☐ התוצאה תועדה | ☐ הוגדרו כניסות ויציאות |
| ☐ בוצע commit | ☐ נכתב rtl/data_generator.v |
| ☐ בוצע push | ☐ נכתב tb/tb_data_generator.v |

□ ממתין

שלב 3 — Packet Builder FSM + Testbench

- | | |
|--|--|
| ☐ בוצעה סימולציה | ☐ הוגדרה מטרת הבלוק |
| ☐ נבדקו Header / Length / Data / Checksum | ☐ הוגדרו המצבים של ה-FSM |
| ☐ בוצע commit | ☐ נכתב rtl/packet_builder_fsm.v |
| ☐ בוצע push | ☐ נכתב tb/tb_packet_builder_fsm.v |

□ ממתין

שלב 4 — Sync FIFO + Testbench

- | | |
|---|---|
| ☐ נבדקו full/empty | ☐ הוגדרה מטרת הבלוק |
| ☐ נבדקו overflow/underflow | ☐ נכתב rtl/sync_fifo.v |
| ☐ בוצע commit | ☐ נכתב tb/tb_sync_fifo.v |
| ☐ בוצע push | ☐ נבדקו write/read |

☐ ממתין

שלב 5 — AXI-Stream Master + Testbench

- ☐ הוגדרה מטרת הבלוק
- ☐ נכתב rtl/axis_stream_master.v
- ☐ נכתב tb/tb_axis_stream_master.v
- ☐ נבדקו tvalid / tready / tdata / tlast
- ☐ נבדק backpressure
- ☐ בוצע commit
- ☐ בוצע push

☐ ממתין

שלב 6 — Full RTL Top Simulation

- ☐ נכתב rtl/data_project_top.v
- ☐ נכתב tb/tb_data_project_top.v
- ☐ חוברו כל הבלוקים
- ☐ בוצעה סימולציה מלאה
- ☐ נשמרה תוצאה
- ☐ בוצע commit
- ☐ בוצע push

☐ ממתין

שלב 7 — Vivado Block Design + AXI DMA + DDR

- ☐ נוצר Block Design
- ☐ נוסף Zynq PS
- ☐ נוסף AXI DMA
- ☐ נוסף Interconnect / SmartConnect
- ☐ חובר Custom RTL
- ☐ חובר DDR
- ☐ design עבר validate
- ☐ בוצע commit
- ☐ בוצע push

☐ ממתין

שלב 8 — Vitis C Verification

- ☐ נוצר פרויקט Vitis
- ☐ נכתב קוד אתחול DMA
- ☐ הוגדרה כתובת buffer ב-DDR
- ☐ הופעלה העברה
- ☐ נקראו הנתונים
- ☐ בוצעה בדיקת Data / Length / Header /
- ☐ Checksum
- ☐ בוצע commit
- ☐ בוצע push

☐ ממתין

שלב 9 — Async FIFO + CDC + Testbench

- ☐ נכתב rtl/async_fifo.v
- ☐ נכתב tb/tb_async_fifo.v
- ☐ נבדקו שני clocks
- ☐ נבדק מעבר נתונים תקין
- ☐ בוצע commit
- ☐ בוצע push

☐ ממתין

שלב 10 — Full Integration with CDC + DMA + DDR

- ☐ שולב Async FIFO במערכת
- ☐ עודכנה האינטגרציה
- ☐ נבדקו שני domains
- ☐ נבדקה כתיבה ל-DDR
- ☐ בוצע commit
- ☐ בוצע push

☐ ממתין

שלב 11 — ILA + Vivado Reports

- ☐ נשמרו screenshots
- ☐ בוצע commit
- ☐ בוצע push

- ☐ נוסף ILA
- ☐ נבדקו סיגנלים מרכזיים
- ☐ נשמר timing report
- ☐ נשמר utilization report

☐ ממתין

שלב 12 — Python CSV / Graph

- ☐ נשמר screenshot / output
- ☐ בוצע commit
- ☐ בוצע push

- ☐ נוצר קובץ CSV
- ☐ נכתב קוד Python
- ☐ נוצר גרף

☐ ממתין

שלב 13 — UART or SPI Extension

- ☐ המערכת קיבלה נתונים אמיתיים
- ☐ בוצע commit
- ☐ בוצע push

- ☐ נבחר UART או SPI
- ☐ נכתב בלוק תקשורת
- ☐ בוצעה בדיקה

☐ ממתין

שלב 14 — Portfolio Polish

- ☐ נוספו הסברים על כל בלוק
- ☐ נוספו Future Work / Lessons Learned
- ☐ הפרויקט מוכן להצגה

- ☐ עודכן README
- ☐ נוספו תמונות
- ☐ נוספו waveforms
- ☐ נוספו דוחות