

צ'קליסט ראשי לפרויקט Data_Project

מעקב התקדמות לפרויקט DDR Data Logger על Zybo Z7-20

צ'קליסט ראשי

שלב	שם השלב	סטטוס	מה התוצר של השלב
0	GitHub + Project Structure	✓ בוצע	Repository, תיקיות, docs, commit, README ראשון
1	Data Protocol	✓ בוצע	קובץ docs/data_protocol.md עם Header, Length, Data, Checksum
2	Data Generator + Testbench	✓ בוצע	rtl/data_generator.v, tb/tb_data_generator.v, סימולציה, waveform, דוח
3	Packet Builder FSM + Testbench	✓ בוצע	packet_builder_fsm.v + testbench + סימולציה
4	Sync FIFO + Testbench	□ ממתין	sync_fifo.v + testbench + סימולציה
5	AXI-Stream Master + Testbench	□ ממתין	axis_stream_master.v + testbench + סימולציה
6	Full RTL Top Simulation	□ ממתין	data_project_top.v + testbench + סימולציה מלאה
7	Vivado Block Design + AXI DMA + DDR	□ ממתין	Block Design מחובר ומוכן להרצה
8	Vitis C Verification	□ ממתין	תוכנת C שמפעילה DMA ובודקת נתוני DDR
9	Async FIFO + CDC + Testbench	□ ממתין	async_fifo.v + testbench עם שני clocks
10	Full Integration with CDC + DMA + DDR	□ ממתין	מערכת מלאה עם שני clock domains ו-DDR
11	ILA + Vivado Reports	□ ממתין	ILA, timing report, utilization report
12	Python CSV / Graph	□ ממתין	CSV, גרף ותיעוד
13	UART or SPI Extension	□ ממתין	מקור נתונים אמיתי במקום Data Generator
14	Portfolio Polish	□ ממתין	ליטוש README, GitHub, תמונות, הסברים ודוחות

מצב נוכחי: שלבים 0-3 הושלמו. השלב הבא הוא שלב 4 - Sync FIFO + Testbench.

צ'קליסט מפורט לבקרה תוך כדי עבודה

✓ בוצע

שלב 0 - GitHub + Project Structure

- | | |
|---|---|
| ☒ נוצר מסמך תוכנית עבודה | ☒ Data_Project נוצרה תיקיית |
| ☒ נוספה סכמת בלוקים | ☒ GitHub repository נוצר |
| ☒ בוצע commit ראשון | ☒ README.md נוצר |
| ☒ בוצע GitHub-push ל-GitHub | ☒ נוצר מבנה תיקיות מסודר |

✓ בוצע

שלב 1 - Data Protocol

- | | |
|---|---|
| ☒ הוגדר Checksum | ☒ docs/data_protocol.md נוצר קובץ |
| ☒ הוגדר Expected Packet | ☒ DATA_WIDTH = 32 הוגדר |
| ☒ הוגדרו PASS / FAIL Criteria | ☒ הוגדר Header |
| ☒ בוצע commit | ☒ הוגדר Length |
| ☒ בוצע push | ☒ הוגדרה סדרת Data |

✓ בוצע

שלב 2 - Data Generator + Testbench

- | | |
|--|---|
| ☒ אומתה הסדרה הצפויה: 1, 7, 8, 3, 6, 3 | ☒ הוגדרה מטרת הבלוק |
| ☒ נשמר צילום /waveform: images | ☒ הוגדרו כניסות ויציאות |
| ☒ stage2_data_generator_waveform.png | ☒ נכתב rtl/data_generator.v |
| ☒ נוצר דוח סימולציה: /reports | ☒ נכתב tb/tb_data_generator.v |
| ☒ stage2_data_generator_simulation.md | ☒ הורצה Behavioral Simulation |
| ☒ בוצע commit | |
| ☒ בוצע push | |

✓ בוצע

שלב 3 - Packet Builder FSM + Testbench

- | | |
|---|--|
| ☒ להריץ סימולציה | ☒ להגדיר את מטרת הבלוק |
| ☒ לבדוק Header / Length / Data / Checksum | ☒ להגדיר את מצבי ה-FSM |
| ☒ לבצע commit | ☒ לכתוב rtl/packet_builder_fsm.v |
| ☒ לבצע push | ☒ לכתוב tb/tb_packet_builder_fsm.v |

□ ממתין

שלב 4 - Sync FIFO + Testbench

- | | |
|---|--|
| ☐ לבדוק full/empty | ☐ להגדיר את מטרת הבלוק |
| ☐ לבדוק overflow/underflow | ☐ לכתוב rtl/sync_fifo.v |
| ☐ לבצע commit | ☐ לכתוב tb/tb_sync_fifo.v |
| ☐ לבצע push | ☐ לבדוק write/read |

צ'קליסט מפורט לבקרה תוך כדי עבודה

ממתין ☐

שלב 5 - AXI-Stream Master + Testbench

- | | |
|--|---|
| ☐ להגדיר את מטרת הבדיקה | ☐ לבדוק backpressure |
| ☐ לכתוב rtl/axis_stream_master.v | ☐ לבצע commit |
| ☐ לכתוב tb/tb_axis_stream_master.v | ☐ לבצע push |
| ☐ לבדוק tvalid / tready / tdata / tlast | |

ממתין ☐

שלב 6 - Full RTL Top Simulation

- | | |
|---|--------------------------------------|
| ☐ לכתוב rtl/data_project_top.v | ☐ לשמור תוצאה |
| ☐ לכתוב tb/tb_data_project_top.v | ☐ לבצע commit |
| ☐ לחבר את כל הבלוקים | ☐ לבצע push |
| ☐ להריץ סימולציה מלאה | |

ממתין ☐

שלב 7 - Vivado Block Design + AXI DMA + DDR

- | | |
|---|--|
| ☐ ליצור Block Design | ☐ לחבר DDR |
| ☐ להוסיף Zynq PS | ☐ לעבור design validate |
| ☐ להוסיף AXI DMA | ☐ לבצע commit |
| ☐ להוסיף Interconnect / SmartConnect | ☐ לבצע push |
| ☐ לחבר Custom RTL | |

ממתין ☐

שלב 8 - Vitis C Verification

- | | |
|--|---|
| ☐ ליצור פרויקט Vitis | ☐ לקרוא נתונים מה-DDR |
| ☐ לכתוב קוד אתחול DMA | ☐ לאמת Header / Length / Data / Checksum |
| ☐ להגדיר כתובת buffer ב-DDR | ☐ לבצע commit |
| ☐ להפעיל DMA transfer | ☐ לבצע push |

ממתין ☐

שלב 9 - Async FIFO + CDC + Testbench

- | | |
|---|---|
| ☐ לכתוב rtl/async_fifo.v | ☐ לבדוק מעבר נתונים תקין |
| ☐ לכתוב tb/tb_async_fifo.v | ☐ לבצע commit |
| ☐ לבדוק שני clocks | ☐ לבצע push |

ממתין ☐

שלב 10 - Full Integration with CDC + DMA + DDR

- | | |
|--|--|
| ☐ לשלב Async FIFO במערכת | ☐ לבדוק כתיבה ל-DDR |
| ☐ לעדכן אינטגרציה מלאה | ☐ לבצע commit |
| ☐ לבדוק שני clock domains | ☐ לבצע push |

צ'קליסט מפורט לבקרה תוך כדי עבודה

ממתין ☐

שלב 11 - ILA + Vivado Reports

- ☐ להוסיף ILA
- ☐ לבדוק סיגנלים מרכזיים
- ☐ לשמור timing report
- ☐ לשמור utilization report

- ☐ לשמור screenshots
- ☐ לבצע commit
- ☐ לבצע push

ממתין ☐

שלב 12 - Python CSV / Graph

- ☐ ליצור קובץ CSV
- ☐ לכתוב סקריפט Python
- ☐ ליצור גרף

- ☐ לשמור screenshot / output
- ☐ לבצע commit
- ☐ לבצע push

ממתין ☐

שלב 13 - UART or SPI Extension

- ☐ לבחור UART או SPI
- ☐ לכתוב בלוק תקשורת
- ☐ להריץ בדיקה

- ☐ לקבל נתונים אמיתיים דרך המערכת
- ☐ לבצע commit
- ☐ לבצע push

ממתין ☐

שלב 14 - Portfolio Polish

- ☐ לעדכן README
- ☐ להוסיף תמונות
- ☐ להוסיף waveforms
- ☐ להוסיף דוחות

- ☐ להוסיף הסברים לכל בלוק
- ☐ להוסיף Future Work / Lessons Learned
- ☐ להכין את הפרויקט להצגה