

Debugging in Verilog Vivado

Neciu Laurentiu Florin 331CC

Digori Gheorghe 331CC


Scopul lucrarii:

Ne propunem sa depanam un program scris in verilog care calculeaza maximul a 3 numere pe 16 biti.

Se da urmatorul modul care contine diverse probleme ce trebuie depanate.

```
module max16b(a,b,c,y);  
    input signed [15:0] a,b,c;  
    output signed [15:0] y;  
  
    wire ul_lt;  
    assign ul_lt = (a < b);  
  
    wire max_ab;  
    assign max_ab = ul_lt ? b : a;  
  
    wire u2_lt;  
    assign u2_lt = (c < max_ab);  
  
    assign max = u2_lt ? c:max_ab;  
  
endmodule
```

Se inceaca depanarea modului. Se sintetizeaza modulul verilog dand click pe "Run synthesis module". Dupa ce programul a terminat sinteza observam o fereastra de dialog care ne permite sa accesam raportul generat de aceasta sinteza.



WARNING: [Synth 8-3848] Net y in module/entity max16b does not have driver.

2 INFO: [Synth 8-638] synthesizing module 'max16b' [C:/Users/Florin/Desktop/CN:

3 WARNING: [Synth 8-3848] Net y in module/entity max16b does not have driver.

4 INFO: [Synth 8-256] done synthesizing module 'max16b' (1#1) [C:/Users/Florin,

Acestu lucru arata ca y a fost declarat ca iesire insa nu a fost assignat in program. Vom rezolva eroarea punand "assign y = u1_lt ? c : max_ab" deoarece variabila noastra de iesire a fost notata y nu max.

Aceasta eroare dispare din raport-ul generat la sinteza in momentul in care codul a fost modificat

```
module max16b(a,b,c,y);
    input signed [15:0] a,b,c;
    output signed [15:0] y;

    wire ul_lt;
    assign ul_lt = (a < b);

    wire max_ab;
    assign max_ab = ul_lt ? b : a;

    wire u2_lt;
    assign u2_lt = (c < max_ab);

    assign y = u2_lt ? c:max_ab;

endmodule
```

Pentru a testa functionalitatea codului, vom concepe un modul de simulare si un fisier cu un set de valori date. Modulul are rolul de a automatiza testarea pentru valorile din fisier.

Avem mai jos codul pentru pentru verilog pentru modulul de simulare.

```
integer fd;
integer count, status;
integer i_a, i_b, i_c, i_result;
integer errors;
max16b uut(a,b,c,y);
initial begin
    a=0; b=0; c=0;
    fd = $fopen("../././values.txt", "r");
    if (fd == 0)
        fd = $fopen(".././././values.txt", "r");
    count = 1;
    # 100;
    errors = 0;
    while ($fgets(aligned, fd))
    begin
        status = $sscanf(aligned, "%d %d %d %d", i_a, i_b, i_c, i_result);
        a = i_a; b = i_b; c = i_c;
        # 50;
        if (y == i_result)
            $display("%d(%t): pass, a:%d, b:%d, c:%d, y:%d\n", count, $time, a, b, c, y);
        else
            begin
                $display("%d(%t): fail, a:%d, b:%d, c:%d, y(actual):%d, y(asteptat):%d\n", count, $time, a, b, c, y, i_result);
                errors = errors + 1;
            end
        count = count + 1;
    end
end
```

```

-250 -43 10 10
60 90 60 90
-10 22 -20 22
-101 -22 -531 -22
1 55 2 55
1 4 2 4

```

Acest cod deschide un fisier denumit "values.txt" si il parseaza folosind functia de citire sscanf. Valorile intregi (integer) sunt salvate mai apoi in valori registru care sunt trimise modulului la care vrem sa facem depanarea. Se verifica daca iesirea modului nostru este in conformitate cu rezultatul citit. Rezultatele depanarii sunt afisate in consola programului.

Intrările fisierului values.txt sunt dat mai sus iar mai jos se observa iesirile consolei. Observam ca programul nostru nu trece niciun test.

```


# run 1000ns
1(      150000): fail, a: -250, b: -43, c: 10, y(actual): 1, y(asteptat): 10
2(      200000): fail, a: 60, b: 90, c: 60, y(actual): 0, y(asteptat): 90
3(      250000): fail, a: -10, b: 22, c: -20, y(actual): 0, y(asteptat): 22
4(      300000): fail, a: -101, b: -22, c: -531, y(actual): 0, y(asteptat): -22
5(      350000): fail, a: 1, b: 55, c: 2, y(actual): 1, y(asteptat): 55
6(      400000): fail, a: 1, b: 4, c: 2, y(actual): 0, y(asteptat): 4

```

Pentru a determina care sunt variabilele problematice din program, consultam formele de unde din simulare.

Putem afisa variabile din program dand click pe modulul nostru (uut) in fereastra "Scopes". Odata ce am facut asta putem trage din fereastra "Objects" variabilele u1_lt, u2_lt si max_ab in fereastra de simulare. Resetam apoi simularea si observam formele de unda.

Obs: se poate face ca variabilele din simulare sa aiba un format decimal signed selectandu-le, dand click dreapta, radix si signed decimal.



Din aceasta simulare observam imediat o eroare la variabila max_ab. Variabila max_ab are valoare 1 sau 0. Observam ca dimensiunea wire-ului este de 1 bit. Ne uitam la modul cum este declarata variabila in programul nostru si observam ca variabila este declarata ca "wire" nu ca "wire [15:0]" cum ne-ar fi trebuit. Facem modificarile si resetam simularile. Codul modificat se afla in stanga iar simularile pentru codul modificat se afla mai jos.

Din rezultatele testelor din consola si simulari observam ca modulul nostru nu indeplineste toate testele.

```

1(          150000): fail, a:  -250, b:  -43, c:   10, y(actual):  -43, y(asteptat):   10
2(          200000): fail, a:   60, b:   90, c:   60, y(actual):   60, y(asteptat):   90
3(          250000): fail, a:  -10, b:   22, c:  -20, y(actual):  -20, y(asteptat):   22
4(          300000): fail, a: -101, b:  -22, c: -531, y(actual): -531, y(asteptat): -22
5(          350000): fail, a:   1, b:   55, c:   2, y(actual):   2, y(asteptat):   55
6(          400000): fail, a:   1, b:   4, c:   2, y(actual):   2, y(asteptat):   4

```

Deschidem simulările pentru a determina care sunt erorile.



Din simulări se pare ca variabila u1_lt ne indica corect cand $a < b$ dar variabila u2_lt nu face acest lucru. Inspectam codul pentru u2_lt. u2_lt executa o operatie de comparatie intre doua elemente c si max_ab.

Pentru a avea o comparatie corecta mai intai trebuie sa ne asiguram ca variabilele de comparat au același tip. Se pare ca variabila max_ab nu are tipul "signed". Vom schimba acest lucru.

```

module max16b(a,b,c,y);
    input signed [15:0] a,b,c;
    output signed [15:0] y;

    wire u1_lt;
    assign u1_lt = (a < b);

    wire signed [15:0] max_ab;
    assign max_ab = u1_lt ? b : a;

    wire u2_lt;
    assign u2_lt = (c < max_ab);

    assign y = u2_lt ? c:max_ab;

endmodule

```


Refacem simulările.

```

1(          150000): fail, a: -250, b: -43, c: 10, y(actual): -43, y(asteptat): 10
2(          200000): fail, a: 60, b: 90, c: 60, y(actual): 60, y(asteptat): 90
3(          250000): fail, a: -10, b: 22, c: -20, y(actual): -20, y(asteptat): 22
4(          300000): fail, a: -101, b: -22, c: -531, y(actual): -531, y(asteptat): -22
5(          350000): fail, a: 1, b: 55, c: 2, y(actual): 2, y(asteptat): 55
6(          400000): fail, a: 1, b: 4, c: 2, y(actual): 2, y(asteptat): 4

```

Ne pica toate testele in consola. Observam acum simularea.



Se pare ca variabila u2_lt indica corect intrarile pentru care $c < \max_ab$ dar intrarile sunt fix pe invers. Iesirea lui y este data prin iteroagarea valorii u2_lt in sa argumentele c si max_ab sunt date invers. Pune argumentele cum trebuie (invers fata de cum erau in schema initiala). Prezentam acum codul final si rezultatele testelor.

```

module max16b(a,b,c,y);
    input signed [15:0] a,b,c;
    output signed [15:0] y;

    wire u1_lt;
    assign u1_lt = (a < b);

    wire signed [15:0] max_ab;
    assign max_ab = u1_lt ? b : a;

    wire u2_lt;
    assign u2_lt = (c < max_ab);

    assign y = u2_lt ? max_ab:c;

endmodule

```

```

# run 1000ns
1(          150000): pass, a: -250, b: -43, c: 10, y: 10
2(          200000): pass, a: 60, b: 90, c: 60, y: 90
3(          250000): pass, a: -10, b: 22, c: -20, y: 22
4(          300000): pass, a: -101, b: -22, c: -531, y: -22
5(          350000): pass, a: 1, b: 55, c: 2, y: 55
6(          400000): pass, a: 1, b: 4, c: 2, y: 4

```