

UNIVERSIDADE FEDERAL DO RIO DE JANEIRO

TRABALHO DE ARQUITETURA DE COMPUTADORES ATIVIDADES PRÁTICAS EM VHDL: SOMADOR/SUBTRATOR VETORIAL CPU COM RISC-V

DHAYSE DE LIMA TITO DRE: 120019062
EDUARDO DOS SANTOS GUIMARÃES JUNIOR DRE: 12013895
JOÃO PEDRO DUARTE BAPTISTA DRE: 121066907
LÍGIA CALINA BUENO BONIFÁCIO DRE: 122046065
LUIZA LISSANDRA RODRIGUES ROSA DRE: 119046349

SUMÁRIO

1	INTRODUÇÃO	3
2	PROJETO DE UM SOMADOR/SUBTRATOR DE 32 BITS EM VHDL	4
2.1	DESCRIÇÃO DO MÓDULO	4
2.2	ARQUITETURA DO MÓDULO	5
2.2.1	Definição da Entidade e Arquitetura	5
2.2.2	Função de Ajuste de Vetor	5
2.2.3	Ajuste dos Vetores A e B	6
2.2.4	Definição de B_u Baseada no Modo de Operação	6
2.2.5	Cálculo do Vetor de Carry	6
2.2.6	Soma Vetorizada	6
2.3	SIMULAÇÃO	7
3	CPU RISC-V DE 32 BITS: DESIGN E IMPLEMENTAÇÃO COM PI-	
	PELINE DE 5 ESTÁGIOS	8
3.1	FUNDAMENTAÇÃO TEÓRICA	8
3.2	PLANEJAMENTO DO PROJETO	8
3.2.1	IF - Instruções de busca	ç
3.2.2	EX - Execução	10
3.2.3	MEM - Memória	11
3.2.4	WB - Escrita de Resultados	11
4	IMPLEMENTAÇÃO DOS BLOCOS VHDL	13
5	CÓDIGOS E TESTES	16
5.1	CÓDIGOS PARA RV32I	16
5.1.1	ALU	16
5.1.2	Controle ALU	18
5.1.3	Controle	21
5.1.4	Extensão de Sinal	2 4
5.1.5	PC	26
5.1.6	Somador	28
5.1.7	IF/ID	28
5.1.8	ID/EX	30
5.1.9	EX/MEM	32
5.1.10	MEM/WB	33
5.2	CÓDIGOS PARA SIMD	35
5.2.1	ALU	35
5.2.2	Unidade de controle	37
5.2.3	Extensão de Sinal	40
6	CONCLUSÃO	42

BIBLIOGRAFIA																																43	3
---------------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	----	---

1 INTRODUÇÃO

O presente trabalho tem como intuito englobar e apresentar três projetos propostos pela disciplina de Arquitetura de Computadores, sendo eles um somador vetorial, um projeto com Reduced Instruction Set Computer 5ª geração (RISC-V) e um projeto com RISC-V atrelado a Single Instruction, Multiple Data (SIMD).

Para fins de contextualização teórica, o RISC-V é uma abordagem responsável por trazer maior simplicidade a um conjunto de instruções e executá-las em uma menor quantidade de ciclos de clock. Já o SIMD está relacionado ao objetivo de fazer com que uma única instrução consiga controlar várias unidades de processamento com o intuito de executar uma mesma operação, com diferentes dados, de forma paralela, ou seja, simultânea.

O primeiro projeto proposto consiste em desenvolver um módulo VHDL capaz de realizar instruções de soma e subtração. O módulo tem a capacidade de lidar com dois vetores de 32 bits. As entradas do módulo são os vetores A e B, a operação a ser realizada (soma ou subtração) e o tamanho do vetores.

Já o segundo e o terceiro têm o intuito de criar uma Unidade de Processamento Central (CPU) de 32 bits capaz de suportar a arquitetura RISC-V, além da implementação do pipeline de inteiros com 5 estágios necessário para melhorar o desempenho na execução das instruções. No contexto do projeto, pipeline consiste em uma abordagem que permite que uma instrução seja dividida em etapas menores consecutivas e que serão processadas de maneira paralela.

Para desenvolver o trabalho foi utilizado o simulador LogiSIM-Evolution e implementado com blocos feitos em Linguagem de Descrição de Hardware VHSIC (VHDL), no qual VHSIC significa Circuito Integrado de Altíssima Velocidade. Esta linguagem permite modelar sistemas eletrônicos digitais através da definição, simulações e testagens das estruturas e comportamentos de circuitos digitais.

2 PROJETO DE UM SOMADOR/SUBTRATOR DE 32 BITS EM VHDL

Neste projeto, foi desenvolvido um módulo VHDL para um circuito combinacional de somador/subtrator vetorial de 32 bits. O circuito opera sobre números inteiros de 4, 8, 16 e 32 bits, conforme especificado por um sinal de controle. O objetivo principal foi projetar um sistema orientado ao desempenho, minimizando a latência no cálculo das somas.

2.1 DESCRIÇÃO DO MÓDULO

O módulo Somador Vetorial é responsável por realizar operações de soma e subtração em vetores de diferentes tamanhos. Ele possui as seguintes entradas e saídas:

· Entradas:

- A_i, B_i: Operandos de 32 bits (std_logic_vector(31 DOWNTO 0)).
- mode_i: Modo Somador ou Subtrator (1 bit std_logic).
- vecSize_i: Tamanho do vetor (2 bits std_logic_vector(1 DOWNTO 0)).
 - * 00: 4 bits
 - * 01:8 bits
 - * 10: 16 bits
 - * 11:32 bits

• Saída:

- S_o: Resultado da operação (std_logic_vector(31 DOWNTO 0)).

2.2 ARQUITETURA DO MÓDULO

A arquitetura TypeArchitecture define os sinais e funções auxiliares necessários para a operação do módulo:

2.2.1 Definição da Entidade e Arquitetura

```
4 ENTITY SomadorVetorial IS
5   PORT (
6    A_i, B_i : IN std_logic_vector (31 DOWNTO 0);
7   vecSize_i : IN std_logic_vector (1 DOWNTO 0);
8   mode_i : IN std_logic;
9   S_o : OUT std_logic_vector (31 DOWNTO 0)
10 );
```

A entidade Somador Vetorial define as entradas e saídas do módulo.

```
ARCHITECTURE TypeArchitecture OF SomadorVetorial IS

SIGNAL C_cla : std_logic_vector (31 DOWNTO 0) := (others => '0'); --

→ Vetor de carry

SIGNAL B_u : std_logic_vector (31 DOWNTO 0) := (others => '0'); --

→ Valor de B após a operação lógica com o modo

SIGNAL A_adj, B_adj : std_logic_vector (31 DOWNTO 0); -- Ajustados pelo

→ tamanho do vetor

-- Função para ajustar o vetor de entrada de acordo com o tamanho

→ especificado
```

A arquitetura TypeArchitecture declara os sinais internos necessários para a operação.

2.2.2 Função de Ajuste de Vetor

```
-- Função para ajustar o vetor de entrada de acordo com o tamanho

⇒ especificado

FUNCTION adjust_vector(input : std_logic_vector(31 DOWNTO 0); size :

⇒ std_logic_vector(1 DOWNTO 0)) RETURN std_logic_vector IS

VARIABLE result : std_logic_vector(31 DOWNTO 0) := (others =>

⇒ '0');

BEGIN

CASE size IS

WHEN "00" => result(3 DOWNTO 0) := input(3 DOWNTO 0); -- 4 bits
```

```
24 WHEN "01" => result(7 DOWNTO 0) := input(7 DOWNTO 0); -- 8 bits
25 WHEN "10" => result(15 DOWNTO 0) := input(15 DOWNTO 0); -- 16

→ bits
26 WHEN OTHERS => result := input; -- 32 bits
```

A função adjust_vector ajusta o vetor de entrada conforme o tamanho especificado por vecSize_i.

2.2.3 Ajuste dos Vetores A e B

```
BEGIN

-- Ajustando vetores A e B pelo tamanho do vetor

A_adj <= adjust_vector(A_i, vecSize_i);

B_adj &lt;= adjust_vector(B_i, vecSize_i);

-- Definição de B_u com base no modo de operação (somador ou subtrator)
```

Os vetores A_adj e B_adj são ajustados conforme o tamanho do vetor.

2.2.4 Definição de B_u Baseada no Modo de Operação

O vetor B_u é definido com base no modo de operação (somador ou subtrator).

2.2.5 Cálculo do Vetor de Carry

```
    -- Cálculo do vetor de carry usando a técnica de Carry Lookahead
    C_cla(0) <= mode_i; -- Carry-in inicial é o modo de operação (0 para
    → soma, 1 para subtração)
```

O vetor de carry C_cla é calculado utilizando a técnica de Carry Lookahead.

2.2.6 Soma Vetorizada

```
46 PROCESS (A_adj, B_u)
47 BEGIN
```

```
48 FOR i IN 1 TO 31 LOOP

49 C_cla(i) <= (A_adj(i-1) AND B_u(i-1)) OR ((A_adj(i-1) OR

→ B_u(i-1)) AND C_cla(i-1));

50 END LOOP;
```

A soma vetorizada é realizada bit a bit entre A_adj, B_u e C_cla.

2.3 SIMULAÇÃO

Foi utilizado o simulador Quartus Lite para testar o componente conforme mostra a imagem a seguir.

3 CPU RISC-V DE 32 BITS: DESIGN E IMPLEMENTAÇÃO COM PIPELINE DE 5 ESTÁGIOS

3.1 FUNDAMENTAÇÃO TEÓRICA

RISC-V é uma *Instruction Set Architectur (ISA)* baseada em poucas instruções, ela foi pensada para ser aberta, escalável e simples. RV32I refere-se ao conjunto de instruções base de 32 bits da arquitetura RISC-V, que representa a mínima arquitetura necessária para seu correto funcionamento em um computador.

As instruções base apresentam 6 formatos: Tipo-R para operações de registradores, Tipo-I para valores imediatos short e loads, Tipo-S para stores, Tipo-B para desvios condicionais, Tipo-U para valores imediatos longos, e tipo-J para saltos incondicionais. Para esse trabalho, utilizaremos especificamente as instruções a seguir.

· Aritméticas: add. addi e sub:

• Lógicas: and, andi, or, ori, xor e xori;

• Deslocamento: sll, slli, srl e srli;

• Controle de fluxo: jal, jalr, beq e bne;

Carregamento: lw, lui;

Armazenamento: sw;

Gerenciamento de ponteiros: auipc.

Para aumentar a eficiência e maximizar o *throughput* do processador podemos utilizar técnicas como o *pipeline*. Essa técnica consiste em dividir as execuções das instruções em vários estágios, possibilitando assim que as instruções possam ser executadas simultaneamente. Os 5 estágios do pipeline que trabalharemos são Fetch (Busca), Decode (Decodificação), Execute (Execução), Memory (Memória) e Write Back (Escrita de Resultado).

É importante lembrar que, ao projetar uma CPU, as memórias de instrução e de dados são diferentes. Dentro do simulador LogiSIM-Evolution, utilizaremos a memória ROM para as intruções e a RAM para memória de dados. Além disso, essas memórias serão transferidas de modo assíncrono de modo a não dependerem de sincronia do clock para o correto funcionamento.

3.2 PLANEJAMENTO DO PROJETO

Na figura 1 podemos observar o diagrama de blocos da CPU com cada estágio destacado.




Figura 1 – Diagrama de blocos da CPU com pipeline de 5 estágio. Controle da ALU e o MUX ALUScr foi omitido para fins de simplificação. *Autoria própria.*

De modo geral as instruções seguem um fluxo linear de estágios da esquerda para a direita. No entanto, existem duas exceções principais a esse fluxo linear: a atualização do contador de programa (PC) e a etapa de escrita do resultado. A seleção do próximo valor do PC, pode ser o PC incrementado ou o endereço de desvio do estágio EX. Por sua vez, no estágio de escrita, os resultados da ALU ou dados da memória são enviados "para trás"para serem escritos no banco de registradores (estágio de decodificação).

Para organização da CPU, criamos os componentes em VHDL a partir de cada estágio do pipeline.

3.2.1 IF - Instruções de busca

Neste estágio, a próxima instrução a ser executada é buscada da memória de instruções. O endereço da próxima instrução é obtido a partir do *Program Counter* (PC), atualizada a cada ciclo de clock e a instrução é carregada no registrador.

Abaixo o detalhamento de cada componente desse estágio:

- PC (Program Counter): Mantém o endereço da próxima instrução a ser buscada;
- MUX: Seleciona que valor substitui o PC (PC + 4 ou o endereço de destino do desvio), sendo controlada pela Unidade de detecção de Hazard;

- Memória de Instrução: Armazena as instruções do programa na memória ROM;
- Somador (+4): Incrementa o valor do PC em 4 para apontar para a próxima instrução;
- Registrador de pipeline IF/ID: Armazena a instrução buscada e o endereço do PC para uso no próximo estágio. Possui 96 bits de largura (32 bits de instruções de busca e 64 bits do endereço do PC).

ID - Instrução de Decodificação

A instrução buscada é decodificada para entender o que precisa ser feito. Os campos da instrução são separados e os operandos necessários são identificados e lidos dos registradores. A seguir os componentes desse estágio, no qual a MUX AluScr encontra-se omitida na figura 1.

- Controle: Gera sinais de controle com base na instrução decodificada;
- Registradores: Armazenam os dados a serem utilizados nas operações;
- Extensão de Sinal: Estende o imediato para o tamanho correto;
- Unidade de Detecção de Hazard: Detecta conflitos de dados e controla o pipeline para evitar riscos;
- MUX: Seleciona os operandos corretos a partir dos registradores ou resultados anteriores.
- Somador: Utilizado para calcular endereços para instruções de desvio;
- MUX: Seleciona o segundo operando da ALU entre o registrador ou um valor imediato;
- Registrador de pipeline ID/EX: Armazena informações decodificadas e sinais de controle para posteriormente serem executadas. Possui 256 bits de largura.

3.2.2 EX - Execução

Estágio onde a operação especificada pela instrução é realizada. As unidades de execução do processador realizam a operação aritmética ou lógica nos operandos. Neste estágio também ocorre o *forwarding*, onde o registrador de pipeline ID/EX passa os números dos registradores operando do estágio ID para determinar se os valores devem sofrer *Forwarding*. A seguir, os componentes deste estágio, no qual o Controle da ALU está implícito.

 ALU (Unidade Lógica Aritmética): Realiza operações aritméticas e lógicas nos operandos;

- MUX: Selecionam entre diferentes origens dos dados para a ALU;
- Unidade de Forwarding: Resolve riscos de dados, encaminhando resultados recentes diretamente para a ALU;
- Controle da ALU: Define qual operação será feita na ALU;
- Registrador de pipeline EX/MEM: Armazena resultados da ALU, endereços de memória e sinais de controle para o próximo estágio. Possui 193 bits de largura.

The Zero status information from the ALU is used to decide which adder result to store in the PC.

Na tabela 1, podemos visualizar os valores de controle para a Unidade de *Forwarding* que são selecionados pelos multiplexadores.

Controle do Mux	Origem	Explicação
ForwardA = 00	ID/EX	O primeiro operando ALU vem do arquivo de registra-
		dores.
ForwardA = 10	EX/MEM	O primeiro operando ALU é encaminhado do resultado
		ALU anterior.
ForwardA = 01	MEM/WB	O primeiro operando ALU é encaminhado da memória
		de dados ou de um resultado ALU anterior.
ForwardB = 00	ID/EX	O segundo operando ALU vem do arquivo de registra-
		dores.
ForwardB = 10	EX/MEM	O segundo operando ALU é encaminhado do resul-
		tado ALU anterior.
ForwardB = 01	MEM/WB	O segundo operando ALU é encaminhado da memória
		de dados ou de um resultado ALU anterior.

Tabela 1 – Controles de Encaminhamento para Operandos ALU.

3.2.3 MEM - Memória

Se a instrução envolver acesso à memória (leitura ou escrita), este acesso ocorre neste estágio. Dados são lidos da memória ou escritos nela, dependendo da instrução. A seguir, os componentes desse estágio.

- Memória de Dados: Lê ou escreve dados na memória RAM;
- Registrador de pipeline MEM/WB: Armazena dados lidos da memória ou resultados da ALU para posterior escrita. Possui 128 bits de largura.

3.2.4 WB - Escrita de Resultados

Os resultados da execução são escritos de volta aos registradores. Os resultados são armazenados nos registradores de destino para uso em futuras instruções. A seguir, os componentes desse estágio.

- MUX: Seleciona entre os dados da memória ou o resultado da ALU para escrever de volta nos registradores;
- Registradores: Atualizados com os novos dados.

4 IMPLEMENTAÇÃO DOS BLOCOS VHDL

Para iniciar o projeto utilizamos da tabela 2, que mostra o código de instrução referentes à todas as operações pedidas.

		R-Type			
funct7	funct3	opcode	Instruction	ALUOp	ALUControl
0000000	000	0110011	ADD	10	0000
0100000	000	0110011	SUB	10	0001
0000000	111	0110011	AND	10	0010
0000000	110	0110011	OR	10	0011
0000000	100	0110011	XOR	10	0100
0000000	001	0110011	SLL	10	0101
0000000	101	0110011	SRL	10	0110
		I-Type			
imm[11:0]	funct3	opcode	Instruction	ALUOp	ALUControl
imm[11:0]	000	0010011	ADDI	11	0000
imm[11:0]	111	0010011	ANDI	11	0010
imm[11:0]	110	0010011	ORI	11	0011
imm[11:0]	100	0010011	XORI	11	0100
imm[11:0]	001	0010011	SLLI	11	0101
imm[11:0]	101	0010011	SRLI	11	0110
imm[31:12]	-	0110111	LUI	-	-
imm[31:12]	-	0010111	AUIPC	-	-
		Load			
imm[11:0]	funct3	opcode	Instruction	ALUOp	ALUControl
imm[11:0]	010	0000011	LW	-	-
		Store			
imm[11:5]	funct3	opcode	Instruction	ALUOp	ALUControl
imm[11:5]	010	0100011	SW	-	-
		Jump			
imm[20 10:1 11 19:12]	-	opcode	Instruction	ALUOp	ALUControl
imm[20 10:1 11 19:12]	-	1101111	JAL	-	-
imm[11:0]	000	1100111	JALR	-	-
		Branch			
imm[12 10:5]	funct3	opcode	Instruction	ALUOp	ALUControl
imm[12 10:5]	000	1100011	BEQ	01	0001
imm[12 10:5]	001	1100011	BNE	01	0001

Tabela 2 – RV32I Base Instruction Set com ALUOp e ALUControl.

A tabela 3 é utilizadas como base para o controle de sinais no estágio de decodificação.

Instrução	ALUOp	ALUSrc	Branch	Mem- Read	Mem- Write	Reg- Write	Memto- Reg
R	10	0	0	0	0	1	0
I (Aritmética)	11	1	0	0	0	1	0
UJ (JAL)	00	0	0	0	0	1	0
I (JALR)	00	1	0	0	0	1	0
SB (BEQ, BNE)	01	0	1	0	0	0	0
I (LW)	00	1	0	1	0	1	1
U (LUI)	00	1	0	0	0	1	0
S (SW)	00	1	0	0	1	0	0
U (AUIPC)	00	1	0	0	0	1	0

Tabela 3 – Sinais de Controle combinados para Instruções RISC-V

Para o controle da ULA utilizamos a tabela 4 como padronização.

Operação	Código de Controle
ADD	0000
SUB	0001
AND	0010
OR	0011
XOR	0100
SLL	0101
SRL	0110

Tabela 4 – Tabela de Controle da ALU

Para fazer fazer o projeto com SIMD efetuamos apenas algumas mudanças para adicionar dois vetores a mais vecSize e mode, na tabela 5 estão as explicações sobre ambos os vetores. Na seção 5.2 pode-se encontrar os códigos que sofreram mudanças. Além dos 3 anexados, é necessário também adicionar esses dois vetores novos aos registradores de pipeline (IF/ID, ID/EX, EX/MEM, MEM/WB).

mode	Define se a operação será vetorial ou não (0 $ ightarrow$ opera-
	ção não vetorial; 1 $ ightarrow$ operação vetorial)
vecSize	Define o tamanho das seções internas aos operandos
	(00 ightarrow 4 bits; $01 ightarrow 8$ bits; $10 ightarrow 16$ bits; 32 bits foi dei-
	xado de fora pois para ser realizado basta que mode
	= 0)

Tabela 5 – Explicações sobre os novos sinais de controle.

Na figura 2 podemos encontrar a arquitetura RISC-V (RV32I) implementada e na figura 3 o módulo criado para os registradores.




Figura 2 – CPU RISC-V (RV32I)




Figura 3 – Registradores.

5 CÓDIGOS E TESTES

Exemplo de cabeçalho feito em todos os códigos.

5.1 CÓDIGOS PARA RV32I

5.1.1 ALU




Figura 4 – ALU.

```
12
13 -- Importaces necessarias
14 library IEEE;
15 use IEEE.STD_LOGIC_1164.ALL;
16 use ieee.numeric_std.ALL;
```

```
USE IEEE.std_logic_unsigned.ALL;
17
18
   -- Definicao da entidade ALU
19
   entity ALU2 is
       Port (A, B
                         : in STD_LOGIC_VECTOR (31 downto 0);
21
              ALUControl : in STD_LOGIC_VECTOR (3 downto 0);
22
                         : out STD_LOGIC_VECTOR (31 downto 0);
23
              Result
              Zero
                         : out STD_LOGIC);
24
   end ALU2;
25
26
   -- Definicao da arquitetura da ALU
27
   architecture Behavioral of ALU2 is
29
   signal Result_aux : std_logic_vector(31 downto 0);
30
   signal Zero_aux : std_logic_vector(32 downto 0);
31
32
   -- Implementacao da logica da ALU
33
   begin
34
       process(A, B, ALUControl)
35
       begin
36
           case ALUControl is
37
               when "0000" => -- ADD
38
                   Result_aux <= std_logic_vector(unsigned(A) +</pre>
39

    unsigned(B));

               when "0001" => -- SUB
40
                   Result_aux <= std_logic_vector(unsigned(A) -</pre>
41

    unsigned(B));

               when "0010" => -- AND
42
                   Result_aux <= A and B;</pre>
43
               when "0011" => -- OR
44
                   Result_aux <= A or B;</pre>
45
               when "0100" => -- XOR
46
                   Result_aux <= A xor B;</pre>
47
               when "0101" => -- SLL
48
                   Result_aux <= std_logic_vector(shift_left(unsigned(A),</pre>
49
                    when "0110" => -- SRL
50
                   Result_aux <= std_logic_vector(shift_right(unsigned(A),</pre>
51
```

```
when others =>
52
                      Result_aux <= (others => '0');
53
            end case;
54
55
        end process;
56
57
        -- Atribuir valores aos sinais de saida
58
        Result <= Result_aux;</pre>
59
60
             -- Inicializacao do sinal Zero_aux
61
            Zero_aux(0) <= '0';</pre>
62
63
             -- Geracao dos valores Zero_aux
64
            G2: for I in 1 to 32 generate
65
                 Zero_aux(I) <= Zero_aux(I - 1) or Result_aux(I - 1);</pre>
66
            end generate;
67
68
             -- Definicao final do sinal zero
69
            Zero <= not Zero_aux(32);</pre>
70
71
   end Behavioral;
72
```

5.1.2 Controle ALU




Figura 5 – ALUControl.

```
12
13 -- Importaces necessarias
14 library IEEE;
15 use IEEE.STD_LOGIC_1164.ALL;
16 use IEEE.STD_LOGIC_UNSIGNED.ALL;
```

```
17
   -- Definicao da entidade Controle da ALU
18
   entity ALUControl is
19
        Port ( Instr
                           : in STD_LOGIC_VECTOR (31 downto 0);
20
               qOU1A
                           : in STD_LOGIC_VECTOR (1 downto 0);
21
               Control : out STD_LOGIC_VECTOR (3 downto 0)
22
              );
23
   end ALUControl;
24
25
   -- Definicao da arquitetura da ALU
26
   architecture Behavioral of ALUControl is
27
28
   -- Definicao de sinal auxiliar
29
   signal Control_aux : STD_LOGIC_VECTOR (3 downto 0);
   signal aux1
                         : STD_LOGIC; -- Sinal para armazenar Instr[30]
31
                         : STD_LOGIC_VECTOR(2 downto 0); -- Sinal para
   signal aux3
    \rightarrow armazenar Instr[14-12]
33
   -- Implementacao da logica do Controle da ALU
34
   begin
35
36
        aux1 <= Instr(30); -- Extrai func7 da instrução
        aux3 <= Instr(14 downto 12); -- Extrai func3 da instrução
38
        process(aux1, aux3, ALUOp)
39
        begin
40
            case ALUOp is
41
                when "00" \Rightarrow -- LW, SW
42
                     Control_aux <= "0000"; -- iqual ADD</pre>
43
                when "01" \Rightarrow -- BEQ, BNE
44
                     Control_aux <= "0001"; -- iqual SUB</pre>
45
                when "10" \Rightarrow -- R-Type
46
                     case aux3 is
47
                         when "000" \Rightarrow -- ADD, SUB
48
                              if aux1 = '0' then
49
                                  Control_aux <= "0000"; -- ADD
50
                              elsif aux1 = '1' then
51
                                  Control_aux <= "0001"; -- SUB</pre>
52
                              end if;
53
                         when "111" => -- AND
54
```

```
Control_aux <= "0010";</pre>
55
                           when "110" => -- OR
56
                                Control_aux <= "0011";</pre>
57
                           when "100" => -- XOR
                                Control_aux <= "0100";</pre>
59
                           when "001" => -- SLL
60
                                Control_aux <= "0101";</pre>
61
                           when "101" => -- SRL
62
                                Control_aux <= "0110";</pre>
63
                           when others =>
64
                                Control_aux <= (others => '0');
65
                      end case;
66
                  when "11" \Rightarrow -- I-Type
67
                      case aux3 is
68
                           when "000" \Rightarrow -- ADDI
69
                                Control_aux <= "0000";</pre>
70
                           when "111" => -- ANDI
71
                                Control_aux <= "0010";</pre>
72
                           when "110" => -- ORI
73
                                Control_aux <= "0011";</pre>
74
                           when "100" => -- XORI
75
                                Control_aux <= "0100";</pre>
76
                           when "001" => -- SLLI
77
                                Control_aux <= "0101";</pre>
78
                           when "101" => -- SRLI
79
                                Control_aux <= "0110";</pre>
80
                           when others =>
                                Control_aux <= (others => '0');
82
                      end case;
83
                  when others =>
84
                      Control_aux <= (others => '0');
85
             end case;
86
        end process;
87
88
89
             Control <= Control_aux;</pre>
90
91 end Behavioral;
```

5.1.3 Controle




Figura 6 – Unidade de controle.

```
12
   -- Importacoes necessarias
13
   library IEEE;
14
   use IEEE.STD_LOGIC_1164.ALL;
15
   use IEEE.NUMERIC_STD.ALL;
16
17
   -- Definição da entidade da unidade de controle
18
   entity control_unit is
19
       Port(
20
                     : in std_logic_vector(31 downto 0); -- Entrada:
21
           Instr
           : out std_logic_vector(1 downto 0); -- EX
           qOULA
22
           ALUSrc
                    : out std_logic;
23
           Branch
                    : out std_logic;
                                                           -- MEM
24
           MemRead : out std_logic;
                                                           -- MEM
25
           MemWrite : out std_logic;
                                                           -- MEM
26
                                                           -- WB
           RegWrite : out std_logic;
27
           MemtoReg : out std_logic
                                                           -- WB
28
       );
29
   end control_unit;
30
31
   -- Definição da arquitetura da unidade de controle
32
   architecture Behavioral of control_unit is
33
34
```

```
-- Sinais auxiliares de controle
35
                         : std_logic_vector(6 downto 0);
        signal opcode
36
        signal ALUOp_aux
                            : std_logic_vector(1 downto 0); -- EX
37
        signal ALUSrc_aux : std_logic; -- EX
38
        signal Branch_aux : std_logic; -- MEM
39
        signal MemRead_aux : std_logic; -- MEM
40
        signal MemWrite_aux : std_logic; -- MEM
41
        signal RegWrite_aux : std_logic; -- WB
42
        signal MemtoReg_aux : std_logic; -- WB
43
44
   begin
45
        opcode <= Instr(6 downto 0); -- Extrai o opcode da instrução
46
47
        process(opcode)
48
        begin
49
            -- Valores padrão para sinais de controle
50
                         <= "00";
            ALUOp_aux
51
            ALUSrc_aux <= '0';
52
            Branch_aux <= '0';</pre>
53
            MemRead_aux <= '0';</pre>
54
            MemWrite_aux <= '0';</pre>
55
            RegWrite_aux <= '0';</pre>
56
            MemtoReg_aux <= '0';</pre>
57
58
            case opcode is
59
                when "0110011" \Rightarrow -- R-Type
60
                                 <= "10";
                     ALUOp_aux
61
                     ALUSrc_aux
                                 <= '0';
62
                     RegWrite_aux <= '1';</pre>
63
64
                when "0010011" => -- I-Type Arith
65
                         ALUSrc_aux
                                         <= '1';
66
                                         <= '1';
                         RegWrite_aux
67
                                          <= "11";
                         ALUOp_aux
68
69
                when "0000011" \Rightarrow -- I-Type (LW)
70
                     ALUOp_aux <= "00";
71
                     ALUSrc_aux <= '1';
72
                     MemRead_aux <= '1';</pre>
73
```

```
MemtoReg_aux <= '1';</pre>
74
                       RegWrite_aux <= '1';</pre>
75
76
                  when "0100011" \Rightarrow -- S-Type (SW)
77
                                    <= "00";
                       ALUOp_aux
78
                       ALUSrc_aux <= '1';</pre>
79
                       MemWrite_aux <= '1';</pre>
80
81
                  when "1100011" \Rightarrow -- SB-Type (BEQ/BNE)
82
                       ALUOp_aux <= "01";
83
                       ALUSrc_aux <= '0';</pre>
84
                       Branch_aux <= '1';</pre>
85
86
                  when "1101111" => -- JAL
87
                       ALUOp_aux
                                     <= "00"; -- Não importa para JAL
88
                                     <= '1'; -- A origem do dado para a ALU é
                       ALUSrc_aux
89
                       \hookrightarrow um imediato
                       RegWrite_aux <= '1'; -- Escreve no registrador</pre>
90
91
                  when "1100111" => -- JALR
92
                       ALUOp_aux
                                    <= "00"; -- Não importa para JALR
93
                                     <= '1'; -- A origem do dado para a ALU é
                       ALUSrc_aux
94
                       \hookrightarrow um imediato
                       RegWrite_aux <= '1'; -- Escreve no registrador</pre>
95
96
                  when "0110111" \Rightarrow -- LUI
97
                                     <= "00"; -- Não importa para LUI
                       ALUOp_aux
                       ALUSrc_aux
                                     <= '1'; -- A origem do dado para a ALU é
99
                       \hookrightarrow um imediato
                       RegWrite_aux <= '1'; -- Escreve no registrador</pre>
100
```

5.1.4 Extensão de Sinal




Figura 7 – Extensão de sinal.

```
12
   library IEEE;
13
   use IEEE.STD_LOGIC_1164.ALL;
14
   USE IEEE.NUMERIC_STD.ALL;
15
16
   entity ImmGen is
17
       Port(
18
           Instr: in std_logic_vector(31 downto 0); -- Entrada: instrução
19

    de 32 bits

           Imm: out std_logic_vector(31 downto 0) -- Saida: imediato de 32
20
            \hookrightarrow bits
       );
21
   end ImmGen;
22
23
   architecture Behavioral of ImmGen is
24
       signal opcode
                           : std_logic_vector(6 downto 0); -- Sinal para
25
       → armazenar o opcode da instrução
                           : std_logic_vector(31 downto 0) := (others =>
       signal Imm_aux
26
       27
   begin
28
29
       opcode <= Instr(6 downto 0); -- Extrai o opcode da instrução
30
31
       -- Processo para determinar o imediato baseado no opcode
32
       process(opcode)
33
       begin
34
           case opcode is
```

```
when "0010011" | "0000011" => -- I-type (ADDI, ANDI, ORI,
36
                \hookrightarrow XORI, SLLI, SRLI) / (LW)
                    Imm_aux(11 downto 0) <= Instr(31 downto 20); -- Campo</pre>
37
                    \hookrightarrow imediato
                    Imm_aux(31 downto 12) \leftarrow (others \Rightarrow Instr(31)); --
38

→ Extensão de sinal

                when "1100111" => -- I-type (JALR)
40
                    Imm_aux(11 downto 0) <= Instr(31 downto 20); -- Campo</pre>
                    \hookrightarrow imediato
                    Imm_aux(31 downto 12) <= (others => Instr(31)); --
42

→ Extensão de sinal

43
                when "0100011" \Rightarrow -- S-type (SW)
44
                    Imm_aux(11 downto 5) <= Instr(31 downto 25); -- Parte</pre>
45

→ alta do campo imediato

                    Imm_aux(4 downto 0) <= Instr(11 downto 7); -- Parte</pre>
46
                    → baixa do campo imediato
                    Imm_aux(31 downto 12) <= (others => Instr(31)); --
47
                    48
                when "1100011" \Rightarrow -- SB-type (BEQ, BNE)
                                            <= Instr(31);
                    Imm_aux(12)
                                                               -- Bit de
50

→ sinal para o campo imediato

                    Imm_aux(10 downto 5) <= Instr(30 downto 25); -- Bits</pre>
51
                    → 10-5 para o campo imediato
                    Imm_aux(4 downto 1)
                                           <= Instr(11 downto 8); -- Bits
52
                    → 4-1 para o campo imediato
                                            <= Instr(7);
                                                                     -- Bit 11
                    Imm_aux(11)
53
                    → para o campo imediato
                    Imm_aux(31 downto 13) \leftarrow (others => Instr(31)); --
54
                    55
               when "1101111" => -- UJ-type (JAL)
56
                                            <= Instr(31); -- Bit 20
                    Imm_aux(20)
57
                    → para o campo imediato
                    Imm_aux(10 downto 1) <= Instr(30 downto 21); -- Bits</pre>
58
                    → 10-1 para o campo imediato
```

```
<= Instr(20);
                    Imm_aux(11)
                                                                      -- Bit 11
59
                     \hookrightarrow para o campo imediato
                    Imm_aux(19 downto 12) <= Instr(19 downto 12); -- Bits</pre>
60
                     → 19-12 para o campo imediato
                    Imm_aux(31 downto 21) \leftarrow (others => Instr(31)); --
61

→ Extensão de sinal

                when "0110111" | "0010111" => -- U-Type (LUI) / (AUIPC)
63
                    Imm_aux(31 downto 12) <= Instr(31 downto 12); -- Campo</pre>
                    \hookrightarrow imediato
                    65
                     \hookrightarrow padding
66
                when others => -- Default para opcode não reconhecido
67
                    Imm_aux <= (others => '0'); -- Zera o imediato se o
68
                    \rightarrow opcode não for reconhecido
           end case;
69
       end process;
70
71
        -- Saída do imediato
72
       Imm <= Imm_aux;</pre>
73
74
   end Behavioral;
75
76
```

5.1.5 PC




Figura 8 – Contador.

```
12
   -- Importacoes necessarias
13
   library IEEE;
14
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.STD_LOGIC_ARITH.ALL;
16
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
17
18
   -- Definicao da entidade PC
19
   entity PC2 is
20
        Port ( clk
21
                      : in STD_LOGIC;
                      rst
                              : in STD_LOGIC;
22
                             : in STD_LOGIC_VECTOR (31 downto 0);
23
                      PCWrite: in STD_LOGIC;
24
                      PC_out : out STD_LOGIC_VECTOR (31 downto 0)
25
                     );
26
   end PC2;
27
28
   -- Definicao da arquitetura do PC
29
   architecture Behavioral of PC2 is
30
31
   -- Definicao de sinal
32
   signal PC_reg : STD_LOGIC_VECTOR (31 downto 0);
33
34
   -- Implementacao da logica do PC
35
   begin
36
        process(clk, rst)
37
        begin
39
            if rst = '1' then
40
                PC_reg <= (others => '0');
41
            elsif rising_edge(clk) then
42
                       if PCWrite = '1' then
43
                         PC_reg <= PC_in;</pre>
44
                end if;
45
46
            end if;
47
        end process;
48
49
        PC_out <= PC_reg;</pre>
50
```

clk

rst

20

21

```
51
   end Behavioral;
52
   5.1.6 Somador
12
   -- Importacoes necessarias
   library IEEE;
14
   use IEEE.STD_LOGIC_1164.ALL;
15
   use IEEE.STD_LOGIC_ARITH.ALL;
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
17
18
   -- Definicao da entidade somador
19
   entity somador is
20
       Port ( A
                   : in STD_LOGIC_VECTOR (31 downto 0);
21
                   : in STD_LOGIC_VECTOR (31 downto 0);
22
               Sum : out STD_LOGIC_VECTOR (31 downto 0) );
23
   end somador;
24
25
   -- Definicao da arquitetura do somador
26
   architecture Behavioral of somador is
27
28
   -- Implementacao da logica do somador
29
   begin
30
31
       Sum <= A + B;
32
33
   end Behavioral;
   5.1.7 IF/ID
12
   library IEEE;
13
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.STD_LOGIC_ARITH.ALL;
15
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
16
17
   entity IF_ID_Pipe is
18
       Port (
19
```

: in STD_LOGIC;

STD_LOGIC;

: in

```
IF_ID_Write
                              : in
                                    STD_LOGIC; -- Forward
22
            IF_ID_Flush
                              : in
                                    STD_LOGIC; -- Hazard
23
                              : in
                                    STD_LOGIC_VECTOR(31 downto 0);
            PC_in
24
            PC_4_{in}
                                    STD_LOGIC_VECTOR(31 downto 0);
                                in
25
            Instr_in
                                    STD_LOGIC_VECTOR(31 downto 0);
                              : in
26
            PC_out
                              : out STD_LOGIC_VECTOR(31 downto 0);
27
            PC_4_out
                              : out STD_LOGIC_VECTOR(31 downto 0);
28
                              : out STD_LOGIC_VECTOR(31 downto 0)
            Instr_out
29
        );
30
   end IF_ID_Pipe;
31
32
   architecture Behavioral of IF_ID_Pipe is
33
                             : STD_LOGIC_VECTOR(31 downto 0);
        signal PC_reg
34
        signal PC_4_reg
                             : STD_LOGIC_VECTOR(31 downto 0);
35
        signal Instr_reg
                             : STD_LOGIC_VECTOR(31 downto 0);
36
   begin
37
        process(clk, rst)
38
        begin
39
            if rst = '1' then
40
                PC_reg <= (others => '0');
41
                PC_4_reg <= (others => '0');
42
                 Instr_reg <= (others => '0');
43
            elsif rising_edge(clk) then
44
                 if IF_ID_Flush = '1' then
45
                     PC_reg <= (others => '0');
46
                     PC_4_reg <= (others => '0');
47
                     Instr_reg <= (others => '0');
                 elsif IF_ID_Write = '1' then
49
                     PC_reg <= PC_in;</pre>
50
                     PC_4_reg <= PC_4_in;</pre>
51
                     Instr_reg <= Instr_in;</pre>
52
                 end if;
53
            end if;
54
        end process;
55
56
        PC_out <= PC_reg;
57
        PC_4_out <= PC_4_reg;</pre>
58
        Instr_out <= Instr_reg;</pre>
59
   end Behavioral;
60
```

61

5.1.8 ID/EX

```
12
   library IEEE;
13
   use IEEE.STD_LOGIC_1164.ALL;
14
   use IEEE.STD_LOGIC_ARITH.ALL;
15
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
17
   entity ID_EX_Pipe is
18
       Port (
19
            clk
                                   STD_LOGIC;
                             : in
20
                                   STD_LOGIC;
                             : in
21
            rst
            -- sinais de entrada
22
                                   STD_LOGIC_VECTOR(31 downto 0);
            PC_{in}
                             : in
23
            ReadData1_in
                                   STD_LOGIC_VECTOR(31 downto 0);
24
                             : in
            ReadData2_in
                                   STD_LOGIC_VECTOR(31 downto 0);
                             : in
25
                                   STD_LOGIC_VECTOR(31 downto 0);
            SignExtend_in
                             : in
26
            Rs1_in
                             : in
                                   STD_LOGIC_VECTOR(4 downto 0);
27
            Rs2_{in}
                                   STD_LOGIC_VECTOR(4 downto 0);
                             : in
28
                                   STD_LOGIC_VECTOR(4 downto 0);
            Rd_in
29
                               in
                                   STD_LOGIC_VECTOR(7 downto 0);
            Control_in
                             : in
30
                                 : in STD_LOGIC_VECTOR(31 downto 0);
            Instr_in
31
            -- sinais de saida
32
            PC_out
                             : out STD_LOGIC_VECTOR(31 downto 0);
33
                             : out STD_LOGIC_VECTOR(31 downto 0);
            ReadData1_out
34
            ReadData2_out
                             : out STD_LOGIC_VECTOR(31 downto 0);
35
                            : out STD_LOGIC_VECTOR(31 downto 0);
            SignExtend_out
36
            Rs1_out
                             : out STD_LOGIC_VECTOR(4 downto 0);
37
            Rs2_out
                             : out STD_LOGIC_VECTOR(4 downto 0);
38
            Rd_out
                             : out STD_LOGIC_VECTOR(4 downto 0);
39
                             : out STD_LOGIC_VECTOR(7 downto 0);
            Control_out
40
                                  : out STD_LOGIC_VECTOR(31 downto 0)
            Instr_out
41
       );
42
   end ID_EX_Pipe;
43
44
   architecture Behavioral of ID_EX_Pipe is
45
                                 : STD_LOGIC_VECTOR(31 downto 0);
       signal PC_reg
46
       signal ReadData1_reg
                                 : STD_LOGIC_VECTOR(31 downto 0);
47
```

```
signal ReadData2_reg
                                   : STD_LOGIC_VECTOR(31 downto 0);
48
        signal SignExtend_reg
                                   : STD_LOGIC_VECTOR(31 downto 0);
49
                                   : STD_LOGIC_VECTOR(4 downto 0);
        signal Rs1_reg
50
                                   : STD_LOGIC_VECTOR(4 downto 0);
        signal Rs2_reg
51
        signal Rd_reg
                                   : STD_LOGIC_VECTOR(4 downto 0);
52
        signal Control_reg
                                   : STD_LOGIC_VECTOR(7 downto 0);
53
        signal Instr_reg
                                       : STD_LOGIC_VECTOR(31 downto 0);
54
   begin
55
        process(clk, rst)
56
        begin
57
            if rst = '1' then
58
                 PC_reg <= (others => '0');
59
                 ReadData1_reg <= (others => '0');
60
                 ReadData2_reg <= (others => '0');
61
                 SignExtend_reg <= (others => '0');
62
                 Rs1_reg <= (others => '0');
63
                 Rs2_reg <= (others => '0');
64
                 Rd_reg <= (others => '0');
65
                 Control_reg <= (others => '0');
66
                 Instr_reg <= (others => '0');
67
            elsif rising_edge(clk) then
68
                 PC_reg <= PC_in;</pre>
69
                 ReadData1_reg <= ReadData1_in;</pre>
70
                 ReadData2_reg <= ReadData2_in;</pre>
71
                 SignExtend_reg <= SignExtend_in;</pre>
72
                 Rs1_reg <= Rs1_in;</pre>
73
                 Rs2_reg <= Rs2_in;
74
                 Rd_reg <= Rd_in;</pre>
75
                 Control_reg <= Control_in;</pre>
76
                 Instr_reg <= Instr_in;</pre>
77
            end if;
78
        end process;
79
80
        PC_out <= PC_reg;</pre>
81
82
        ReadData1_out <= ReadData1_reg;</pre>
        ReadData2_out <= ReadData2_reg;</pre>
83
        SignExtend_out <= SignExtend_reg;</pre>
84
        Rs1_out <= Rs1_reg;
85
        Rs2_out <= Rs2_reg;
86
```

```
Rd_out <= Rd_reg;
Rd_out <= Rd_reg;
Rd_out <= Control_reg;
Rd_out <= Instr_reg;
Rd_out <= Instr_reg;
Rd_out <= Rd_reg;
Rd_out <= Rd_out <= Rd_reg;
Rd_out <= Rd_o
```

5.1.9 **EX/MEM**

```
12
   library IEEE;
13
14
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.STD_LOGIC_ARITH.ALL;
15
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
17
   entity EX_MEM_Pipe is
18
       Port (
19
            clk
20
                             : in
                                   STD_LOGIC;
            rst
                                   STD_LOGIC;
21
                              in
            ALUResult_in
                             : in
                                   STD_LOGIC_VECTOR(31 downto 0);
22
                             : in
                                   STD_LOGIC;
            zero_in
23
            WriteData_in
                             : in
                                   STD_LOGIC_VECTOR(31 downto 0);
24
            Rd_in
                                   STD_LOGIC_VECTOR(4 downto 0);
25
                             : in
                                   STD_LOGIC_VECTOR(4 downto 0);
            Control_in
                             : in
26
                             : out STD_LOGIC_VECTOR(31 downto 0);
            ALUResult_out
27
            zero_out
                             : out STD_LOGIC;
28
                             : out STD_LOGIC_VECTOR(31 downto 0);
            WriteData_out
29
            Rd_out
                             : out STD_LOGIC_VECTOR(4 downto 0);
30
            Control_out
                             : out STD_LOGIC_VECTOR(4 downto 0)
31
       );
32
   end EX_MEM_Pipe;
33
34
   architecture Behavioral of EX_MEM_Pipe is
35
       signal ALUResult_reg
                                : STD_LOGIC_VECTOR(31 downto 0);
36
       signal zero_reg
                                : STD_LOGIC;
37
       signal WriteData_reg
                                : STD_LOGIC_VECTOR(31 downto 0);
38
                                : STD_LOGIC_VECTOR(4 downto 0);
39
       signal Rd_reg
                                : STD_LOGIC_VECTOR(4 downto 0);
       signal Control_reg
40
   begin
41
       process(clk, rst)
42
       begin
43
            if rst = '1' then
44
```

```
ALUResult_reg <= (others => '0');
45
                 WriteData_reg <= (others => '0');
46
                 Rd_reg <= (others => '0');
47
                 Control_reg <= (others => '0');
48
                 zero_reg <= '0';</pre>
49
             elsif rising_edge(clk) then
50
                 ALUResult_reg <= ALUResult_in;
51
                 WriteData_reg <= WriteData_in;</pre>
52
                 Rd_reg <= Rd_in;</pre>
                 Control_reg <= Control_in;</pre>
54
                 zero_reg <= zero_in;
55
             end if;
56
        end process;
57
58
        ALUResult_out <= ALUResult_reg;
59
        WriteData_out <= WriteData_reg;</pre>
60
        Rd_out <= Rd_reg;</pre>
61
        Control_out <= Control_reg;</pre>
62
        zero_out <= zero_reg;
63
   end Behavioral;
64
65
```

5.1.10 MEM/WB

```
12
13
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
15
   use IEEE.STD_LOGIC_ARITH.ALL;
16
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
17
18
   entity MEM_WB_Pipe is
19
       Port (
20
            clk
                            : in STD_LOGIC;
21
22
           rst
                             : in
                                   STD_LOGIC;
           ReadData_in
                                   STD_LOGIC_VECTOR(31 downto 0);
                            : in
23
           ALUResult_in
                                   STD_LOGIC_VECTOR(31 downto 0);
                            : in
24
           Rd_in
                                   STD_LOGIC_VECTOR(4 downto 0);
                             : in
25
           Control_in
                            : in STD_LOGIC_VECTOR(1 downto 0);
26
                             : out STD_LOGIC_VECTOR(31 downto 0);
           ReadData_out
27
```

```
ALUResult_out
                            : out STD_LOGIC_VECTOR(31 downto 0);
28
                              : out STD_LOGIC_VECTOR(4 downto 0);
            Rd_out
29
            Control_out
                              : out STD_LOGIC_VECTOR(1 downto 0)
30
        );
31
   end MEM_WB_Pipe;
32
33
   architecture Behavioral of MEM_WB_Pipe is
34
        signal ReadData_reg
                                 : STD_LOGIC_VECTOR(31 downto 0);
35
        signal ALUResult_reg
                                 : STD_LOGIC_VECTOR(31 downto 0);
36
        signal Rd_reg
                                 : STD_LOGIC_VECTOR(4 downto 0);
37
        signal Control_reg : STD_LOGIC_VECTOR(1 downto 0);
38
39
   begin
        process(clk, rst)
40
        begin
41
            if rst = '1' then
42
                ReadData_reg <= (others => '0');
43
                ALUResult_reg <= (others => '0');
44
                Rd_reg <= (others => '0');
45
                Control_reg <= (others => '0');
46
            elsif rising_edge(clk) then
47
                ReadData_reg <= ReadData_in;</pre>
48
                ALUResult_reg <= ALUResult_in;
49
                Rd_reg <= Rd_in;</pre>
50
                Control_reg <= Control_in;</pre>
51
            end if;
52
        end process;
53
        ReadData_out <= ReadData_reg;</pre>
55
        ALUResult_out <= ALUResult_reg;
56
        Rd_out <= Rd_reg;</pre>
57
        Control_out <= Control_reg;</pre>
58
   end Behavioral;
59
60
```

5.2 CÓDIGOS PARA SIMD

5.2.1 ALU

```
vecSize
                       : in STD_LOGIC_VECTOR (1 downto 0); -- 2 bits,
12
              tamanho da seção interna
                      : out STD_LOGIC_VECTOR (31 downto 0);
           Result
13
           Zero
                      : out STD_LOGIC
14
       );
15
   end ALU2;
16
17
   -- Definicao da arquitetura da ALU
   architecture Behavioral of ALU2 is
19
20
   signal Result_aux : std_logic_vector(31 downto 0);
21
   signal Zero_aux : std_logic_vector(32 downto 0);
22
23
   -- Função auxiliar para operações vetoriais
24
   function vec_op (
25
       A, B : std_logic_vector;
26
       op : string;
27
       size : integer
28
   ) return std_logic_vector is
29
       variable Res : std_logic_vector(A'range);
30
   begin
31
       for i in 0 to A'length/size - 1 loop
32
            case op is
33
                when "ADD" =>
34
                    Res((i+1)*size-1 downto i*size) :=
35

    std_logic_vector(unsigned(A((i+1)*size-1 downto))

    i*size)) + unsigned(B((i+1)*size-1 downto i*size)));
                when "SUB" =>
36
                    Res((i+1)*size-1 downto i*size) :=
37

    std_logic_vector(unsigned(A((i+1)*size-1 downto)))

    i*size)) - unsigned(B((i+1)*size-1 downto i*size)));
                when "AND" =>
38
                    Res((i+1)*size-1 downto i*size) := A((i+1)*size-1 downto
39

    i*size) and B((i+1)*size-1 downto i*size);

                when "OR" =>
40
```

```
Res((i+1)*size-1 downto i*size) := A((i+1)*size-1 downto
41
                      \rightarrow i*size) or B((i+1)*size-1 downto i*size);
                 when "XOR" =>
42
                     Res((i+1)*size-1 downto i*size) := A((i+1)*size-1 downto
43
                      \rightarrow i*size) xor B((i+1)*size-1 downto i*size);
                 when "SLL" =>
44
                     Res((i+1)*size-1 downto i*size) :=
45
                      \ \hookrightarrow \ std_logic_vector(shift_left(unsigned(A((i+1)*size-1

    downto i*size)), to_integer(unsigned(B(4 downto)))

                      \hookrightarrow 0)))));
                 when "SRL" =>
46
                     Res((i+1)*size-1 downto i*size) :=
47

    std_logic_vector(shift_right(unsigned(A((i+1)*size-1))))

    downto i*size)), to_integer(unsigned(B(4 downto)))

                      \hookrightarrow 0))));
                 when others =>
48
                     Res((i+1)*size-1 downto i*size) := (others => '0');
49
            end case;
50
        end loop;
51
        return Res;
52
   end function;
53
54
    -- Implementacao da logica da ALU
55
   begin
56
        process(A, B, Control, mode, vecSize)
57
            variable size : integer;
58
        begin
             -- Determinar o tamanho da seção interna baseado em vecSize
60
            case vecSize is
61
                 when "00" => size := \frac{4}{3};
62
                 when "01" => size := 8;
63
                 when "10" => size := 16;
                 when others => size := 32;
65
            end case;
66
            if mode = '1' then -- Operação vetorial
68
                 case Control is
69
                     when "0000" => -- ADD
70
                          Result_aux <= vec_op(A, B, "ADD", size);</pre>
71
```

```
when "0001" => -- SUB
72
                         Result_aux <= vec_op(A, B, "SUB", size);</pre>
73
                     when "0010" => -- AND
74
                         Result_aux <= vec_op(A, B, "AND", size);</pre>
75
                     when "0011" => -- OR
76
                         Result_aux <= vec_op(A, B, "OR", size);</pre>
77
                     when "0100" => -- XOR
78
                         Result_aux <= vec_op(A, B, "XOR", size);</pre>
79
                     when "0101" => -- SLL
80
                         Result_aux <= vec_op(A, B, "SLL", size);</pre>
81
                     when "0110" => -- SRL
82
                         Result_aux <= vec_op(A, B, "SRL", size);</pre>
83
                     when others =>
84
                         Result_aux <= (others => '0');
85
                 end case;
86
            else -- Operação escalar
87
                 case Control is
88
                     when "0000" => -- ADD
89
                         Result_aux <= std_logic_vector(unsigned(A) +</pre>
90

    unsigned(B));

                     when "0001" => -- SUB
91
                         Result_aux <= std_logic_vector(unsigned(A) -</pre>
92

    unsigned(B));

                     when "0010" => -- AND
93
                         Result_aux <= A and B;</pre>
94
                     when "0011" => -- OR
95
                         Result_aux <= A or B;</pre>
                     when "0100" => -- XOR
97
                         Result_aux <= A xor B;</pre>
98
                     when "0105" => -- SLL
99
                         Result_aux <= std_logic_vector(shift_left(unsigned(A),</pre>
100
```

5.2.2 Unidade de controle

```
ALUOp : out std_logic_vector(1 downto 0); -- EX

ALUSrc : out std_logic;

Branch : out std_logic; -- MEM

MemRead : out std_logic; -- MEM

MemWrite : out std_logic; -- MEM
```

```
RegWrite : out std_logic;
                                                              -- WB
17
            MemtoReg : out std_logic
                                                              -- WB
18
       );
19
   end control_unit;
20
21
22
   -- Definição da arquitetura da unidade de controle
   architecture Behavioral of control_unit is
23
24
        -- Sinais auxiliares de controle
25
                            : std_logic_vector(6 downto 0);
       signal opcode
26
       signal ALUOp_aux
                            : std_logic_vector(1 downto 0); -- EX
27
       signal ALUSrc_aux : std_logic; -- EX
28
       signal Branch_aux : std_logic; -- MEM
29
       signal MemRead_aux : std_logic; -- MEM
30
       signal MemWrite_aux : std_logic; -- MEM
31
       signal RegWrite_aux : std_logic; -- WB
32
       signal MemtoReg_aux : std_logic; -- WB
33
       signal mode_aux
                             : std_logic; -- Novo sinal de controle para
34
        → operação vetorial
       signal vecSize_aux
                            : std_logic_vector(1 downto 0); -- Novo sinal de
35
        → controle para tamanho da seção interna
36
   begin
37
       opcode <= Instr(6 downto 0); -- Extrai o opcode da instrução
38
39
       process(opcode)
40
       begin
            -- Valores padrão para sinais de controle
42
                         <= "00";
            ALUOp_aux
43
            ALUSrc_aux
                         <= '0';
44
            Branch_aux
                         <= '0';
45
            MemRead_aux <= '0';</pre>
46
            MemWrite_aux <= '0';</pre>
47
            RegWrite_aux <= '0';</pre>
48
            MemtoReg_aux <= '0';</pre>
49
            mode_aux
                          <= '0':
50
            vecSize_aux <= "00";</pre>
51
52
            case opcode is
53
```

```
when "0110011" \Rightarrow -- R-Type
54
                     ALUOp_aux <= "10";
55
                     ALUSrc_aux <= '0';</pre>
56
                     RegWrite_aux <= '1';</pre>
57
                                  <= '1'; -- Exemplo de operação vetorial
                     mode_aux
58
                     vecSize_aux <= "00"; -- Exemplo de tamanho de 4 bits</pre>
59
60
                when "0010011" => -- I-Type Arith
61
                                  <= "11";
                     ALUOp_aux
62
                     ALUSrc_aux
                                   <= '1';
63
                     RegWrite_aux <= '1';</pre>
64
                                   <= '1'; -- Exemplo de operação vetorial
                     mode_aux
65
                     vecSize_aux <= "01"; -- Exemplo de tamanho de 8 bits</pre>
66
67
                when "0000011" \Rightarrow -- I-Type (LW)
68
                     ALUOp_aux <= "00";
69
                     ALUSrc_aux
                                   <= '1':
70
                     MemRead_aux <= '1';</pre>
71
                     MemtoReg_aux <= '1';</pre>
72
                     RegWrite_aux <= '1';</pre>
73
                     mode_aux
                                   <= '1'; -- Exemplo de operação vetorial
74
                     vecSize_aux <= "10"; -- Exemplo de tamanho de 16 bits</pre>
75
76
                when "0100011" \Rightarrow -- S-Type (SW)
77
                                  <= "00";
                     ALUOp_aux
78
                     ALUSrc_aux <= '1';</pre>
79
                     MemWrite_aux <= '1';</pre>
80
                                   <= '0'; -- Exemplo de operação escalar
                     mode_aux
81
82
                 when "1100011" \Rightarrow -- SB-Type (BEQ/BNE)
83
                     ALUOp_aux
                                  <= "01";
84
                     ALUSrc_aux
                                 <= '0';
85
                     Branch_aux
                                   <= '1';
86
                     mode_aux
                                  <= '0'; -- Exemplo de operação escalar
87
88
                when "1101111" => -- JAL
89
                                   <= "00"; -- Não importa para JAL
                     ALUOp_aux
90
                     ALUSrc_aux
                                   <= '1'; -- A origem do dado para a ALU é
91
```

```
RegWrite_aux <= '1'; -- Escreve no registrador</pre>
92
                                   <= '0'; -- Exemplo de operação escalar
                     mode_aux
93
94
                 when "1100111" => -- JALR
                                   <= "00"; -- Não importa para JALR
                     ALUOp_aux
96
                     ALUSrc_aux
                                   <= '1'; -- A origem do dado para a ALU é
97
                     \hookrightarrow um imediato
                     RegWrite_aux <= '1';</pre>
                                            -- Escreve no registrador
98
                     mode_aux <= '0'; -- Exemplo de operação escalar
99
100
```

5.2.3 Extensão de Sinal

```
: out std_logic_vector(31 downto 0) -- Saida: imediato
            ImmOut
12

    de 32 bits

        );
13
   end ImmGen;
15
   -- Definição da arquitetura da unidade de geração de imediato
16
   architecture Behavioral of ImmGen is
17
        signal imm_4bit : std_logic_vector(3 downto 0);
18
        signal imm_8bit : std_logic_vector(7 downto 0);
19
        signal imm_16bit : std_logic_vector(15 downto 0);
20
        signal imm_32bit : std_logic_vector(31 downto 0);
21
22
        process(Instr, mode, vecSize)
23
        begin
^{24}
            if mode = '1' then
25
                 -- Operação vetorial
26
                 case vecSize is
27
                     when "00" =>
28
                          imm_4bit <= Instr(3 downto 0);</pre>
29
                         ImmOut <= (others => '0');
30
                         ImmOut(3 downto 0) <= imm_4bit;</pre>
31
                     when "01" =>
32
                         imm_8bit <= Instr(7 downto 0);</pre>
33
                         ImmOut <= (others => '0');
34
                         ImmOut(7 downto 0) <= imm_8bit;</pre>
35
                     when "10" =>
36
                          imm_16bit <= Instr(15 downto 0);</pre>
37
```

```
ImmOut <= (others => '0');
38
                          ImmOut(15 downto 0) <= imm_16bit;</pre>
39
                      when others =>
40
                          ImmOut <= (others => '0');
41
                 end case;
42
            else
43
                 -- Operação escalar (32 bits)
44
                 imm_32bit <= Instr(31 downto 0);</pre>
45
                 ImmOut <= imm_32bit;</pre>
46
            end if;
47
        end process;
48
   end Behavioral;
```

6 CONCLUSÃO

Após os testes realizados, na CPU RISC-V (RV32I) é possível concluir que o trabalho foi finalizado com êxito e cumpriu os objetivos almejados pelos estudantes. Todas as funcionalidades desejadas foram implementadas, proporcionando uma boa utilização do sistema.

Todos os códigos e o projeto pode ser encontrado clicando aqui.

BIBLIOGRAFIA

- [1] Patterson, D. A., Hennessy, J. L. (2021). *Computer Organization and Design RISC-V Edition: The Hardware Software Interface, 2nd.* Morgan Kaufman. ISBN: 978-0-12-820331-6.
- [2] Waterman, A., Asanović, K. (2017). *The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Document Version 2.2.* SiFive Inc. and EECS Department, University of California, Berkeley.
- [3] RISC-V Simulador Online. *RISC-V Web Simulator*. Disponível em: https://riscv.vercel.app/.