THIẾT KẾ VI MẠCH VLSI

Mục tiêu môn học

- Hiểu được nguyên lý hoạt động và cấu trúc các mạch số cơ bản.
- Sử dụng ngôn ngữ Verilog trong thiết kế vi mạch số.
- Sử dụng ngôn ngữ Verilog viết testbench trong thiết kế vi mạch số.
- Mô phỏng và kiểm tra hoạt động của hệ thống thiết kế.
- Tăng cường khả năng tự học và làm việc nhóm.

Nội dung môn học

- Chương 1: Cổng logic
- Chương 2: Mạch tổ hợp
- Chương 3: Mạch tuần tự
- Chương 4: Verilog HDL

Tài liệu tham khảo

- Bài giảng Thiết kế vi mạch VLSI
- Ronald J. Tocci & Neal S. Widmer *Digital Design, Principles and Applications*, 8th Ed., 2001
- John F. Wakerly *Digital Design, Principles and Practices*, 4th Ed., 2006
- David A. Hodges, Horace G. Jack son, Resve A. Saleh, Analysis and Design of Integrated Circuit, Singapore, 2004.
- Ken Martin, Digital Integrated Circuit Design, Oxford University, 2000.

Kiểm tra và đánh giá

- Bài tập: 40%
- **Cuối kỳ:** 60% Tự luận (60 phút)
- Điểm cộng/trừ:

```
1 \text{ diểm cộng} = 1/4 \text{ diểm BT} = 1/6 \text{ diểm CK}
```

1 điểm trừ = -1/4 điểm BT