

전자 회로 분석 참고 자료

반도체 설계_Transistor_BJT_FET_Symbol




반도체 설계_Transistor_BJT

디지털 전자회로 page 134



- -B-E 접합에 순방향 바이어스→ 이미터영역의 다수 캐리어인 전자가 베이스 영 역으로 주입(①로 표시)
- -베이스 영역의 다수 캐리어인 정공은 이 미터 영역으로 주입(②로 표시)
- -이미터 영역의 도핑농도가 베이스 영역 의 도핑농도보다 월등히 높이 때문에, 1이 2보다 월등히 많다.
- -이미터에서 베이스로 주입된 전자 중 일 부(③으로 표시)는 베이스 영역의 정공 ④로 표시)과 재결합하여 소멸된다.
- -이미터에서 베이스로 주입된 전자 중, 베이스에서 재결합된 일부를 제외한 나 머지(⑤로 표시)는 컬렉터로 넘어가 컬렉터 전류 Ic를 형성한다.



활성모드에서의 BJT 전류 성분

$$I_C = \beta_{DC} I_B$$

$$I_E = I_C + I_B$$

$$I_E = (1 + \beta_{DC})I_B = (1 + \frac{1}{\beta_{DC}})I_C$$

$$\alpha = \frac{I_C}{I_E}$$


$$\alpha = \frac{I_C}{I_E} = \frac{\beta_{DC}}{1 + \beta_{DC}}$$

$$\beta_{DC} = \frac{I_C}{I_B} = \frac{\alpha}{1 - \alpha}$$

- -B-E 접합에 순방향 바이어스→ 이미터영역의 다수 캐리어인 전자가 베이스 영 역으로 주입(①로 표시)
- -베이스 영역의 다수 캐리어인 정공은 이 미터 영역으로 주입(②로 표시)
- -이미터 영역의 도핑농도가 베이스 영역 의 도핑농도보다 월등히 높이 때문에, 1이 2보다 월등히 많다.
- -이미터에서 베이스로 주입된 전자 중 일 부(③으로 표시)는 베이스 영역의 정 공 ④로 표시)과 재결합하여 소멸된다.
- -이미터에서 베이스로 주입된 전자 중, 베이스에서 재결합된 일부를 제외한 나 머지(⑤로 표시)는 컬렉터로 넘어가 컬 렉터 전류 Ic를 형성한다.


포화 모드


- B-E접합과 B-C접합이 모두 순방향 바이어스인 경우
- $V_{CE} < V_{BE}$ 가 되는 순간, 즉 $V_{BC} > 0$ 이 되는 순간 포화모드가 됨
- β_{DC} 는 활성모드의 β_{DC} 보다 매우 작아짐




포화 모드의 전압조건


컬렉터로의 정공 흐름






BJT I-V Curve







1) BJT I-V Curve





Vcc=15V,Rc=500






BJT Base, BJT Collector DC 전압+AC 전압









교류신호 성분
$$i_c = \frac{I_C}{V_T} v_{be}$$
 : $(i_c = g_m v_{be} = \beta i_b$ 로 정의할 수 있음) $g_m \equiv \frac{I_C}{V_T}$ $V_T = \frac{KT}{e} = \frac{T}{11600} = \frac{300 \text{ °} K}{11600} = 0.026 \text{ [V]}$







$$i_c = \frac{I_C}{V_T} v_{be}$$
 : $(i_c = g_m v_{be}) = \beta i_b$ 로 정의할 수 있음) 교류신호 성분 i_c $g_m \equiv \frac{I_C}{V_T}$ $v_T = \frac{KT}{e} = \frac{T}{11600} = \frac{300 \text{ °} K}{11600} = 0.026 \text{[V]}$


$$r_{\pi} \equiv rac{v_{be}}{i_b} = rac{eta}{g_m} \qquad (g_m = rac{I_C}{V_T}$$
와 $eta = rac{I_C}{I_B}$ 를 대합) $r_{\pi} \equiv rac{oldsymbol{V_T}}{I_B} = oldsymbol{eta} rac{oldsymbol{V_T}}{I_C}$



 I_C (mA)








반도체 설계_NPN BJT_동작 모드


동작 모드	B-E 접합	B-C 접합	동작
차단 모드	역 전압	역 전압	개방 Switch
활성 모드	순 전압	역 전압	증폭기
포화 모드	순 전압	순 전압	도통 Switch


활성 모드: 증폭기




$$V_{CE} = V_{CC} - I_C R_C$$


$$I_C = \frac{V_{CC}}{R_C} - \frac{V_{CE}}{R_C}$$








반도체 설계_BJT_스위치 모드






≻ I_C = 75[mA] 계산 값

• VCE(Sat)=0.3[V], LED 전압강하 3.2[V]

$$5[V] = 3.2[V] + 0.3[V] + 20 I_{C}$$

$$I_C = \frac{5[V] - 3.5[V]}{20} = 75[mA]$$


≻ I_B = 6[mA] 계산 값



 $I_{c}=oldsymbol{eta}_{{\scriptscriptstyle D}{\scriptscriptstyle C}}I_{\scriptscriptstyle B}$ 범용 NPN 트랜지스터 2N2222A의 포화, 차단 스위칭 특성(Philips datasheet 참조)


		T7 > T7	
50		$V_{CE} > V_{BE}$	$I_B = 275 \mu\text{A}$
45	+ Saturation region	Active region	$I_B = 250 \text{uA}$
40	1		$I_B = 225 \mu\text{A}$
35			$I_B = 200 \mu\text{A}$
30			$I_B = 175 \mu\text{A}$
Y 25			$I_B = 150 \mu\text{A}$
ć,	H		$I_B = 125 \mu\text{A}$
20			$I_B = 100 \mu\text{A}$
15			$I_B = 75 \mu\text{A}$
10		7 00 1	$I_B = 50 \mu\text{A}$
5		Cutoff region	$I_B = 25 \mu\text{A}$
0(1 2 3 4 5 6	7 8 9 10	11 12 12 14 1
٠(1 2 3 4 5 6	V_{CE} , V V_{CE}	11 12 13 14 1
$V_{\it CE}$	$< V_{{\scriptscriptstyle BE}}$, CE,	


 $I_C = \beta_{DC} I_B$



심볼	매개 변수		값	단위
검출	내용	테스트 조건	HA.	근귀
I _{CBO}	컬렉터 차단 전류	$V_{CE} = 60[V], V_{EB(off)} = 3.0[V]$	최대 10	[nA]
V _{CE(sat)}	컬렉터-이미터 포화 전압	$I_C = 150[mA]$	최대 0.3	[V]
V _{BE(sat)}	베이스-이미터 포화 전압	$I_C = 150[mA]$	0.6~1.2	[V]
Ic	컬렉터 정격 전류		1.0	[A]

반도체 설계_BJT_Active 모드 증폭기






V1=0.8V,Rc=5K,Vcc=15V 단 (βDC=100,Is=10(E-16)A,VT=26mV)


$$I_{CQ} = I_{S} \exp\left(\frac{V_{BE}}{V_{T}}\right)$$

$$= 10^{-16} \times \exp\left(\frac{800 \text{ mV}}{26 \text{ mV}}\right) = 2.31 \text{ mA}$$

$$V_{CEQ} = V_{CC} - R_C I_{CQ} = 15 - (5 \times 2.31) = 3.45 \text{ V}$$

$$I_{BQ} = \frac{I_{CQ}}{\beta_{DC}} = \frac{2.31 \text{ mA}}{100} = 23.1 \ \mu\text{A}$$






반도체 설계_BJT_ Bias

Bias(바이어스) 회로의 종류


BJT의 β_{DC} 와 $V_{BE(on)}$ 은 트랜지스터마다 다르고, 온도에 민감하게 영향을 받는다.

 eta_{DC} 와 $V_{BE(on)}$ 에 무관하게 하여 바이어스 안정도 향상




Fixed Bias (고정 바이어스) Voltage Divider Bias (전압 분배 바이어스) Self Bias (자기 바이어스)

Collector-To-Base Bias




반도체 설계_BJT_ Bias(고정 바이어스)


(h)




반도체 설계_BJT_ Bias(고정 바이어스)



반도체 설계_BJT_ Bias(고정 바이어스)



고정 바이어스 회로



$$V_{CC} = I_B R_B + V_{BE} + I_E R_E$$
, $I_E = I_C + I_B = (1+\beta)I_B$ $(I_C = \beta I_B)$ 이므로 $V_{CC} - V_{BE} = I_B R_B + I_E R_E = I_B R_B + (1+\beta)I_B R_E$ 이고, $I_B = \frac{V_{CC} - V_{Be}}{R_B + (1+\beta)R_E}$ 이다. $I_C = \beta I_B$, $I_C \approx I_E$ 이고 $V_{CC} = I_C R_C + V_{CE} + I_E R_E$ 이므로 $V_{CE} = V_{CC} - I_C (R_C + R_E)$ 또는 $V_E = I_E R_E \approx I_C R_E$, $V_C = V_{CC} - I_C R_C$, $V_{CE} = V_C - V_E$, $V_B = V_{CC} - I_B R_B = V_{BE} + V_E$


$$I_C=eta I_B=eta .rac{V_{CC}-V_{Be}}{R_B+(1+eta)R_E}$$
 - 바이어스 안정화

$$\begin{split} I_B &= \frac{V_{CC} - V_{BE}}{R_B + (1 + \beta)R_E} = \frac{20 \text{V} - 0.7 \text{V}}{430 \text{k}\Omega + 51 \cdot (1 \text{k}\Omega)} = \frac{19.3 \text{V}}{481 \text{k}\Omega} = 40.1 \mu \text{A} \\ I_C &= \beta I_B = 50 (40.1 \mu \text{A}) \approx 2.01 \text{mA} \\ V_{CE} &= V_{CC} - I_C (R_C + R_E) = 20 \text{V} - (2.01 \text{mA}) (2 \text{k}\Omega) = 20 \text{V} - 4.02 \text{V} = 15.98 \text{V} \\ V_E &= V_C - V_{CE} = 15.98 \text{V} - 13.97 \text{V} = 2.01 \text{V} \\ V_B &= V_{BE} + V_E = 0.7 \text{V} + 2.01 \text{V} = 2.71 \text{V} \\ V_{BC} &= V_B - V_C = 2.71 \text{V} - 15.98 \text{V} = -13.27 \text{V} \end{split}$$

T(온도), eta변화에 대하여 직류바이어스 전류, 전압($I_C \ V_{CE}$)이 거의 변화가 없는 것이 바이어스 안정도가 높다.


반도체 설계_BJT_ Bias

전압 분배 바이어스 회로



전압 분배 바이어스 회로


등가회로



$$V_{TH} = \frac{R_2}{R_1 + R_2} V_{CC} \quad R_{TH} = R_1 || R_2$$

$$I_{BQ} = rac{V_{TH} - V_{BE(on)}}{R_{TH}}$$
 $I_{CQ} = eta_{DC} I_{BQ} = rac{eta_{DC} \left(V_{TH} - V_{BE(on)}
ight)}{R_{TH}}$

$$V_{CEQ} = V_{CC} - I_{CQ}R_C$$



 $3.9 \text{ k}\Omega$

$$V_{TH} = \frac{R_2}{R_1 + R_2} V_{CC} \quad R_{TH} = R_1 || R_2$$

$$V_{TH} = I_{BO}R_{TH} + V_{BE(ort)} + I_{EO}R_E$$

$$I_{\scriptscriptstyle CO}=\beta_{\scriptscriptstyle DC}I_{\scriptscriptstyle BO}$$

$$V_{TH} = I_{BO}R_{TH} + V_{BE(on)} + (1 + \beta_{DC})I_{BO}R_{E}$$

$$I_{BQ} = \frac{V_{TH} - V_{BE(on)}}{R_{TH} + (1 + \beta_{DC})R_E}$$

$$I_{CQ} = \beta_{DC} I_{BQ} = \frac{\beta_{DC} (V_{TH} - V_{BE(\theta n)})}{R_{TH} + (1 + \beta_{DC}) R_{E}}$$

$$V_{CEQ} = V_{CC} - I_{CQ}R_C - I_{EQ}R_E$$

$$I_{CQ} = \beta_{DC} I_{BQ} = \frac{\beta_{DC} (V_{TH} - V_{BE(on)})}{R_{TH} + (1 + \beta_{DC}) R_E}$$

$$(1+\beta_{DC})R_E\gg R_{TH}$$
이고 $\beta_{DC}\gg 1$ 이면,


$$I_{CQ}\simeqrac{V_{TH}-V_{BE(on)}}{R_E}$$
바이어스 안정화


$$\begin{split} R_{Th} &= \frac{(39 \text{k}\Omega) \times (3.9 \text{k}\Omega)}{39 \text{k}\Omega + 3.9 \text{k}\Omega} = 3.55 \text{k}\Omega, \, E_{Th} = \frac{3.9 \text{k}\Omega}{39 \text{k}\Omega + 3.9 \text{k}\Omega} (22 \text{V}) = 2 \text{V} \\ I_B &= \frac{E_{Th} - V_{BE}}{R_{Th} + (1 + \beta)R_E} = \frac{(2 - 0.7) \text{V}}{3.55 \text{k}\Omega + 101 \times (15 \text{k}\Omega)} = 8.38 \mu \text{A} \\ I_C &= \beta I_B = 100 \times (8.38 \mu \text{A}) = 0.84 \text{mA} \\ V_{CE} &= V_{CC} - I_C (R_C + R_E) = 22 \text{V} - (0.84 \text{mA}) (10 \text{k}\Omega + 1.5 \text{k}\Omega) = 22 \text{V} - 9.66 \text{V} = 12.34 \text{V} \end{split}$$

 $V_{CC},$ T(온도), eta변화에 대하여 직류바이어스 전류, 전압($I_C\,V_{CE}$)이 거의 변화가 없는 것이 바이어스 안정도가 높다.

반도체 설계_BJT_ AC 저주파 등가회로

소신호 등가 회로






하이브리드- 제 등가모델


 r_{\pm} : 소신호 베이스 입력 저항

g_ : 트랜스 컨덕턴스



$$r_{\pi} = \frac{V_T \beta_{ae}}{I_{CQ}} = \frac{V_T}{I_{BQ}} = \frac{\beta_{ae}}{g_m} \qquad g_m = \frac{I_{CQ}}{V_T} \qquad r_o = \frac{V_A}{I_{CQ}}$$

 $V_{
m A}$ is the Early voltage (typically 15–150 V; smaller for smaller devices)




$$v_{\theta} = -(g_m v_{\pi})(r_{\theta}||R_C)$$
 $v_{\pi} = \left(\frac{R_1||R_2||r_{\pi}}{R_S + (R_1||R_2||r_{\pi})}\right)v_s$

$$A_{v} \equiv \frac{v_{o}}{v_{s}} = -g_{m} \left[\frac{R_{1} || R_{2} || r_{\pi}}{R_{S} + (R_{1} || R_{2} || r_{\pi})} \right] (r_{o} || R_{C})$$

반도체 설계_BJT_ AC 저주파 등가회로

Early Effect Voltage




The **Early effect**, named after its discoverer James M. Early, is the variation in the effective width of the base in a bipolar junction transistor (BJT) due to a variation in the applied base-to-collector voltage. A greater reverse bias across the collector-base junction, for example, increases the collector-base depletion width, thereby decreasing the width of the charge carrier portion of the base.

컬렉터 전압이 증가하면 컬렉터 전류가 증가: 저항으로 모델링


$$\frac{1}{r_o} \equiv \frac{di_C}{dv_{CE}} \Big|_{QA} \simeq \frac{I_{CQ}}{V_A}$$
 V_A : 얼리 전압 (typically 15 V

(typically 15 V to 150 V; smaller for smaller devices)




반도체 설계_BJT_ AC_CE(Common Emitter) 저주파 등가회로)(1/4)


소신호 등가 회로




하이브리드-π 등가모델




$$A_{v} \equiv \frac{v_{o}}{v_{s}} = g_{m} \left[\frac{R_{1} || R_{2} || r_{\pi}}{R_{S} + (R_{1} || R_{2} || r_{\pi})} \right] (r_{o} || R_{C})$$





반도체 설계_BJT_ AC_CE 저주파 등가회로(2/4)



$$v_o = -(\beta_{ac}i_b)R_C$$

$$v_{in}=i_br_\pi+(\beta_{ac}+1)i_bR_E$$


$$v_o = \frac{-\beta_{ac}R_C}{r_\pi + (\beta_{ac} + 1)R_E}v_{in} \quad v_{in} = \left(\frac{R_i}{R_S + R_i}\right)v_s \quad A_v = \frac{v_o}{v_s} = \left(\frac{-\beta_{ac}R_C}{r_\pi + (\beta_{ac} + 1)R_E}\right)\left(\frac{R_i}{R_S + R_i}\right)$$


 $R_i\gg R_S$ 이고 $(\beta_{ac}+1)R_E\gg r_\pi$ 이며, $\beta_{ac}\gg 1$ 라고 가정하여

$$A_v$$
 간소화 $A_v \cong rac{-eta_{ac}R_C}{(eta_{ac}+1)R_E} \cong rac{-R_C}{R_E}$


- → 온도나 트랜지스터 특성 편차 등이 미치는 영향 축소, 입력저항 증가
- → 이미터 저항이 분모에 있기 때문에, 전압이득 감소시킴

반도체 설계_BJT_ AC_CE 저주파 등가회로(3/4)







AC 등가회로



r 파라미터 소신호 등가모델





$$\alpha_{ae} \simeq 1$$

$$A_v \simeq \left(\frac{-R_C}{r_e}\right) \left(\frac{R_i}{R_S + R_i}\right)$$

$$v_{in} = \frac{R_i}{R_S + R_i} v_s$$

$$i_e = \frac{v_{in}}{r_e} = \left(\frac{v_s}{r_e}\right) \left(\frac{R_i}{R_S + R_i}\right)$$


$$i_e = \frac{v_{in}}{r_e} = \left(\frac{v_s}{r_e}\right) \left(\frac{R_i}{R_S + R_i}\right) v_s$$

$$k_e = \frac{v_o}{v_s} = \frac{1}{2} \left[\frac{R_1 ||R_2||r_\pi}{R_S + (R_1 ||R_2||r_\pi)}\right] r_o ||R_C|$$


$$\frac{\alpha_{ac}}{r_e} = g_m \qquad i_e = (\beta_{ac} + 1)i_b$$


$$R_{ib} = \frac{r_e i_e}{i_b} = (\beta_{ac} + 1)r_e = r_\pi$$

반도체 설계_BJT_ AC_CE 저주파 등가회로(4/4)












반도체 설계_BJT_ AC_CC(Common Collector) 저주파 등가회로(1/3)



반도체 설계_BJT_ AC_CC(Common Collector) 저주파 등가회로(2/3)





소신호 출력 저항

$$R_{out} \simeq (r_o || R_E) || r_e \simeq r_e$$

 $r_e \ll (r_o || R_E)$ 이므로 간소화

공통 컬렉터 증폭기의 소신호 출력 저항:
$$R_o\equiv rac{v_x}{i_x} = (r_o||R_E)||[r_e + (1-lpha_{ge})(R_S||R_E)]$$
 $= (r_o||R_E)||\Big(r_e + rac{R_S||R_E|}{eta_{ge} + 1}\Big)$

$$\frac{1}{R_o} = \frac{i_x}{v_x} = \frac{1}{r_o || R_E} + \frac{1}{r_e + (1 - \alpha_{ac})(R_S || R_B)}$$

출력저항:
$$R_{o} \equiv \frac{v_{x}}{i_{x}}$$


등가회로로부터 구한 $v_{\scriptscriptstyle X},\;i_{\scriptscriptstyle X}$


$$\left\{ \begin{array}{l} v_{x} = -\left[r_{e} + (1 - \alpha_{ae})(R_{S}||R_{B})\right]i_{e} \\ i_{x} = \frac{v_{x}}{r_{e}||R_{E}} - i_{e} \end{array} \right\}$$

 i_e 를 구하기 위해 위 식을 대입하여 정리

$$i_x = \frac{v_x}{r_e || R_E} + \frac{v_x}{r_e + (1 - \alpha_{ae})(R_S || R_B)}$$

반도체 설계_BJT_ AC_CC(Common Collector) 저주파 등가회로(3/3)





공통 컬렉터 증폭기의 소신호 전류 이득: $A_i \simeq \frac{i_e}{i_i} = \beta_{ae} + 1$ $R_{ib} \ll R_B$ 이면 $i_i \simeq i_b$ 전압 이득: $A_v \simeq \frac{R_E'}{r_e + R_E'} \simeq 1$

전압 이득:
$$A_v \simeq \frac{R_E'}{r_c + R_E'} \simeq 1$$

입력 저항: $R \cong R_B || R_{ib} (|R_B = R_1 || R_2)$ 는 크다


소신호 출력 저항: $R_{\scriptscriptstyle out}\!\simeq\!(r_{\scriptscriptstyle o}||R_{\scriptscriptstyle E})||r_{\scriptscriptstyle e}\!\simeq\!r_{\scriptscriptstyle e}$ 는 작다



이상의 결과로부터 공통 컬렉터 증폭기의 출력저항은 매우 작으며, 따라서 작은 저항의 부하를 구동하는데 적합하다는 것을 알 수 있음

공통 컬렉터 증폭기는 큰 입력저항과 작은 출력저항을 가지며, 전압이득이 1에 가까우므로 임피던스 매칭용 버퍼(buffer)로 사용

반도체 설계_BJT_ AC_CB(Common Base) 저주파 등가회로(1/2)




전압이들
$$A_{e} \equiv \frac{v_{e}}{v_{s}} = \frac{\alpha_{ae}(R_{C} || R_{L})}{r_{e}} \frac{R_{E} || r_{e}}{R_{S} + (R_{E} || r_{e})}$$


$$\qquad \qquad \qquad \qquad r_{e} \ll R_{E} \text{ 이면 } R_{E} || r_{e} \simeq r_{e}$$

$$A_{v} \simeq \frac{\alpha_{ae}(R_{C} || R_{L})}{R_{S} + r_{e}} = \left(\frac{\beta_{ae}}{\beta_{xe} + 1}\right) \left(\frac{R_{C} || R_{L}}{R_{S} + r_{e}}\right)$$

 $lpha_{a\epsilon}{\simeq}1$ 이므로 $r_e{\ll}R_E$ 이면 전압이득은 다음과 같이 근사화 가능



반도체 설계_BJT_ AC_CB(Common Base) 저주파 등가회로(2/2)




 $R_i \equiv \frac{v_i}{i} = R_E || r_e \simeq r_e |$

 $R_o \simeq R_C$

반도체 설계_BJT_ AC 저주파 등가회로

구성	전압이득	전류이득	입력저항	출력저항
공통 이미터	$A_v > 1$	$A_i > 1$	중간	중간~높음
공통 베이스	$A_v > 1$	$A_i \simeq 1$	낮음	중간~높음
공통 컬렉터	$A_v \simeq 1$	$A_i > 1$	높음	낮음

반도체 설계_BJT_ OP AMP



- VSIN, R, C, Q2N2222, VDC, GND(Place Ground)

