

TRABALHO DE LABORATÓRIO III CIRCUITOS SEQUENCIAIS: ENIGMA (VIVADO TUTORIAL)

Trabalho realizado por: Diogo Martins Alves Nº 86980


Diogo Moura Nº 86976

Dia: <u>18/11/2016</u> Hora: <u>13h00</u> Lab: <u>3</u> Grupo: <u>68</u> Docente:__

1. Escolha dos valores INIT_VAL, COD_KEY e DESC_KEY. Justifique com os cálculos realizados.


```
K = 76 \qquad INIT_VAL_DEC = 76/2 + 1 = 39 \qquad INIT_VAL = 100111
X1 = 0101 \qquad X2 = 0010 \qquad COD_KEY = 01010010 \qquad COD_KEY_DEC = 82 \text{ (em decimal)}
MESS_CODIF = ROR((MESSAGE + COD_KEY), 4)
MESS_DESCOD = ROL(MESS_CODIF, 4) + DESC_KEY
MESS_AGE = MESS_DESCOD
MESS_CODIF = ROR(((ROL(MESS_CODIF, 4) + DESC_KEY) + COD_KEY), 4) \Rightarrow DESC_KEY + COD_KEY = 0
\Leftrightarrow DESC_KEY = -COD_KEY = 10101101 + 1 = 10101110
DESC_KEY = 10101110 \quad DESC_KEY_DEC = -82 \text{ (em decimal)}
```

2. Desenhe o logigrama do circuito FF_ELEM, indicando qual a funcionalidade das instâncias M21 e FF_D e identificando o respetivo componente.






3. Desenha o logigrama do circuito constituído por dois componentes FF_ELEM ligados como indicado na figura ao lado.



4. Para o circuito apresentado na pergunta 3, complete o diagrama temporal desprezando os tempos de propagação das portas lógicas.





5. Considerando os tempos de propagação indicados na tabela ao lado, indique qual o caminho crítico que conduz ao mínimo período de relógio. Justifique.

O período de relógio tem que ser maior ou igual ao tempo máximo que um sinal demora a chegar desde um flip-flop a outro (ou ao mesmo). Assim, temos dois valores de tempo distintos (sendo ff0 o flip-flop do ff_elem_0 e ff1 o do ff_elem_1):

Componente	T _p [ps]	T _{SU} [ps]
Flip-Flop	20	10
Multiplexer	50	
XOR/AND/OR	30	
NOT	20	

$$T(ff1 - XOR - MUX - ff0) = T(ff0 - XOR - MUX - ff1) = t_p(ff) + t_p(XOR) + t_p(MUX) + t_{su}(ff)$$

= 20 + 30 + 50 + 10 = 110 ps

$$T(ff1 - MUX - ff0) = T(ff0 - MUX - ff0) = T(ff0 - MUX - ff1) = t_p(ff) + t_p(MUX) + t_{su}(ff) = 20 + 50 + 10 = 80 ps$$

Assim, o período mínimo do relógio terá que ser 110 ps.

6. Apresente um *snapshot* da simulação do circuito **mess_gen** com o valor INIT_VAL modificado, aumentando o tempo de simulação para 2000ns e contemplando os seguintes sinais internos da *test_unit*: m_ff, mx_ff, selection e init_val.



7. Apresente um *snapshot* da simulação do circuito **codificador** com o valor COD_KEY modificado, para o tempo de simulação de 550ns e contemplando os seguintes sinais internos da *test_unit*: mescod_inter, som1_cout e cod_key.



7.1 Explique como é feita em VHDL a função ROR.

Em VHDL, a função ROR é feita através da concatenação dos n bits de menor peso que se pretendem rotar aos restantes bits. No nosso caso pretende-se obter mess_codif = ROR((mescod_inter), 4), logo o que se faz é o seguinte:

mess_codif <= mescod_inter(3 downto 0) & mescod_inter(7 downto 4);</pre>



7.2 Calcule, justificando, os valores teóricos da 1^a e 4^a palavras codificadas da simulação, tendo em conta as entradas utilizadas.

Na simulação, o valor de "message" foi iniciado a "00000000" e foi aumentando uma unidade de cada vez, logo:

1ª palavra:

```
message = 00000000_{(2)} = 00_{(16)}


mess_codif = ROR((00000000 + 01010010),4) = 00100101_{(2)} = 25_{(16)}

4^a palavra:

message = 00000011_{(2)} = 03_{(16)}

mess_codif = ROR((00000011 + 01010010),4) = ROR(01010101,4) = 01010101_{(2)} = 55_{(16)}
```

8. Apresente um *snapshot* do logigrama do **descodificador** implementado (obtido no Xilinx Vivado seguindo o passo 3.11 do enunciado).



8.1 Calcule, justificando, os valores teóricos da 1ª e 4ª palavras descodificadas da simulação, tendo em conta as entradas utilizadas.

Partindo dos valores da variável mess_codif da simulação anterior, podemos calcular os valores teóricos da variável mess_descod:

```
1ª palavra:
```

```
mess\_codif = 00100101_{(2)} = 25_{(16)}
```

mess_descod = ROL(00100101, 4) + 10101110 = 01010010 + 10101110 = 00000000 $_{(2)}$ = = $00_{(16)}$

4ª palavra:

```
mess_codif = 01010101_{(2)} = 55_{(16)}
```

mess_descod = ROL(01010101, 4) + 10101110 = 01010101 + 10101110 = 00000011₍₂₎ = $03_{(16)}$



9. Apresente um *snapshot* da simulação do circuito **descodificador** com o valor DESC_KEY modificado, para o tempo de simulação de 1000ns e contemplando os seguintes sinais internos da *test_unit*: mesdec_inter, mesdec_som, som1_cout e desc_key.



10. Apresente um snapshot da simulação do circuito enigma com o tempo de simulação de 1500ns e contemplando os seguintes sinais internos da test_enigma: mes_gen_out, codificador_out e descodificador_out.



11. Comente o funcionamento da máquina enigma implementada na placa de prototipagem (procedimento realizado na aula de laboratório).

O trabalho laboratorial foi feito com sucesso, uma fez que conseguimos implementar o circuito na placa de desenvolvimento Digilent Basys 3. O interruptor switch (SW(0)) estava ligado à entrada "init" do gerador de mensagens. Por esta razão, se este estivesse desligado, o display apenas mostrava uma imagem estática, correspondente à mensagem inicial. Quando ligámos este interruptor, os leds e o display começaram a mudar a uma frequência de 1.5 GHz. Nos leds era possível ler o valor da mensagem calculada pelo gerador de mensagens em binário, sendo que nos quatro leds da esquerda estavam os 4 bits de maior peso e nos quatro leds da direita estavam os quatro bits de menor peso. Já no display, era possível ler o valor dessa mensagem codificada em hexadecimal (nos dois dígitos da esquerda) e da mensagem descodificada, também em hexadecimal (nos dois dígitos da direita).