

#### TRABALHO DE LABORATÓRIO V

## GESTOR DE ACESSOS COM PIN E TEMPORIZADOR

Versão 1.0

# 1. Introdução

Pretende-se com este trabalho que os alunos analisem e projetem um circuito gestor de acessos com pin e temporizador através do dimensionamento de uma máquina de estados.

Este trabalho é considerado para **avaliação de conhecimentos**. **Na aula**, cada grupo deverá **impreterivelmente** mostrar ao docente a resposta a todas as questões referidas na folha de respostas. É fundamental que **realize todo o trabalho em casa (inclusive a geração do ficheiro bitstream), usando a aula de laboratório apenas para testar o circuito na placa de <b>prototipagem**. A folha de respostas (em formato PDF) e o projeto arquivado¹, deverão ser colocados num <u>único ficheiro</u> (em formato **ZIP**). Este ficheiro deverá ser entregue (no Fénix) **até às 23h59m de sexta-feira, dia 16 de Dezembro**.

A preparação prévia do trabalho de laboratório está dependente da instalação (bem-sucedida) da ferramenta Vivado WebPack. A instalação deste software pode ser realizada com a ajuda do <u>Guia de Instalação do Vivado Design Suite WebPack</u>, disponível na página da cadeira. Durante a realização deste trabalho, poderá ser útil consultar os seguintes slides das aulas teóricas:

- 1. Aula 12: Linguagens de Descrição e Simulação de Circuitos Digitais
- 2. Aula 14: Circuitos Sequenciais Básicos: Simbologia e Descrição em VHDL

Para realizar a prototipagem dos circuitos implementados no laboratório, é fundamental consultar o **Guia de Implementação de Circuitos na Placa de Desenvolvimento** (*Digilent Basys 3*), disponível na página da cadeira. Recomenda-se vivamente que **tenha estes documentos consigo durante a aula**.

## 2. Especificações do sistema

O sistema gestor de acessos só deve permitir o acesso a uma zona restrita às pessoas devidamente credenciadas e dificultar a entrada a outros que, através de tentativa e erro, tentem introduzir sequencialmente códigos aleatórios. Assim, um utilizador válido que conheça o pin de acesso pode introduzi-lo, e caso esteja correto, o acesso será disponibilizado. Nessa altura, um contador é ativado e o no final do tempo de contagem T<sub>Acesso</sub> o acesso é novamente bloqueado.

Caso haja um erro na introdução do pin, será dada uma segunda hipótese de se efetuar uma nova tentativa. No entanto, ao segundo erro consecutivo, será dado início a uma contagem de tempo T<sub>Erro</sub> durante a qual não será possível aceder à área em questão. Apenas quando esta contagem terminar, haverá a hipótese de se efetuar uma nova tentativa.

Este processo (período de tempo  $T_{Erro}$  sem acesso a cada nova tentativa errada) deve manter-se enquanto não for colocado novamente o pin correto. Só quando o pin correto for introduzido, o acesso disponibilizado e finalizar a contagem  $T_{Acesso}$  à área de acesso restrito, será possível voltar a ter duas tentativas consecutivas de acesso sem o bloqueio momentâneo por parte do contador.

 $<sup>^1</sup>$  Para arquivar o projeto no Vivado, clique  $File \rightarrow Archive\ Project$ . Será aberta uma janela, onde deve indicar o nome ("Archive name") e localização em disco do projeto arquivado ("Archive location") - ex: no ambiente do trabalho. Clique OK para guardar o projeto em formato zip.

# SISTEMAS DIGITAIS



2016-2017, MEEC

O pin tem apenas 2 dígitos binários, que devem ser introduzidos sequencialmente. Estes dígitos podem tomar os valores L ou R, consoante seja pressionado o botão de pressão correspondente.

#### As entradas do sistema total são as seguintes:

- clk Sinal de clock
- reset Faz o reset do sistema e retorna ao estado inicial, em que a entrada está bloqueada e existe a hipótese de se fazer duas tentativas de acesso sem desencadear o temporizador T<sub>Erro</sub>. Note que esta não é uma entrada da máquina de estados, apenas faz o reset dos elementos de memória tanto do circuito de dados como de controlo. Note que, tendo em conta que será utilizada uma configuração one-hot, o reset deve colocar a máquina de estados no estado inicial (acesso fechado com duas tentativas disponíveis antes de desencadear o contador T<sub>Erro</sub>), fazendo o "set" do primeiro FF e o "reset" dos restantes.
- L Introduz o valor binário L quando é ativado a "1"
- R Introduz o valor binário R quando é ativado a "1"

#### As saídas são:

- state\_ME O estado da máquina de estados (tendo em conta que será utilizada uma configuração one-hot para a máquina de estados, existem 15 estados disponíveis dos quais deverão apenas ser usados os necessários, começando pelos de índice mais baixo).
- ctr\_Dopen A saída do contador de 4 bits que conta o tempo T<sub>Acesso</sub> em que a fechadura está aberta
- ctr\_err A saída do contador de 4 bits que conta o tempo T<sub>Erro</sub> em que o sistema está bloqueado pelo temporizador e qualquer tentativa de acesso à área restrita será impossibilitada.

Adicionalmente, podem ser considerados os seguintes sinais internos que fazem a comunicação entre a máquina de estados (circuito de controlo) e o circuito de dados, composto pelos contadores e elementos combinatórios e/ou de memória que não pertençam à máquina de estados, mas são controlados por esta:

- Sinais gerados a partir da máquina de estados e que fazem o enable do(s) contador(es)
- Sinais gerados pelo(s) contador(es) e que permitem à máquina de estados saber que terminou o tempo de contagem (quando relevante).

Caso o entenda, pode definir outros sinais internos que entenda necessários. No entanto, o nome dos sinais de entrada e saída não pode ser mudado, nem é possível adicionar ou subtrair entradas e/ou saídas ao sistema global.

O pin de acesso e o tempo de contagem de porta aberta ( $T_{Acesso}$ ) e de bloqueio por código errado ( $T_{Erro}$ ), medidos em intervalos de clock do contador, são definidos pelos números mecanográficos dos alunos de cada grupo. Seja XY o número decimal de dois dígitos em que X e Y são, respetivamente, os últimos dígitos dos números mecanográficos com menor e maior valor. Assim, o grupo constituído pelos alunos 87736 e 84295 tem XY = 56. O valor do pin de acesso e os tempos de contagem dos contadores são dados pela seguinte tabela, em função de XY:

XY	pin	Tempo de porta	Tempo de bloqueio por
		aberta (T <sub>Acesso</sub> )	código errado (T <sub>Erro</sub> )
0 a 9	LL	5	9
10 a 19	LR	5	9
20 a 29	RL	5	9
30 a 39	RR	5	9

2016-2017, MEEC

40 a 49	LL	6	10
50 a 59	LR	6	10
60 a 69	RL	6	10
70 a 79	RR	6	10
80 a 89	LR	7	9
90 a 99	RL	7	9

## 3. Projeto do Gestor de Acessos

Projete o Gestor de Acessos utilizando uma **máquina de Moore**, de forma a cumprir as especificações referidas no ponto anterior. Utilize Flip Flops (FF) tipo D para a implementação da máquina de estados, que deve ser desenvolvida utilizando uma configuração <u>one-hot</u>. Responda às perguntas da folha de respostas, nomeadamente:

- Apresente o diagrama de estados, indicando o valor de todas as variáveis de entrada e saída da máquina de estados
- Calcule, justificando, as entradas dos FFs em função dos estados anteriores e das entradas (considere apenas as entradas L e R, e os sinais provenientes do circuito de dados – a entrada reset deve ser exterior à maquina de estados).
- Apresente os logigramas do circuito de dados, do circuito de controlo e do circuito total, considerando a utilização de contadores de 4 bits com clock enable (ce) e FFs tipo D com set e reset síncronos.
- Implemente o circuito projetado em VHDL criando um novo projeto, ao qual deverão ser adicionados os ficheiros ctr\_16.vhd e ff\_de.vhd (que correspondem respetivamente ao contador de 4 bits e FF referidos no ponto anterior), bem como o ficheiro principal code\_mgr.vhd, que estão disponíveis na diretoria compactada "lab5\_src.zip" na página da cadeira.
  - Nota: não deve modificar nem o nome do ficheiro code\_mgr.vhd, nem os nomes das variáveis de entrada e saída, pois estão definidos de forma a serem compatíveis com o ficheiro sd.sch que estabelece as ligações com a placa Basys3. Os alunos deverão completar o ficheiro code\_mgr.vhd descrevendo os sinais internos, instâncias dos FFs e contadores, toda a lógica adicional necessária dos circuitos de dados e controlo, e a atribuição de valores às variáveis de saída.
- Apresente 2 simulações correspondentes a situações que exemplificam o correto funcionamento do circuito (também está disponível em "lab5.zip" um ficheiro testbench tb\_code\_mgr.vhd, que deve ser completado com um conjunto de valores das variáveis de entrada que faça sentido).

<u>Tome nota:</u> durante a aula de laboratório, será pedido para efetuarem uma modificação ao circuito em vhdl, que depois deverá ser confirmada por simulação e/ou implementação na placa.

2016-2017, MEEC

### 2.7 - IMPLEMENTAÇÃO NA PLACA DE DESENVOLVIMENTO

Nota importante: Antes de iniciar o teste do circuito é <u>fundamental consultar (em casa)</u> o <u>Guia</u> de <u>Implementação de Circuitos na Placa de Desenvolvimento</u> (Digilent Basys 3), disponível na página da cadeira.




Figura 1. Placa de prototipagem Basys 3.

Para realizar o teste do circuito projetado utilizando a placa de prototipagem (*Digilent Basys 3*, equipada com a FPGA *Artix-7* com referência XC7A35T-CPG236, da Xilinx – ver Figura 14), foi disponibilizado um conjunto de ficheiros na pasta *placa* (veja no guia da placa a descrição dos componentes), que deverá utilizar nesta parte do trabalho:

- **sd.vhd** descrição do circuito principal (da placa)
- Basys3 Master.xdc configuração dos portos (da placa)
- clkdiv.vhd divisor de frequência (especificação)
- disp7.vhd bloco do controlo do display de 7 segmentos (especificação).

#### Não modifique os nomes destes ficheiros!

- Adicione os ficheiros sd.vhd, clkdiv.vhd e disp7.vhd ao projeto, fazendo Add Sources→Add or create <u>design</u> sources.
- 2) Adicione o ficheiro Basys3\_Master.xdc ao projeto, fazendo *Add Sources→Add or create* constraints.
- 3) Verifique se o ficheiro sd.vhd está definido como módulo de topo (faça clique direito no ficheiro e selecione a opção "Set as Top"). Verifique também se a hierarquia do projeto inclui os componentes clkdiv, disp7 e Basys3\_Master.xdc, conforme indicado na Figura 15. A inclusão destes componentes é obrigatória e deve ser sempre verificada (a não inclusão do ficheiro Basys3\_Master.xdc, pode DESTRUIR o dispositivo, e caso isso aconteça ser-lhe-ão pedidas responsabilidades).



```
Design Sources (2)

Design
```

Figura 2. Hierarquia do projeto incluindo sd, clkdiv, disp7 e Basys3 Master.xdc

- 4) Abra o módulo sd, clicando duas vezes em cima do ficheiro sd. vhd. Este projeto não é mais do que uma interface da placa que é disponibilizada ao aluno: as entradas e saídas <u>já estão TODAS configuradas</u> de acordo com o modelo do dispositivo utilizado na placa de desenvolvimento. Por conseguinte, este módulo funciona como uma placa de prototipagem virtual. <u>Nota</u>: Não altere o conteúdo do código neste ficheiro a não ser que tal lhe seja pedido pelo docente
- 5) As seguintes ligações foram estabelecidas de forma a possibilitar a correta interação do utilizador com o circuito:
  - a. O sinal de relógio *clk* está ligado ao sinal clk\_slow (este sinal tem uma frequência fixa de 1,5 Hz);
  - b. A entrada *reset* está ligada ao buffer do botão de pressão BTN (0), i.e., o botão superior:
  - c. O sinal de entrada **L** está ligado ao buffer do botão de pressão **BTN (1)**, i.e., o botão esquerdo:
  - d. O sinal de entrada R está ligado ao buffer do botão de pressão **BTN (2)**, i.e., o botão direito;
  - e. O estado da máquina de estados state\_ME é apresentado no dígito 3 do display de 7 segmentos em formato hexadecimal, i.e., disp3;
  - f. A saída do contador de código errado é apresentada no dígito 1 do display de 7 segmentos em formato hexadecimal, displ.
  - g. A saída do contador de tempo de abertura de porta é apresentada no dígito 0 do display de 7 segmentos em formato hexadecimal, disp0.
- 6) Implemente o circuito na placa de desenvolvimento. Para tal, siga as instruções disponibilizadas no "Guia de Implementação de Circuitos na Placa de Desenvolvimento". Note que o interruptor ON/OFF da placa deve estar na posição ON.

  Nota: durante a síntese do circuito, a ferramenta poderá indicar um conjunto de avisos (warnings) e erros. Os erros deverão ser todos corrigidos; os warnings podem, em geral, ser ignorados, sendo que alguns são originados pelo facto de ter entradas/saídas no ar.
- 7) Verifique o correto funcionamento do circuito. Mostre-o ao docente. Comente na folha de respostas.