

Plano de Testes

Core-MUSA

Universidade Estadual de Feira de Santana

Build 2.0a



# Histórico de Revisões

Date	Descrição	Autor(s)
10/11/2014	Concepção do Documento	fmbboaventura
16/11/2014	Plano de Teste da Memória de Instrução;	mtcastro
16/11/2014	Correções na Introdução, Refatoração do Plano para ULA, Plano de Testes do Banco de Registradores;	Odivio Caio
24/11/2014	Plano de Teste do Controlador;	Odivio Caio



# **SUMÁRIO**

1 Introdução		3	
	1.1	Objetivo	3
	1.2	Visão Geral do Documento	3
	1.3	Definições, Acrônimos e Abreviações	3
2	Cas	os de Teste	3
	2.1	[TC 001] ULA	3
		2.1.1 Fluxo Principal de Eventos	4
	2.2	[TC 002] Bando de Registradores	4
		2.2.1 Fluxo Principal de Eventos	5
	2.3	[TC 003] Pilha	5
		2.3.1 Fluxo Principal de Eventos	5
	2.4	[TC 004] Controlador	5
		2.4.1 Fluxo Principal de Eventos	6



# 1. Introdução

# 1.1. Objetivo

Este documento tem como objetivo descrever os casos de teste dos componentes do processador de propósito geral MUSA. Serão apresentados os conjuntos de condições ultilizados para cada caso de teste, suas entradas, ações, saidas e o fluxo de operação.

#### 1.2. Visão Geral do Documento

• Sessão 2: Casos de Teste: Lista dos casos de testes do projeto Core-MUSA.

# 1.3. Definições, Acrônimos e Abreviações

Termo	Descrição
TC	Caso de Teste
SB	Sub-fluxo
FS	Fluxo Secundário
NFR	Requisito Não Funcional
FR	Requisito Funcional

### 2. Casos de Teste

Esta sessão apresenta o conjunto de TC realizados para a implementação dos testes do projeto Core-MUSA. As sessões a seguir foram divididas e nomeadas utilizando a nomenclatura abreviada [TC (NÚMERO DO TC)] seguido de uma breve descrição em forma de título.

#### 2.1. [TC 001] ULA

A ULA tem como objetivo principal realizar operações logicas e aritimeticas, onde algumas delas estão ligadas diretamente a flags informativas ou de erros.

#### **Entradas**

- · Operando 1;
- Operando 2;
- Sinal de identificação da operação;

#### Ações

- Realizar a operação solicitada;
- Ativar os sinais de saida de dados e de flags, caso ocorram;



#### Resultados Esperados

- Valor de 32 bits relativos ao resultado da operação;
- · Sinal de flag, caso ocorram;

# 2.1.1. Fluxo Principal de Eventos

- **P1**. As funcionalidades serão testadas na seguinte ordem de acordo com o sinal de identificação: ADD, ADDI, SUB, SUBI, AND, ANDI, OR, ORI, MUL, DIV, CMP, NOT;
- P2. Os valores ultilizados para os operandos serão escolhidos de forma aleatória;
- P3. Cada funcionalidade será testada 100 vezes;
- P4. Serão testados os seguintes casos de flags auxiliares: Equals ,Above;
- **P5.** Serão testados os seguintes casos de flag de erro de forma proposital: Overflow;
- **P6.** As flags serão testadas com a ultilização de uma saida de controle temporária para os sinais;

# 2.2. [TC 002] Bando de Registradores

O Banco de Registradores tem como função executar operações de leitura de dados anteriormente gravados e de escrita de dados para modificar as informações internas. Ele possui 32 registradores de propósito geral do processador.

#### Entradas

- Identificador(es) do(s) Registrador(es) de Leitura;
- Sinal de ativação de Leitura;
- Identificador do Registrador de Escrita;
- Sinal de ativação de Escrita;
- · Valor que será guardado no Banco;

#### Ações

- Realizar a Leitura do(s) Registrador(es) solicitado(s);
- Realizar a escrita do valor solicitado no registrador objetivo;

### Resultados Esperados

Valor(es) de 32 bits relativos ao resultado da(s) Leituras(s);



#### 2.2.1. Fluxo Principal de Eventos

- P1. Serão escritos valores escolhidos pela equipe em 10 registradores do Banco.
- P2. Será feita a Leitura do 10 registradores escolhidos previamente no Banco.
- **P3.** Serão escritos valores escolhidos pela equipe em 5 dos 10 registradores previamente escolhidos.
- P4. Será feita novamente a leitura dos 10 registradores escolhidos previamente no Banco.

# 2.3. [TC 003] Pilha

A pilha é tem como função armazenar os valores de PC em casos de Chamada a função. Possui 32 registradores de 18 bits e um contador responsável por apontar o topo da pilha.

#### **Entradas**

- Sinal de ativação de Leitura;
- Saida do endereço de 18bits;
- Sinal de ativação de Escrita;
- Entrada do endereço de 18bits.

#### **Ações**

- Trocar o valor de saida para o proximo na pilha;
- Modificar o contador para apontar sempre para o topo da pilha;

#### Resultados Esperados

- Valor de 18 bits relativo ao ultimo valor guardado;
- 2.3.1. Fluxo Principal de Eventos
  - P1. Serão escritos valores aleatorios de 18bits na pilha.
  - P2. A pilha será esvaziada e os valores comparados.

# 2.4. [TC 004] Controlador

É responsavél por decodificar a instrução e enviar os sinais de controle para os demais componentes do processador. Possui uma entrada onde recebe o codigo da operação e dez saidas de sinais de controle.

#### **Entradas**

• OPcode de 6 bits;



# Ações

• Decodifica o OPcode recebido;

# Resultados Esperados

• Ativa os sinais de controle com relação ao OPcode recebido;

# 2.4.1. Fluxo Principal de Eventos

- P1. Serão enviados todos os OPcodes para o controlador.
- P2. As Saidas serão comparadas com a tabela de estados desenvolvida.
- P3. Os valores serão armazenados em arquivo.