

Documento de Arquitetura

Core-MUSA

Universidade Estadual de Feira de Santana

Build 2.0a

# Histórico de Revisões

| Date  | Descrição   | Autor(s)                          |  |
|---|---|-----------------------------------|--|
| 20/10/2014  | Concepção do documento  | fmbboaventura                     |  |
| 23/10/2014  | 4 Revisão inicial jadsonfirmo   |                                   |  |
| 29/10/2014  | Foi adicionada uma breve descrição dos componentes fmbboaventura                            |                                   |  |
| 29/10/2014  | Stakeholders  | jadsonfirmo                       |  |
| 30/10/2014  | Ajustes estruturais   | fmbboaventura e jad-<br>sonfirmo  |  |
| 30/10/2014  | Detalhamento das instruções   | jadsonfirmo, KelCarmo<br>e Odivio |  |
| 30/10/2014  | Adição dos diagramas de classe  | gordinh                           |  |
| 06/11/2014  | Mudanças nos <i>layouts</i> das instruções e no diajadsonfirmo grama de classe da ULA Carmo |                                   |  |
| 10/11/2014  | Detalhamento dos opcodes  | jadsonfirmo                       |  |
| 13/11/2014  | Alteração na tabela dos opcodes jadsonfirmo   |                                   |  |
| Alteração no diagrama de classe da ULA e ajustes na tabela de opcodes jadsonfirmo |   | jadsonfirmo                       |  |
| 18/11/2014  | Ajuste dos opcodes  | jadsonfirmo                       |  |
| 24/11/2014  | Refatoração do <i>Datapath</i>  | Odivio Caio                       |  |
| 07/12/2014  | Opcodes de acordo com o software Vênus  | jadsonfirmo                       |  |
| 07/12/2014 Alteração no <i>layout</i> do JR e remoção de conflitos jadsonfirmo    |   | jadsonfirmo                       |  |
| 09/12/2014  | Correções estruturais do documento  | di3goleite                        |  |
| 11/12/2014  | Revisão   | jadsonfirmo                       |  |
|   | con   | tinua na próxima página           |  |



| continuação da página anterior |  |            |  |  |  |  |
|--------------------------------|--|------------|--|--|--|--|
| Date                           | Descrição  | Autor(s)   |  |  |  |  |
| 12/12/2014                     | Correção de bug na tabela de Busca de Registradores                    | di3goleite |  |  |  |  |
| 15/12/2014                     | Correção do datapath no documento e da tabela de histórico de revisões | di3goleite |  |  |  |  |
| 15/12/2014                     | Revisão da visão geral da arquitetura                                  | di3goleite |  |  |  |  |



# **SUMÁRIO**

| 1 | Intr | odução                            | 5        |
|---|------|-----------------------------------|----------|
|   | 1    | Propósito do Documento            | 5        |
|   | 2    | Stakeholders                      | 5        |
|   | 3    | Visão Geral do Documento          | 5        |
|   | 4    | Definições                        | 6        |
|   | 5    | Acrônimos e Abreviações           | 6        |
| 2 | Visã | io Geral da Arquitetura           | 7        |
|   | 1    | Descrição dos Componentes         | 7        |
|   | 2    | DataPath interno                  | 8        |
|   | 3    | Intruções                         | 9        |
|   | 4    | Detalhamento das Instruções       | 11       |
| 3 | Des  | crição da Arquitetura             | 12       |
|   | 1    | ULA                               | 12       |
|   |      | 1.1 Diagrama de Classe            | 12       |
|   |      | 1.2 Definições de Entrada e Saída | 12       |
|   | 2    | Busca de Instrução                | 13       |
|   |      |                                   | 13       |
|   |      | 2.1 Diagrama de Classe            |          |
|   |      | 2.1 Diagrama de Classe            | 13       |
|   | 3    |                                   | 13<br>13 |
|   | 3    | 2.2 Definições de Entrada e Saída |          |
|   | 3    | 2.2 Definições de Entrada e Saída | 13       |



|                          | 4.1 | Diagrama de Classe            | 14 |
|--------------------------|-----|-------------------------------|----|
|                          | 4.2 | Definições de Entrada e Saída | 14 |
| 5 Busca de Registradores |     | de Registradores              | 15 |
|                          | 5.1 | Diagrama de Classe            | 15 |
|                          | 5.2 | Definições de Entrada e Saída | 15 |

# 1 Introdução

### 1. Propósito do Documento

Este documento descreve a arquitetura do projeto Core-MUSA, incluindo as especificações dos circuitos internos, bem como suas devidas máquinas de estados. Também, serão apresentados diagramas de classes, de temporização e definições de entradas e saídas. O principal objetivo deste documento é definir as especificações de arquitetura do Core-MUSA e provê uma visão geral do projeto.

### 2. Stakeholders

| Nome  | Papel/Responsabilidades |
|---|-------------------------|
| Diego Leite e Lucas Morais  | Gerência                |
| Victor Figueiredo, Matheus Castro,<br>Odivio Caio Santos e Kelvin Carmo | Desenvolvimento         |
| Filipe Boaventura e Wagner Bitten-<br>court                             | Implementação           |
| Jadson Firmo  | Análise e refatoração   |

### 3. Visão Geral do Documento

Este documento é dividido através das seguintes capítulos:

- Capítulo 2 Nesta seção será apresentada a visão geral da arquitetura do projeto.
- Capítulo 3 Neste capítulo encontram-se informações detalhadas sobre módulos e componentes do Core-MUSA, relacionados com sua arquitetura.



# 4. Definições

| Termo    | Descrição   |  |  |
|----------|---|--|--|
| Opcode   | Código de operação da instrução   |  |  |
| Function | Código de operação aplicado a operações que ocorrem dentro da Unidade Lógica e Aritmética (ULA) |  |  |
| Datapath | Caminho de dados percorrido para a execução de uma instrução                                    |  |  |

### 5. Acrônimos e Abreviações

| Sigla | Descrição                                       |  |  |
|-------|---|--|--|
| PC    | Contador de Programa ( <i>Program Counter</i> ) |  |  |
| ULA   | Unidade Lógica e Aritmética                     |  |  |
| UC    | Unidade de Controle                             |  |  |

# 2 | Visão Geral da Arquitetura


### 1. Descrição dos Componentes

A unidade de processamento a ser desenvolvida é constituída pelos seguintes componentes:

- PC Registrador que guarda o endereço da próxima instrução a ser executada.
- Memória de Dados A Memória de dados é endereçada com 33 bits, que comporta no máximo 2 elevado a 33 palavras de instrução no total, guardando todos os dados com tamanho de 32 bits.
- Memória de Instrução A Memória de instrução é endereçada com 18 bits, que comporta no máximo 2 elevado a 18 palavras de instrução no total, tem tamanho de 1048576 bytes, por conta do tamanho da palavra de instrução, 32 bits.
- ULA É responsável por todo o processamento de instruções aritméticas do processador.
- Unidade de Controle A UC é o componente responsável pela decodificação das instruções e pela definição dos sinais de controle que ativam cada bloco funcional do processador.
- Banco de Registradores Contém os 32 registradores de propósito geral do processador.
- **Pilha** Memória destinada para armazenamento dos endereços de retorno das chamadas de funções. Possui 32 registradores de 18 *bits* e um contador responsável por apontar o topo da pilha.

# **IpPR®CESS**

### 2. DataPath interno





### 3. Intruções

A unidade de processamento possui 21 instruções essenciais pro processamento das operações. Elas são desmembradas em três formatos: Tipo R (Registradores), Tipo I (Imediatas) e Tipo J (*Jump*, ou Desvio).

• **Tipo R** – Operações entre registradores.

| INSTRUÇÃO | DESCRIÇÃO                               | OPCODE | FUNCTION |
|-----------|---|--------|----------|
| ADD       | Soma de dois valores.                   | 000000 | 100000   |
| SUB       | Subtração de dois valores.              | 000000 | 100010   |
| MUL       | Multiplicação de dois valores.          | 000000 | 011000   |
| DIV       | Divisão de dois valores.                | 000000 | 011010   |
| AND       | Operação lógica AND entre dois valores. | 000000 | 100100   |
| OR        | Operação lógica OR entre dois valores.  | 000000 | 100101   |
| NOT       | Operação lógica NOT.                    | 000000 | 100111   |
| СМР       | Comparação de dois valores.             | 000000 | 011011   |

Tabela 2.1: Instruções do tipo R.



### • **Tipo I** – Operações com imediatos.

| INSTRUÇÃO | DESCRIÇÃO  | OPCODE | FUNCTION |
|-----------|--|--------|----------|
| ADDi      | Soma de dois valores, sendo um destes imediato.                      | 001000 | -        |
| SUBi      | SUBi Subtração de dois valores, sendo um destes imediato.            |        | -        |
| ANDi      | Operação lógica AND entre dois valores, sendo um destes imediato.    |        | -        |
| ORi       | ORi Operação lógica OR entre dois valores, sendo um destes imediato. |        | -        |
| LW        | LW Operação de leitura na memória de dados.                          |        | -        |
| SW        | SW Operação de armazenamento na memória de dados.                    |        | -        |

Tabela 2.2: Instruções do tipo I.

### • **Tipo J** – Operações de desvio e *branch*.

| INSTRUÇÃO | DESCRIÇÃO   | OPCODE | FUNCTION |
|-----------|---|--------|----------|
| JPC       | Desvia o programa para um ende-<br>reço relativo ao PC.   | 001001 | -        |
| JR        | Desvia o programa para um ende-<br>reço de destino.   | 001000 | -        |
| BRFL      | Desvia o programa para um en-<br>BRFL dereço de destino, atendendo uma<br>condição de <i>flag</i> . |        | -        |
| CALL      | Desvia um programa em execução para uma sub-rotina.   | 000011 | -        |
| RET       | Retorna de uma sub-rotina.  | 000111 | -        |
| HALT      | Para a execução de um programa.   | 000010 | -        |
| NOP       | Não realiza operação.   | 000001 | -        |

Tabela 2.3: Instruções do tipo J.



### 4. Detalhamento das Instruções

### • ADD, SUB, MUL, DIV, AND, OR e NOT :

| OPCODE | RS | RT | RD | SHAMT | FUNCTION |
|--------|----|----|----|-------|----------|
| 06     | 05 | 05 | 05 | 05    | 06       |

Tabela 2.4: Layout das instruções do tipo R.

Esse conjunto de instruções utiliza dois registradores fontes (RS e RT) de dados e um registrador de destino (RD) para realizar as operações. O campo FUNCTION é utilizado como um segundo campo de código de operação, ampliando o leque de operações possíveis. O campo SHAMT não será utilizado nessa versão do processador.

### • LW e SW, ADDi, SUBi, ANDi, ORi:

| OPCODE | RD | RS | IMMEDIATE |
|--------|----|----|-----------|
| 06     | 05 | 05 | 16        |

Tabela 2.5: Layout das Operações de Leitura/Escrita e operações imediatas

Esse conjunto de instruções utiliza, além do código de operação (OPCODE), um registrador fonte (RS), e um registrador destino (RD) para instruções de leitura (LW) e de escrita (SW). Utiliza também do campo IMMEDIATE (I) (de 16 *bits*) que representa o deslocamento do registrador base.

### • CALL, RET, HALT, NOP, JPC, JR e BRFL:

| OPCODE | TARGET |
|--------|--------|
| 06     | 26     |

Tabela 2.6: Layout das Operações de Salto (Tipo J)

Instruções de salto possue, além do OPCODE, um campo de 26 *bits* representando uma posição de endereço de memória, para as instruções CALL, HALT e JPC. As instruções RET e NOP só utilizam o OPCODE da instrução.

# 3 | Descrição da Arquitetura

### 1. ULA

### 1.1. Diagrama de Classe

# +OP1: input bit[32] +OP2: input bit[32] +Function: input bit[6] +Result: output bit[35] -ADD(OP1,OP2) -MUL(OP1,OP2) -DIV(OP1,OP2) -SUB(OP1,OP2) -AND(OP1,OP2) -OR(OP1,OP2) -OR(OP1,OP2) -NOT(OP1,OP2)

| Nome     | Tamanho | Direção | Descrição                                   |
|----------|---------|---------|---|
| OP1      | 32      | entrada | Primeiro operando.                          |
| OP2      | 32      | entrada | Segundo operando.                           |
| Function | 6       | entrada | Identificador da operação.                  |
| Result   | 35      | saída   | Resultado da operação com as <i>flags</i> . |



### 2. Busca de Instrução

### 2.1. Diagrama de Classe

### 2.2. Definições de Entrada e Saída

| Nome           | Tamanho | Direção | Descrição                                  |
|----------------|---------|---------|--|
| clock_in       | 1       | entrada | Sinal de <i>clock</i> da fase.             |
| entradaPC      | 18      | entrada | Endereço do PC atual.                      |
| saidalnstrucao | 32      | saída   | Instrução que sai da memória de instrução. |

### 3. Pilha

### 3.1. Diagrama de Classe

| Stack                  |
|------------------------|
| +read_address: Input   |
| +pop_request: Input    |
| +push_request: Input   |
| +write_address: Output |
|                        |

| Nome       | Tamanho | Direção | Descrição   |
|------------|---------|---------|---|
| clock_in   | 1       | entrada | Sinal de <i>clock</i> da fase.                                |
| write_pc   | 18      | entrada | Endereço do PC que será armazenado.                           |
| popRequest | 1       | entrada | Sinal para tirar o ultimo endereço arm-<br>mazenado da pilha. |
|            |         |         | continua na próxima página                                    |



| continuação da página anterior |         |         |  |
|--------------------------------|---------|---------|--|
| Nome                           | Tamanho | Direção | Descrição  |
| pushRequest                    | 1       | entrada | Sinal para salvar o endereço do PC da pi-<br>lha.  |
| read_pc                        | 18      | saída   | Último endereço salvo na pilha para retorno do PC. |

### 4. Acesso à memória

### 4.1. Diagrama de Classe

| Nome       | Tamanho | Direção | Descrição  |
|------------|---------|---------|--|
| clock_in   | 1       | entrada | Sinal de <i>clock</i> da fase.                   |
| address    | 33      | entrada | Endereço da memória onde o dado será armazenado. |
| data_in    | 32      | entrada | Valor que será armazenado na memória de dados.   |
| write_data | 1       | entrada | Sinal para ativar a escrita na memória de dados. |
| read_data  | 1       | entrada | Sinal para ativar a leitura na memória de dados. |
| data       | 32      | saída   | Valor que irá sair da memória de dados.          |



### 5. Busca de Registradores

### 5.1. Diagrama de Classe

### Registers\_bank

+read\_register\_one: Input[4:0] +read\_register\_two: Input[4:0] +write\_register: Input[4:0]

+write\_data: Input +read\_data\_one: Output +read\_data\_two: Output

| Nome       | Tamanho | Direção | Descrição   |
|------------|---------|---------|---|
| write_data | 32      | entrada | Valor de escrita para o registrador de destino.           |
| write_reg  | 1       | entrada | Sinal para ativar a escrita no Banco de Registradores.    |
| read_reg   | 1       | entrada | Sinal para ativar a leitura no Banco de<br>Registradores. |
| data1      | 32      | saída   | Saída do valor contido nos registradores.                 |
| data2      | 32      | saída   | Saída do valor contido nos registradores.                 |
| rs         | 5       | Entrada | Endereço do registrador um.                               |
| rt         | 5       | Entrada | Endereço do registrador dois.                             |
| rd         | 5       | Entrada | Endereço do registrador destino.                          |