

Université Cadi Ayyad – Faculté des Sciences et Techniques



L.S.T. I.E.E.A

Module : Fonctions Electroniques

Compte Rendu TP02

L'amplificateur opérationnel en régime de commutation

Partie B — Simulation (LTspice)

Étudiants :

DIAW Birane — GUEYE Pape O. Salim

Groupe : [2]

Date : [04/03/2026]

Année universitaire : 2025/2026

Introduction et But du TP

Ce travail pratique a pour objectif d'étudier l'amplificateur opérationnel (AOP) fonctionnant en régime de commutation. Contrairement au régime linéaire, l'AOP est ici utilisé sans contre-réaction négative ou avec une réaction positive, ce qui le fait basculer entre ses deux états de saturation ($\pm V_{sat}$).

La partie B porte sur la simulation à l'aide du logiciel **LTspice**. Elle permet de valider les résultats théoriques obtenus en Partie A et d'observer le comportement réel des circuits avant leur réalisation pratique.


Les montages étudiés sont :

1. Le comparateur en boucle ouverte (détecteur de passage par zéro).
2. Le bistable — Trigger de Schmitt (comparateur à hystérésis).
3. L'astable symétrique (oscillateur à relaxation).
4. L'astable asymétrique (générateur à rapport cyclique variable).


B1 — Compateur en boucle ouverte

Circuit de la Figure 1 : $R1 = R2 = 10\text{ k}\Omega$, alimentation $V_{cc} = \pm 15\text{ V}$, signal d'entrée sinusoïdal $e_g(t)$ d'amplitude 10 V et de fréquence 100 Hz .

B1.1 — Schéma du circuit simulé




B1.2 — Caractéristique de transfert $V_s = f(e_g)$



Analyse : L'AOP en boucle ouverte présente un gain en tension très élevé ($\approx 10^5$ à 10^6), ce qui fait que toute tension différentielle non nulle à ses entrées suffit à saturer la sortie. Le signal $e_g(t)$ est appliqué sur l'entrée inverseuse (borne $-$) tandis que la borne non-inverseuse ($+$) est reliée au point milieu du pont $R1/R2$ connecté à V_{cc} . La caractéristique de transfert $V_s = f(e_g)$ est donc une fonction en échelon : V_s bascule à $+V_{sat} = +15\text{ V}$ lorsque $e_g < V^+$, et à $-V_{sat} = -15\text{ V}$ lorsque $e_g > V^+$. La simulation confirme ce comportement : $V_s(t)$ est un signal carré de fréquence 100 Hz , en opposition de phase avec $e_g(t)$, ce qui est cohérent avec le rôle de détecteur de passage par zéro inverseur. On note que $V_{sat} = \pm 15\text{ V}$ dans la simulation car le **UniversalOpamp2** est un modèle idéal ; dans la réalité, $V_{sat} \approx \pm 13,5\text{ V}$ en raison des chutes de tension internes de l'AOP.

B1.3 — Chronogrammes $e_g(t)$ et $V_s(t)$




Analyse : La sortie $V_s(t)$ est un signal carré d'amplitude $\pm V_{sat}$. Elle bascule à chaque passage par zéro de $e_g(t)$: V_s passe à $+V_{sat}$ quand e_g devient négative, et à $-V_{sat}$ quand e_g devient positive. Ce montage réalise donc un détecteur de passage par zéro inverseur : il convertit n'importe quel signal alternatif en signal carré de même fréquence.


B2 — Bistable (Trigger de Schmitt)

Circuit de la Figure 2 : $R_1 = 1\text{ k}\Omega$, $R_2 = 10\text{ k}\Omega$ sur l'entrée non-inverseuse (réaction positive). Signal $e_g(t)$ sinusoïdal d'amplitude 5 V et de fréquence 100 Hz.

B2.1 — Schéma du circuit simulé




B2.2 — Caractéristique de transfert $V_s = f(e_g)$ — Cycle d'hystérésis



Analyse : La réaction positive (R_2 entre V_s et V^+ , R_1 entre V^+ et GND) crée un phénomène d'hystérésis : le seuil de basculement dépend de l'état précédent de la sortie. Les seuils théoriques sont $V^+_s = +V_{sat} \times R_1/(R_1+R_2) = +15 \times 1/11 \approx +1,36$ V et

$V^-_s = -1,36$ V. Le cycle d'hystérésis a donc une largeur de $2 \times 1,36 \approx 2,73$ V. La simulation donne des seuils mesurés à environ $-1,4$ V et $+1,6$ V, ce qui est cohérent avec la théorie — la légère asymétrie est due aux conditions initiales de la simulation au démarrage ($t = 0$). Dans LTspice, $V(n002)$ correspond au nœud **eg** et $V(n003)$ à **Vs**. Ce comportement immunise le circuit contre les parasites autour du seuil : contrairement au comparateur simple, une perturbation de faible amplitude autour du seuil ne provoque pas de basculement intempestif.

B2.3 — Chronogrammes $e_g(t)$ et $V_s(t)$




Analyse : Le chronogramme confirme le comportement bistable du Trigger de Schmitt. Dans LTspice, V(n002) correspond à $e_g(t)$ et V(n003) à $V_s(t)$. $V_s(t)$ est un signal carré ± 15 V de même fréquence que e_g (100 Hz). Contrairement au comparateur simple, les basculements de V_s ne se produisent **pas** aux passages par zéro de e_g , mais lorsque e_g atteint les seuils d'hystérésis $V^+_s \approx +1,36$ V (basculement vers $-V_{sat}$) et $V^-_s \approx -1,36$ V (basculement vers $+V_{sat}$). Ce décalage visible entre e_g et les fronts de V_s est la signature caractéristique de l'hystérésis créée par la réaction positive.


B3 — Astable

B3.1 — Astable symétrique (Figure 3)

Paramètres : $R_1 = R_2 = 10\text{ k}\Omega$, $R = 100\text{ k}\Omega$, $C = 22\text{ nF}$.

Schéma du circuit simulé



Chronogrammes $V_s(t)$, $V_c(t)$, $V_+(t)$.

Analyse : L'astable fonctionne sans signal d'entrée. Le condensateur C charge et décharge entre les seuils $V_+ = \pm V_{sat}/2$ (avec $R_1=R_2$). Quand $V_c(t)$ atteint $V_+(t)$, la sortie bascule et V_+ change de signe, forçant C à charger dans l'autre sens. $V_s(t)$ est un signal carré, $V_c(t)$ est une exponentielle alternée entre $\pm V_{sat}/2$, $V_+(t)$ est un signal carré de même fréquence que V_s mais décalé, et $e(t) = V_+(t) - V_c(t)$ alterne autour de zéro avec des basculements aux passages par zéro.


B3.2 — Mesure de la période T en fonction de R

Valeurs théoriques : $T = 2 \times R \times C \times \ln(3) \approx 2 \times R \times 22 \times 10^{-9} \times 1,099$


R (kΩ)	T théorique (μs)	T mesurée (μs)	Écart (%)
20	~0,97	0.97	0
50	~2,42	2.42	0
80	~3,87	3.88	0.3
100	~4,84	4.85	0.2
200	~9,67	9.68	0.1
500	~24,18	24.20	0.1

Courbe $T = f(R)$ d'après Microsoft Excel (nuage de points)

Les points mesurés sont quasi identiques aux théoriques (écart < 0,3%) donc ils se superposent. Et on voit bien que la théorie linéaire est vérifiée.

**B3.3 — Astable asymétrique (Figure 4)**

Paramètres : $R_1 = R_2 = 10 \text{ k}\Omega$, $C = 22 \text{ nF}$. Les diodes D1 et D2 séparent les chemins de charge (R) et de décharge (R') du condensateur, créant deux constantes de temps distinctes.



Cas 1 : $R = R' = 100\text{ k}\Omega$ (rapport cyclique 50%)

Analyse : Lorsque $R = R'$, les durées de charge et de décharge sont égales ($T_h = T_b$), ce qui donne un rapport cyclique $\alpha = 50\%$. Le signal $V_s(t)$ est un carré symétrique, identique au cas de l'astable symétrique avec la même valeur de R .

Cas 2 : $R = 100\text{ k}\Omega$, $R' = 500\text{ k}\Omega$ (rapport cyclique asymétrique)

Analyse : La charge du condensateur se fait via $R = 100\text{ k}\Omega$ (durée T_h courte) et la décharge via $R' = 500\text{ k}\Omega$ (durée T_b longue). La sortie reste à $+V_{sat}$ pendant une durée $T_h = RC \times \ln(3) \approx 2,4\text{ }\mu\text{s}$ et à $-V_{sat}$ pendant $T_b = R'C \times \ln(3) \approx 12,1\text{ }\mu\text{s}$. Le rapport cyclique est $\alpha = T_h/(T_h+T_b) \approx 16,7\%$. La simulation confirme l'asymétrie nette du signal $V_s(t)$.

Conclusion générale

Cette simulation sous LTspice a permis de valider les résultats théoriques obtenus en Partie A pour les quatre montages à AOP en commutation :

5. Le comparateur en boucle ouverte convertit tout signal alternatif en signal carré (détecteur de passage par zéro).
6. Le trigger de Schmitt apporte une immunité aux parasites grâce à l'hystérésis créée par la réaction positive.
7. L'astable symétrique génère un signal carré dont la fréquence est réglable linéairement par R ($T = 2RC \ln 3$).
8. L'astable asymétrique permet de contrôler indépendamment les durées T_h et T_b , et donc le rapport cyclique, en modifiant R ou R' .

Les écarts observés entre théorie et simulation s'expliquent principalement par la valeur réelle de V_{sat} (légèrement inférieure à V_{cc}) et les non-idéalités du modèle d'AOP utilisé. La simulation constitue un outil de validation indispensable avant la réalisation pratique.