

SOLUCION PRIMER PARCIAL

$$1. \sqrt{41} = 5, \sqrt{4b+1} = 5, 4b+1 = 5^2, 4b = 25-1, b = \frac{24}{4} = 6$$

Prueba: necesariamente se debe hacer en la base propuesta y como seguramente la operación de raíz cuadrada en la base diferente de 10 no es tan fácil de resolver, entonces se convierte a operación de potencia y después a operación de suma.

$\sqrt{41} = 5, 41 = 5^2 = 5+5+5+5+5$, por lo tanto $5+5+5+5+5$ dará un resultado de 41 en la base correcta.

a) base 6: $\begin{array}{r} 15 \\ +5 \\ \hline 14 \end{array}, \begin{array}{r} 14 \\ +5 \\ \hline 23 \end{array}, \begin{array}{r} 123 \\ +5 \\ \hline 32 \end{array}, \begin{array}{r} 132 \\ +5 \\ \hline 41 \end{array}$

c) base 7: $\begin{array}{r} 15 \\ +5 \\ \hline 13 \end{array}, \begin{array}{r} 13 \\ +5 \\ \hline 21 \end{array}, \begin{array}{r} 21 \\ +5 \\ \hline 26 \end{array}, \begin{array}{r} 126 \\ +5 \\ \hline 34 \end{array}$

b) base 5: se puede deducir rápidamente que en esa base el dígito mayor es 4 y en la operación aparece el 5, por lo tanto se descarta, pero si se realizan las operaciones se obtiene $5+5+5+5+5 = 45$.

2. Operación $A \oplus B \oplus C$ con compuertas XNOR. Seguramente hay más de una solución, pero además de tener en cuenta el uso del menor número de C.I. también se debe tener en cuenta el menor número de conexiones pues ello determina la simplificación del circuito impreso.

$$\begin{array}{c} A \\ B \\ C \end{array} \rightarrow \begin{array}{c} \text{XNOR} \\ \text{XNOR} \end{array} \rightarrow (A \oplus B) \oplus C = (A \oplus B) \bar{C} + (\overline{A \oplus B}) C = (A \oplus B) \bar{C} + (\overline{A \oplus B}) C = A \oplus B \oplus C$$

Además quedan disponibles 2 compuertas.


3. Simplificar mediante álgebra booleana e implementar con NOR la ecuación obtenida.

$$\begin{aligned} Z &= ABCD + A(\bar{C} + \bar{D})B + (\bar{A} + \bar{B})CD = ABCD + A\bar{C}\bar{D}B + \bar{A}B\bar{C}D \text{ se usó De Morgan.} \\ &= ABCD + A\bar{C}\bar{D}B + \bar{A}B\bar{C}D \text{ se usó ley conmutativa.} \\ &= AB(CD + \bar{C}\bar{D}) + \bar{A}B\bar{C}D \text{ se usó ley distributiva factorizando.} \\ &= AB \cdot 1 + \bar{A}B\bar{C}D \text{ se usó } x + \bar{x} = 1. \\ &= AB + \bar{A}B\bar{C}D \text{ se usó } x \cdot 1 = x \\ &= (AB + \bar{A}B)(AB + \bar{C}D) \text{ se usó ley distributiva redistribuyendo las operaciones} \\ &= 1(AB + \bar{C}D) \text{ se usó } x + \bar{x} = 1. \\ &= AB + \bar{C}D \text{ se usó } x \cdot 1 = x \end{aligned}$$

Para implementar la ecuación con compuertas NOR, una de las posibilidades es usar álgebra booleana para escribir la ecuación en forma de producto de sumas.

3. $AB+CD = (AB+C)(AB+D)$ se usó ley distributiva redistribuyendo las operaciones.
 $= [(A+C)(B+C)][(A+D)(B+D)]$ se vuelve a usar la anterior.

$Z = (A+C)(B+C)(A+D)(B+D)$ esta ecuación en forma de producto de sumas se implementa directamente con compuertas NOR



4. $F = A + \overline{B}C = A + (\overline{B} + \overline{C}) = \overline{(A+B+C)}$ corresponde al producto canónico con solo un término suma. Para obtener la suma canónica, uno de los métodos es con la tabla de verdad armando la ecuación obtenida como SOP y colocando unos en las combinaciones correspondientes a los términos de la ecuación teniendo en cuenta las variables faltantes.

De los unos en la tabla se obtienen los minterminos para la suma canónica.

| | | | | | | | | |
|---|---|---|---|---|---|---|---|---|
| C | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| B | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| A | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| F | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |

$$F = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC + A\overline{B}\overline{C} + A\overline{B}C + AB\overline{C} + ABC$$

5. Obtener SOP mínima de $F = \overline{A}BC\overline{D}E(2,3,4,5,7,10,11,18,19,20,21,26,27,29) \cdot X(6,8,15,17,28,31)$


| BC \ DE | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00 | X | X | X | X |
| 01 | | | | X |
| 11 | X | X | X | X |
| 10 | X | X | X | X |

\overline{A} A

En estas localidades están los ceros, por lo tanto en las combinaciones faltantes están los unos, ellos producen mediante agrupación la SOP mínima.

$$F = \overline{C}\overline{D} + \overline{A}BC + ACD$$

6.




| EDCBA | A | F |
|-------|---|---|
| 0XXXX | 1 | 1 |
| 10000 | 0 | 0 |
| 10001 | 0 | 1 |
| 10010 | 1 | 1 |
| 10011 | 0 | 1 |

| EDCBA | A | F |
|-------|---|---|
| 10100 | 0 | 0 |
| 10101 | 0 | 0 |
| 10110 | 0 | 0 |
| 10111 | 0 | 1 |

| EDCBA | A | F |
|-------|---|---|
| 11000 | 0 | 0 |
| 11001 | 0 | 0 |
| 11010 | 0 | 0 |
| 11011 | 0 | 0 |

| EDCBA | A | F |
|-------|---|---|
| 11100 | 1 | 0 |
| 11101 | 1 | 0 |
| 11110 | 1 | 0 |
| 11111 | 1 | 0 |

Como hay menos unos que ceros, posiblemente es mejor diseñar con unos y como la entrada de habilitación en cero coloca todas las salidas en alto (uno), entonces se deben plantear Mapas con 5 variables para obtener las ecuaciones de c y f simplificadas y con la variable E.




$$c = \overline{D}\overline{C}\overline{B}A + D\overline{C}A + DCB\overline{E}$$

$$f = \overline{D}\overline{C}A + \overline{D}CB + \overline{D}BA + DC\overline{B}A + \overline{E}$$

Con estas ecuaciones podemos diseñar el circuito implementarlo con NAND.

Si en las ecuaciones se hace $E=0$ (activada), entonces $c=f=1$ (desactivados) mostrando que cumple con la función de habilitación.




7. a) En el problema está escrito LS01 y en el encabezamiento del dibujo del circuito también está escrito Componentes LS pero no se porque usaron subfamilia S, por una vez lo califico como correcto. Para mayor velocidad la constante de tiempo debe ser pequeña y ello se logra con R de bajo valor, entonces la corriente a través de ella debe ser alta, lo que conlleva a salida en bajo y solo una activada.

$$-I_{RP} - I_{FL} + I_{OL} = 0, \quad I_{RP} = I_{OL} - I_{FL} \Rightarrow R_P = \frac{V_{CC} - V_{OL}}{I_{RP}} = \frac{5 - 0.5}{I_{OL} - I_{FL}}$$

$$R_P = \frac{4.5V}{(20-2)mA} = \frac{4.5V}{18mA} \approx 250 \Omega$$

b) a) OR CMOS



b) b) YES CMOS con salida tipo 3 estados

