USCO INGENERIA ELECTRONICA

ELECTRONICA DIGITAL I SEGUNDO PARCIAL 03-10-2023

NOTAS: 1) Obligatorio presentar el parcial con lapicero y en la hoja entregada.

- 2) No se permite el uso de teléfono celular.
- 3) La duración del parcial es 1 hora y 30 minutos.
- 1. Diseñar solamente las salidas B, D y EO de un codificador de decimal a BCD con entradas activas en bajo incluida la entrada de habilitación y salidas activas en bajo incluida la salida de habilitación. Designar las entradas con la variable I y su respectivo subíndice.
- 2. Diseñar solamente las salidas Y_1 , Y_4 y Y_8 de un decodificador de BCD a decimal con una entrada de habilitación activa en bajo y salidas activas en bajo. Usar el símbolo lógico del decodificador diseñado para generar las funciones lógicas con W como MSB: $F_1=Z'X'W'+ZX'W+ZY'X'W+YX'W'$ y $F_2=(Z'+Y+X)(Z'+Y'+W)(Z+X'+W)$. Usar el mínimo de entradas en las compuertas externas y hacer la correspondencia entre las variables de la función lógica y las entradas del decodificador.
- 3. Diseñar la salida d de un decodificador manejador de display con entrada de comprobación y de borrado activas en alto y salidas activas en alto. Diseñar para que el display presente la siguiente información:



Sedistra con les ceros.

B=(EI+I2)(EI+I3)(EI+I6)

(EI+I2)=EI+I2I3I6I7

Para entradas y solidas activas en bajo:

B=EI+I2I3I6I7

=EI(I2+I3+I6+I7

Se procede ignal con

D y EO:

D=(EI+I8)(EI+I9) = EI(I8+I9) E0= EI+I7+I2+I3+I4+I5+I6+I7+I8+I9 = EI+(I7I2I3I4I5I6I7I8I9) E0= EI (I7I2I3I4I5I6I7I8I9)



