

ELECTRONICA BASICA

para

INGENIEROS

Gustavo A. Ruiz Robredo




Primer circuito integrado. Jack Kilby. 1958.
(Cortesía de Texas Instruments Incorporated)

ELECTRONICA BASICA

para

INGENIEROS

Gustavo A. Ruiz Robredo



Primer circuito integrado. Jack Kilby. 1958.
(Cortesía de Texas Instruments Incorporated)

Título: Electrónica Básica para Ingenieros
Autor: Gustavo A. Ruiz Robredo
Dpto. Electrónica y Computadores
Facultad de Ciencias
Universidad de Cantabria
Avda. de Los Castros s/n
39005-Santander
España
Editor: El autor
1ª Edición: Junio-2001
© Gustavo A. Ruiz Robredo
Impreso en: Servicio de Reprografía
Facultad de Ciencias
Universidad de Cantabria
Avda. de Los Castros s/n
39005-Santander
España
I.S.B.N.: 84-607-1933-2
Depósito Legal: SA-138-2001

Indice		
Prefacio	I	
Breve reseña histórica sobre la electrónica	III	
Principales fabricantes de componentes y sistemas electrónicos	IX	
Tema 1	Características del transistor bipolar y FET: Polarización	
1.1.-	Introducción	1
1.2.-	Corrientes en un transistor de unión o BJT	1
1.3.-	Modos de operación de un transistor bipolar	2
1.4.-	Concepto de punto de trabajo y recta de carga estática. <i>1.4.1.- Potencia de disipación estática máxima (P_{CMAX}), 7.</i>	6
1.5.-	Circuitos de polarización de transistores bipolares	8
1.6.-	Transistores de efecto de campo	8
1.7.-	Características eléctricas del JFET	10
1.8.	Transistores MOSFET	12
1.9.	Polarización de los FET	15
	Problemas	17
Tema 2	Amplificadores con transistores: Modelos de pequeña señal	
2.1.-	Introducción	21
2.2.-	Teoría de redes bipuerta	21
2.3.-	Ánálisis de un circuito empleando parámetros {H}	22
2.4.-	Modelo híbrido {H} de un transistor bipolar	25
2.5.-	Ánálisis de un amplificador básico	30
2.6.-	Par Darlington <i>2.6.1. Modelo equivalente DC, 33; 2.6.2. Modelo de pequeña señal, 34.</i>	33
2.7.-	Modelo π o de Giacoletto	35
2.8.-	Modelo de pequeña señal para transistores FET	36
2.9.-	Amplificadores multietapa	39
	Problemas	41
Tema 3	Respuesta en frecuencia de amplificadores	
3.1.-	Introducción	45
3.2.-	Consideraciones generales sobre frecuencia	46
3.3.-	Ánálisis de baja frecuencia: Diagrama de Bode	47
3.4.-	Respuesta a baja frecuencia de amplificadores básicos	49
3.5.-	Teorema de Miller	50
3.6.-	Respuesta a alta frecuencia de transistores <i>3.6.1.- Modelo de alta frecuencia de transistores bipolares, 52; 3.6.2.- E-C en frecuencias altas: efecto Miller, 53; 3.6.3.- E-C con resistencia de emisor en frecuencias altas, 54; 3.6.4.- C-C en frecuencias altas, 55; 3.6.5.- B-C en frecuencias altas, 56; 3.6.6.- Modelo de alta frecuencia de transistores FET, 56.</i>	51
3.7.-	Respuesta en frecuencia de amplificadores multietapa	58
	Problemas	59
Tema 4	Amplificadores realimentados	
4.1.-	Introducción	61
4.2.-	Teoría básica de realimentación <i>4.2.1.- Estabilidad de la amplificación, 62; 4.2.2.- Reducción de la distorsión, 63; 4.2.3.- Producto ganancia-ancho de banda, 63.</i>	61
4.3.-	Clasificación de los amplificadores	64
4.4.-	Configuraciones básicas de los amplificadores realimentados	67
4.5.-	Realimentación de tensión en serie <i>4.5.1.- Ejemplo de un amplificador realimentado V en serie, 71.</i>	68
4.6.-	Realimentación de corriente en paralelo <i>4.6.1.- Ejemplo de un amplificador realimentado I en paralelo, 75.</i>	73

4.7.-	Realimentación de tensión en paralelo <i>4.7.1.- Ejemplo de un amplificador realimentado de V en paralelo, 79.</i>	7 7
4.8.-	Realimentación de intensidad en serie <i>4.8.1.- Ejemplo de un amplificador realimentado de I en serie, 82.</i>	8 0
4.9.-	Tabla resumen de amplificadores realimentados	8 4
	Problemas	8 5
Tema 5	Fuentes de corriente y cargas activas	
5.1.-	Introducción	8 7
5.2.-	Espejo de corriente bipolar	8 7
5.3.-	Fuentes de corriente simples FET	9 0
5.4.-	Fuente de corriente Widlar	9 1
5.5.-	Otras fuentes de corriente <i>5.5.1.- Fuentes de corriente independientes de la tensión de polarización, 93.</i>	9 2
5.6.-	Fuente de corriente como carga activa	9 5
	Problemas	9 6
Tema 6	Amplificador diferencial	
6.1.-	Introducción	10 1
6.2.-	Ánalisis de un amplificador diferencial básico bipolar <i>6.2.1.- Análisis en continua, 101; 6.2.2.- Análisis de las configuraciones en modo común y diferencial, 102.</i>	10 1
6.3.-	Amplificador diferencial bipolar con fuente de corriente <i>6.3.1.- Amplificador diferencial con carga activa, 107; 6.3.2.- Ejemplo de un amplificador diferencial bipolar complejo, 108.</i>	10 5
6.4.-	Amplificadores diferenciales FET	10 9
	Problemas	11 2
Tema 7	Etapas de salida	
7.1.-	Introducción	11 7
7.2.-	Cálculos de potencia	11 8
7.3.-	Etapa de salida clase A	12 0
7.4.-	Etapa de salida clase B (Push-Pull) <i>7.4.1.- Potencia de salida y eficiencia de la etapa clase B, 122.</i>	12 1
7.5.-	Etapa de salida clase AB (Push-Pull)	12 4
7.6.-	Protección contra sobrecarga	12 5
7.7.-	Distorsión armónica	12 6
7.8.-	Amplificadores de potencia integrados	12 7
7.9.-	Consideraciones térmico-ambientales	12 7
7.10.-	Dispositivos de potencia <i>7.10.1.- Transistores bipolares de potencia, 132; 7.10.2.- Transistores MOS de potencia, 133; 7.10.3.- Transistores IGBT's, 134.</i>	13 2
	Problemas	13 6
Tema 8	El amplificador operacional: Fundamentos y aplicaciones básicas	
8.1.-	Introducción	13 9
8.2.-	El OA ideal	14 1
8.3.-	Configuraciones básicas del OA	14 2
8.4.-	Otras configuraciones básicas del OA	14 3
8.5.-	Limitaciones prácticas del OA <i>8.5.1.- Tensiones y corrientes "off-set" de entrada, 145; 8.5.2.- Parámetros de frecuencia, 146; 8.5.3.- Slew-Rate, 147; 8.5.4.- Otros parámetros, 148.</i>	14 5
	Problemas	14 9
Tema 9	Comparadores de tensión	
9.1.-	Introducción: El OA como comparador	15 7
9.2.-	Comparadores de tensión monolíticos <i>9.2.1.- Familia 311, 158; 9.2.2.- Familia 339, 160.</i>	15 8
9.3.-	Algunas aplicaciones de los comparadores de tensión <i>9.3.1.- Detector de nivel, 160; 9.3.2.- Detector de ventana, 161; 9.3.3.- Medidor gráfico de barras, 161.</i>	16 0

9.4.-	Disparador Schmitt	162
	9.4.1.- Disparadores Schmitt monolíticos, 164 .	
	Problemas	166
Tema 10	Generadores de señal	
10.1.-	Introducción	169
10.2.-	Principios básicos de los osciladores sinusoidales	169
	10.2.1.- <i>Control no-lineal de la amplitud, 171.</i>	
10.3.-	Circuitos osciladores RC-OA	172
	10.3.1.- <i>Oscilador de puente de Wien, 172; 10.3.2.- Oscilador de cambio de fase, 173.</i>	
10.4.-	Osciladores LC,	175
10.5.-	Osciladores de cristal,	176
	10.5.1.- <i>Oscilador de cristal resonante en serie, 178; 10.5.2.- Oscilador de cristal resonante en paralelo, 178.</i>	
10.6.-	Consideraciones prácticas de los osciladores sinusoidales	178
10.7.-	Multivibrador astable	179
10.8.-	Generador de una onda triangular,	180
10.9.-	Temporizadores integrados,	181
10.10.-	Generadores de señal monolíticos,	183
	Problemas	186
Tema 11	Reguladores de tensión	
11.1.-	Introducción	189
11.2.-	Reguladores de tensión con componentes discretos	190
	11.2.1.- <i>Referencias de tensión, 190; 11.2.2.- Regulación de tensión en serie, 192; 11.2.3.- Circuitos de protección, 193.</i>	
11.3.-	Reguladores de tensión monolíticos	195
	11.3.1.- <i>Reguladores de tensión fija tri-terminal, 195; 11.3.2.- Reguladores de tensión ajustable tri-terminal, 196; 11.3.3.- Especificaciones de los reguladores de tensión, 196.</i>	
11.4.-	Reguladores de conmutación y convertidores DC-DC	197
	Problemas	200
Tema 12	Introducción a los tiristores	
12.1.-	Introducción	203
12.2.-	Diodo de cuatro capas	204
	12.2.1.- <i>SIDAC, 205; 12.2.2.- SBS, 207.</i>	
12.3.-	Rectificador gobernado de silicio o SCR	207
12.4.-	Activación o disparo y bloqueo de los tiristores	209
	12.4.1.- <i>Activación o disparo de un tiristor, 209; 12.4.2.- Bloqueo de un tiristor, 210.</i>	
12.5.-	Regulación en potencia de un SCR	211
12.6.-	Variantes del SCR	212
	12.6.1.- <i>Foto-SCR o LASCR, 212; 12.6.2.- GTO, 213; 12.6.3.- PUT, 213; 12.6.4.- TRIAC, 214; 12.6.5.- TRIAC con acoplado óptico (opto coupler TRIAC), 214.</i>	
12.7.-	El transistor UJT o de uni-unión	215
	12.7.1.- <i>Funcionamiento de un UJT, 215; 12.7.2.- Oscilador de relajación con UJT, 217.</i>	
12.8.-	Algunas aplicaciones típicas de los tiristores	218
	12.8.1.- <i>Regulación de luz, 218; 12.8.2.- Control digital de potencia, 219; 12.8.3.- Control de velocidad de motores, 220; 12.8.4.- Cargador de baterías basado en un UJT, 221; 12.8.5.- Control de calor con sensor de temperatura, 222.</i>	
	Problemas	223
	Bibliografía	227
	Apéndice	
	• Transistor de pequeña señal NPN: BC546/548	A.1
	• Transistor de pequeña señal NPN: 2N3903/04	A.6
	• Transistor de pequeña señal PNP: 2N3905/06	A.12

• JFET de canal N: 2N5457	A.17
• JFET de canal P: 2N5460/62	A.20
• Amplificador operacional: OA741	A.23
• Regulador de tensión ajustable positivo: LM117/317	A.29
• Regulador de tensión ajustable negativo: LM137/337	A.33
• SIDAC: MKP3V129/240	A.36
• SBS: MBS4991/2/3	A.38
• SCR: 2N5060	A.40
• PUT: 2N6027/28	A.42
• UJT: 2N2646	A.44
• TRIAC: MAC218A	A.45

Prefacio

El objetivo de este libro es proporcionar una herramienta de ayuda didáctica que permita adquirir los conocimientos básicos de electrónica necesarios en los estudios de Ingeniería Técnica de Telecomunicación. El libro ha sido dimensionado para que su contenido pueda ser impartido dentro de una asignatura cuatrimestral. No pretende sustituir a otros libros de consulta ya muy arraigados en el campo de la electrónica, sino resumir los conocimientos de los dispositivos semiconductores e introducir algunos de los circuitos monolíticos más significativos que existen en el mercado. El alumno adquirirá un núcleo de conocimientos básicos con una fuerte componente práctica que constituirán una base idónea para abordar una futura especialización en cualquiera de los campos de la electrónica.

Se parte de la idea de que el estudiante posee los conocimientos previos de las herramientas de análisis de circuitos lineales en las asignaturas de Electricidad y Magnetismo y Teoría de Circuitos, y está familiarizado con los modelos y comportamiento circuital de los principales dispositivos electrónicos más importantes en la asignatura de Componentes y Dispositivos Electrónicos y Fotónicos. De esta manera el alumno pierde la idea del dispositivo como elemento aislado y lo estudia como elemento constitutivo de un circuito más complejo y en muchos casos de un sistema integrado.

Este libro ha sido dotado de una estructura y organización adecuada que permita adquirir los conocimientos de forma lógica y ordenada. Para ello, ha sido dividido en 12 temas de acuerdo a su contenido. El tema 1 introduce las características eléctricas de los transistores bipolares y FET y se describen los principales circuitos de polarización. El tema 2 estudia el comportamiento de pequeña señal y frecuencias medias de los amplificadores basados en transistores así como las técnicas basadas en métodos tabulares que facilitan su resolución. El tema 3 se centra en el análisis de respuesta en frecuencia de amplificadores y modelos de alta frecuencia de los transistores que permiten determinar su ancho de banda. El tema 4 presenta los principios y ventajas de la realimentación y se describe un método sistemático que permite el análisis de las diferentes configuraciones de los amplificadores realimentados. El tema 5 introduce las fuentes de corriente como uno de los circuitos de polarización más importantes de los circuitos integrados y su utilización como cargas activas. El tema 6 aborda el amplificación diferencial y analiza amplificadores operacionales simples basados en este circuito. El tema 7 estudia las etapas de potencia que constituyen las etapas de salida de cualquier amplificador y se introducen las características de los dispositivos de potencia para aplicaciones analógicas más típicas que se pueden encontrar en el mercado. El tema 8 presenta el amplificador operacional y sus características que incluye un abundante conjunto de problemas que permite estudiar su principales aplicaciones lineales. El tema 9 estudia el amplificador operacional como comparador e introduce las familias de comparadores monolíticos más conocidas y aplicaciones prácticas de estos circuitos. El tema 10 presenta los principales osciladores sinusoidales y de relajación, temporizadores y circuitos monolíticos utilizados en la generación de señales. El tema 11 introduce los circuitos utilizados en la regulación de tensión lineal con especial énfasis en los reguladores de tensión monolíticos y sus principales aplicaciones. El tema 12 realiza una introducción a los tiristores y se analizan sus aplicaciones más típicas en el control de potencia.

Al final de cada tema se incluye un conjunto de problemas significativos que ayudan a la comprensión de los aspectos teóricos procurando utilizar valores prácticos de acuerdo a las especificaciones proporcionadas por el fabricante. Por ello, el libro incluye además un apéndice con las características de los principales dispositivos electrónicos que deben ser utilizadas en la resolución de algunos problemas con objeto de adquirir una idea de

utilidad práctica de los valores de los parámetros de los dispositivos.

Por último, no puedo dejar de agradecer a Jesús García su desinteresada ayuda en la revisión de este libro y cuyas sugerencias sin duda han mejorado el contenido final del mismo.

La finalidad del libro es didáctica y su edición se ha realizado sin ánimo de lucro. La versión electrónica es de acceso público en la siguiente dirección electrónica: <http://grupos.unican.es/dyvci/ruizrg>



Gustavo A. Ruiz Robredo
Dept. de Electrónica y Computadores
Facultad de Ciencias
Avda. de Los Castros s/n
39005-Santander
España

email: ruizrg@unican.es

Breve reseña histórica sobre la electrónica

Las primeras observaciones relacionadas con los fenómenos eléctricos son del tiempo de la Grecia Antigua (Tales de Mileto, Demócrito, etc...). Sin embargo, no es hasta el siglo XIX cuando se desarrollan algunas teorías que explican satisfactoriamente parte de dichos fenómenos. En 1893, Maxwell reunió las investigaciones en el campo de la electricidad y magnetismo de grandes científicos tales como Coulomb, Ampere, Ohm, Gauss, Faraday, y publicó las reglas matemáticas que rigen las interacciones electromagnéticas. Aunque Maxwell no reconoce la naturaleza corpuscular de la corriente eléctrica, sus ecuaciones son aplicables incluso después del establecimiento de la naturaleza discreta de la carga. La predicción de la existencia de ondas electromagnéticas y su posibilidad de propagación en el espacio constituye muy probablemente la base del posterior desarrollo de las comunicaciones, y en definitiva, de la Electrónica.

La Electrónica probablemente no se inicia hasta que Lorentz postuló en 1895 la existencia de cargas discretas denominadas electrones. Thompson halló experimentalmente su existencia dos años más tarde y Millikan midió con precisión la carga del electrón ya entrado el siglo XX. Hasta principios de este siglo, la Electrónica no empezó a tomar cariz tecnológico. En 1904, Fleming inventó el diodo que denominó válvula el cual consistía en un filamento caliente, emisor de electrones, situado en el vacío a una corta distancia de una placa. En función de la tensión positiva o negativa de la placa, se producía paso de corriente en una dirección. Esta válvula se empleó como detector de señales inalámbricas y vino a sustituir a los detectores de galena utilizados hasta ese momento, que eran de difícil construcción y precisaban de continuos ajustes manuales.

Quizá el acontecimiento más importante en la historia primitiva de la electrónica tuvo lugar en 1906 cuando De Forest interpuso un tercer electrodo (rejilla) en una válvula de Fleming creando el tubo tríodo denominado audión. En este dispositivo, la aplicación de una pequeña tensión a la rejilla produce una alta variación de la tensión de la placa; por consiguiente, el audión fue el primer amplificador de la historia. No obstante, se necesitaron varios años para avanzar en el problema de emisión termoiónica con objeto de conseguir un elemento electrónico seguro.

El desarrollo de la electrónica en ésta época está ligado al desarrollo de la radio. Basados en tubos de vacío se construyen diferentes tipos de circuitos con aplicación en las comunicaciones por radio. Con diodos y tríodos fueron diseñados los amplificadores en cascada, amplificadores regenerativos, osciladores, el receptor heterodino, entre otros. Este desarrollo de la electrónica permitió fundar la primera emisora de radiodifusión, KDKA, construida en 1920 por la Westinghouse Electric Corporation; en 1924, ya había 500 estaciones de radio en Estados Unidos. La evolución del tríodo dio lugar a técnicas de calentamiento indirecto del cátodo y a la introducción de los tetrodos, pentodos y las ampollas de vidrio en miniatura. En 1938 se encuentra disponible del primer receptor en FM después que Armstrong en 1933 desarrolló la modulación en frecuencia. La televisión en blanco y negro surgió en 1930 y la de color alrededor de la mitad de este siglo.

La verdadera revolución tecnológica de la Electrónica surge con la invención de los dispositivos basados en semiconductores, y más en concreto, con la invención del transistor. Los primeros trabajos sobre semiconductores fueron comenzados por Hall en 1879 sobre el efecto que lleva su nombre. Los primeros rectificadores de unión metal-semiconductor se estudian entre 1920 y 1930, y es en 1938 cuando Shottky y Mott realizan separadamente un estudio sistemático sobre las propiedades de estos dispositivos, proponiendo la primera teoría del espacio de carga. En esta época, se realizan muchos estudios sobre semiconductores y se perfeccionan las técnicas de

crecimiento de cristales. En 1943, se obtiene la primera unión P-N sobre cristal único de silicio.

En 1947, se presionaron dos sondas de hilo de oro próximas entre sí sobre una superficie de un cristal de germanio. Brattain y Bardeen se dieron cuenta que era un dispositivo amplificador naciendo así el primer amplificador de estado sólido (en forma de transistor de contacto). Sin embargo, era un transistor deficiente, de poca amplitud de banda y mucho ruido, donde además los parámetros diferían ampliamente de uno a otro dispositivo. Shockley propuso el transistor de unión para mejorar las características del transistor de punta de contacto, y completó su teoría de funcionamiento. El nuevo dispositivo tenía portadores de ambas polaridades operando simultáneamente: eran dispositivos bipolares. En 1956, Bardeen, Brattain y Shockley recibieron el premio Nobel de física por sus investigaciones.


El transistor no podía ser eficiente hasta que no se dispusiese de cristales simples extraordinariamente puros. Bell Laboratories lograron formar cristales simples de germanio y silicio con impurezas muy por debajo de una parte en mil millones, y a partir de aquí, fue posible controlar el proceso de dopado de los semiconductores. Los primeros transistores de crecimiento fueron construidos en 1950, y un año después, ya se fabricaban comercialmente por RCA, Westinghouse, General Electric y Western Electric. En esta época, los componentes de estado sólido desplazaron virtualmente a las válvulas en casi todas las aplicaciones, tanto militares como comerciales.

La idea inicial de construir un circuito completo de estado sólido en un bloque semiconductor fue propuesta por Dummer en 1952. No obstante, en 1958 Kilby, poco después de incorporarse a la Texas Instrument, concibió la idea de un monolítico, es decir, construir un circuito completo en germanio o silicio. El primer circuito integrado fue un oscilador por rotación de fase que se construyó empleando como material base el germanio, y sobre él, se formaban resistencias, condensadores y transistores, utilizando cables de oro para unir estos componentes. Simultáneamente, Noyce, de Fairchild Semiconductor, tuvo también la idea de un circuito monolítico en el que aisló mediante diodos p-n los distintos dispositivos, desarrolló la fabricación de resistencias e interconectó los diferentes dispositivos mediante metal vaporizado. No obstante, el primer transistor de difusión moderno fue creado por Hoerni de Fairchild en 1958 empleando técnicas fotolitográficas y utilizando los procesos de difusión antes desarrollados por Noyce y Moore. La clave de la fabricación de circuitos integrados reside en el transistor planar y la posibilidad de fabricación en masa. En 1961, Fairchild y Texas Instrument introdujeron comercialmente los circuitos integrados.

Otro dispositivo que intervino en el avance espectacular de la Electrónica, aunque su desarrollo fue posterior al del transistor debido a problemas tecnológicos, es el transistor de efecto de campo. Antes de la invención de este transistor, numerosos investigadores ya habían estudiado la variación de conductividad de un sólido debido a la aplicación de un campo eléctrico. El transistor de unión de efecto de campo fue propuesto por Shockley en 1951, aunque problemas tecnológicos para lograr una superficie estable retrasaron su realización física. Estos problemas fueron solucionados al desarrollarse el proceso planar y la pasivación de la superficie con óxido de silicio (SiO_2). En 1960, Kahng y Atalla, de Bell Laboratories, anunciaron el primer transistor de efecto de campo de puerta aislada. En 1962, Hofstein y Heiman emplearon la nueva tecnología MOS para fabricar un circuito integrado con más de mil elementos activos. El nuevo dispositivo MOS presentaba diversas ventajas sobre transistores bipolares y sentaba la base para el desarrollo de la alta escala de integración.

Las técnicas de integración de circuitos se beneficiaron de los avances tecnológicos. Los procesos de implantación iónica y litografía permitieron realizar líneas de conexión en la oblea de silicio con anchuras del orden de micras. Además, el avance en las tecnologías de integración introdujeron los circuitos PMOS y CMOS,

con unas características de tiempos de propagación y potencia consumida cada vez mejores. La eficiencia, velocidad y producción han mejorado continuamente en los transistores de unión y efecto de campo, a la vez que el tamaño y el costo se ha reducido considerablemente. En poco tiempo, se pasó de construir elementos discretos a sistemas integrados con más de un millón de transistores en una sola pastilla. La evolución ha sido espectacular: así, en 1951 se fabricaron los primeros transistores discretos, en 1960 se construyeron los primeros circuitos monolíticos con 100 componentes, en 1966 estos circuitos alcanzaron 1000 componentes, en 1969 se llegó a 10000, y actualmente se están fabricando circuitos integrados con varios millones de transistores.



Microfotografía de un circuito integrado

En un principio, los circuitos desarrollados para aplicaciones de comunicación utilizando tubos de vacío, fueron construidos con transistores discretos. Sin embargo, los investigadores de los años 60 se dieron cuenta que estos mismos circuitos no eran transplantables directamente a circuitos integrados y que era preciso diseñar estructuras nuevas. Esto potenció el desarrollo de nuevas estructuras tales como las fuentes de polarización desarrolladas por Widlar y a la introducción del primer amplificador operacional comercial (μ A702). En 1968, los laboratorios de Fairchild presentan el popular amplificador operacional compensado internamente μ A741. Otros circuitos analógicos de esta época son los comparadores, reguladores de tensión, los PLL monolíticos, convertidores analógica-digital, etc...

La revolución microelectrónica introdujo una nueva industria: la computación. Esta industria surgió por la gran expansión que se produce en el campo de la electrónica digital. En 1960, Noyce y Norman introdujeron la primera familia lógica semiconductor, lógica resistencia-transistor (RTL), que sirvió de base para la construcción de los primeros circuitos integrados digitales. Seguidamente, en 1961, apareció la familia de acoplamiento directo (DCTL), y un año más tarde la lógica diodo transistor (DTL). En 1964, Texas Instrument presenta la lógica transistor-transistor (TTL), y la serie de circuitos integrados digitales 54/74 que han permanecido activos hasta hace poco. Motorola, en 1962 introduce la lógica de emisores acoplados (ECL) de alta velocidad y en 1968 con ésta misma lógica logra tiempos de retraso del orden del nanosegundo. En contrapartida, en 1970 se lanza la serie TTL en tecnología Shottky y en 1975 aparece la serie TTL Shottky de baja potencia con tiempos de retraso muy

próximos a la ECL. En 1972, apareció la familia lógica de inyección integrada (IL) cuya principal característica es su alta densidad de empaquetamiento.

La electrónica digital tiene su máxima expansión con las familias lógicas basadas en el transistor MOS, debido a que su proceso de fabricación es más sencillo, permite mayor escala de integración y los consumos de potencia son más reducidos. Estas características han dado lugar que la tecnología MOS desplace a la bipolar en la mayor parte de las aplicaciones. El proceso de miniaturización en tecnología MOS se encuentra por debajo de 1 micra aproximándose rápidamente a su límite físico. Esto ha permitido que se puedan realizar circuitos integrados que incorporan millones de dispositivos.


En la década de los ochenta se introducen los circuitos digitales BiCMOS que ofrecen conjuntamente el bajo consumo de la tecnología CMOS y la velocidad de las familias bipolares a costa de una mayor complejidad y coste del proceso de fabricación. También se desarrollan circuitos de alta velocidad basados en el GaAs con retrasos del orden de decenas de picosegundos. Existen muchas expectativas en el desarrollo de esta tecnología aunque problemas de fabricación no permiten actualmente alcanzar la escala de integración que se logra con el silicio.

Paralelamente, se desarrollan teorías matemáticas para análisis y diseño de sistemas electrónicos. Particularmente, el espectacular desarrollo de las computadoras digitales se debe en gran parte a los avances conseguidos en la Teoría de Conmutación, que establece modelos matemáticos para los circuitos digitales, transformando los problemas de diseño y verificación en técnicas matemáticas muy algorítmizadas e independientes en gran medida de los dispositivos físicos. El desarrollo de la Teoría de Conmutación puede decirse que empieza con los trabajos de Shannon en 1938, en los que aplica el álgebra de Boole al análisis de circuitos relevadores. El álgebra de Boole fue desarrollado en 1854 como una concrección matemática de las leyes de la lógica de predicados estudiada por los filósofos de la época. La Teoría de Conmutación se extiende principalmente a circuitos combinacionales hasta que, a mediados de la década de los cincuenta, los trabajos de Huffman y de Moore desarrollan la teoría de los circuitos secuenciales. El carácter algorítmico de las técnicas de diseño las hace especialmente aptas para su resolución mediante computador, con lo que éste se convierte así en herramienta básica para el desarrollo de sistemas digitales en general y de nuevos computadores más potentes y sofisticados en particular.

El más significativo avance de la electrónica digital es la introducción en 1971 del microprocesador, debido a la necesidad de producir un circuito estándar de propósito general y gran flexibilidad que sirviera para las calculadoras y fuera apto a otras muchas aplicaciones. En 1971, Intel introdujo en el mercado el microprocesador de cuatro bits conocido como el modelo 4004. Era una CPU completa monolítica con 45 instrucciones en tecnología PMOS con 2300 transistores. El éxito del procesador fue inmediato y su amplia difusión supusieron el comienzo de una auténtica revolución industrial. Dos años posteriores a la presentación del primer procesador, Intel desarrolla el microprocesador de 8 bits 8008 con una velocidad de 50000 instrucciones por segundo. Este continuo desarrollo de los microprocesadores ha permitido en la actualidad construir procesadores de 32 bits con altas velocidades de procesado. La evolución de los microprocesadores es actualmente muy rápida, con creciente implantación en los procesos de automatización industrial, robótica, instrumentación inteligente, y en los elementos de sociedad de consumo, automóviles, electrodomésticos, etc. La introducción de microprocesadores más potentes ha marcado un rápido desarrollo de los microcomputadores y ordenadores personales, y su implantación es cada vez más importante en el ámbito de automatización de oficinas, comunicaciones y redes informáticas.

Principales fabricantes de componentes y sistemas electrónicos

El propio proceso de automatización que ha permitido desarrollar el microprocesador, alcanza a la propia tecnología de los circuitos integrados. A partir de la década de los 80, las propias industrias dedicadas a la fabricación de circuitos integrados ofrecen la posibilidad de que los clientes diseñen sus prototipos. Es decir, con un soporte CAD adecuado, los diseñadores pueden acceder al diseño y verificación de sus propios circuitos, tarea reservada hasta entonces a unos pocos especialistas. Esto ha permitido que el diseño de circuitos integrados haya sido introducido en la Universidad surgiendo asignaturas y especialidades dedicadas exclusivamente a este tema. Sin embargo, la enorme complejidad de los circuitos integrados requiere cada vez herramientas de simulación y test más sofisticadas en todos los niveles de diseño. Han surgido técnicas de diseño estructurado (diseño para testabilidad) que imponen restricciones en la libertad del diseño como la única manera de simplificar la complejidad de los circuitos, y que constituyen una de las líneas de investigación donde más esfuerzo se está realizando tanto a nivel universitario como a nivel industrial.



Pentium P6 (chip derecha) y memoria caché (chip izquierda)

Acopian Power Supplies	http://www.acopian.com	http://www.latticesemi.com
Actel Corporation	http://www.actel.com	Linear Technology http://www.linear-tech.com
Advanced Micro Devices (AMD)	http://www.amd.com	Linfinity http://www.linfinity.com
Advanced Power Technology	http://www.advancedpower.com	Lucent Technologies http://www.lucent.com
Advanced RISC Machines Inc.	http://www.arm.com	Maxim http://www.maxim-ic.com
AKM Ssemiconductor Inc.	http://www.akm.com	Micrel Semiconductor http://www.micrel.com
Allegro	http://www.allegromicro.com	Microsemi http://www.microsemi.com
Altera	http://www.altera.com/	Mitsubishi Semiconductors http://www.mitsubishichips.com
Analog Devices	http://www.analog.com	Mitel Semiconductor http://www.semicon.mitel.com
Atmel	http://www.atmel.com	Miteq http://www.miteq.com
Burr-Brown	http://www.burr-brown.com	Motorola http://www.mot-sps.com
California Micro Devices	http://www.camd.com	National Semiconductor http://www.nsc.com
Central Semiconductor Cop.	http://www.centralsemi.com	NEC http://www.nec.com
CP Clare Corp.	http://www.cpclare.com	Oki semiconductors http://www.okisemi.com
Crydom	http://www.crydom.com	Ohmite http://www.ohmite.com
Cypress Semiconductor	http://www.cypress.com	Philips semiconductors http://www.semiconductors.philips.com
Dallas Semiconductor	http://www.dalsemi.com	Power Innovations http://www.powinv.com
Datel	http://www.datel.com	Quality Semiconductor, Inc. http://www.qualitysemi.com
Elantec	http://www.elantec.com	Recton http://www.rectron.com
Ericsson	http://www.ericsson.com	RFM http://www.rfm.com
Exar	http://www.exar.com	RFMD http://www.rfmd.com
Fairchild Semiconductor	http://www.fairchildsemi.com	RICOH http://www.ricoh.co.jp/LSI/english
General Semiconductor	http://www.gensemi.com	Lessey Semiconductors Inc. http://www.gpsemi.com
Harris Semiconductor	http://www.semi.harris.com	Samsung Semiconductor http://www.samsung.com
Hewlett Packard	http://www.hp.com	Sanrex http://www.sanrex.com
Hitachi	http://www.halsp.hitachi.com	SEI http://www.sei-europe.com
IDT	http://www.idt.com	Seiko http://www.seiko.com
Infineon Technologies Corp.	http://www.infineon.com	Semikron http://www.semikron.com
Intel	http://www.intel.com	Semitron http://www.semitron.com
International Rectifier	http://www.irf.com	SGS-Thomson Microelectronics http://www.st.com
ITT semiconductors	http://www.intermetall.de	Sharp http://www.sharp.co.ip
Lattice		Siemens semiconductors http://www.siemens.de

Sony

<http://www.sony.com>

Sony Electronics

<http://www.sony.co.jp>

Ssi1

<http://www.ssi1.com>

Standard Microsystems (SMC)

<http://www.smc.com>

Supertex

<http://www.supertex.com>

Telcom

<http://www.telcom-semi.com>

Temic Seiconductors

<http://www.emic-semi.com>

Texas Instruments

<http://www.ti.com>

Toshiba Semiconductor

<http://www.toshiba.com/>

Unitrode

<http://www.unitrode.com>

Vishay

<http://www.vishay.com>

Westcode

<http://www.westcode.com>

Xicor, Inc.

<http://www.xicor.com>

Xilinx, Inc

<http://www.xilinx.com>

Zilog

<http://www.zilog.com>

TEMA 1**Características del transistor bipolar y FET: Polarización****1.1.- Introducción**

El transistor es un dispositivo que ha originado una evolución en el campo electrónico. En este tema se introducen las principales características básicas del transistor bipolar y FET y se estudian los modelos básicos de estos dispositivos y su utilización en el análisis los circuitos de polarización. Polarizar un transistor es una condición previa a muchas aplicaciones lineales y no-lineales ya que establece las corrientes y tensiones en continua que van a circular por el dispositivo.




Figura 1.1. Símbolos y sentidos de referencia para un transistor bipolar a) NPN y b) PNP.

1.2.- Corrientes en un transistor de unión o BJT

Un transistor bipolar de unión está formado por dos uniones pn en contraposición. Físicamente, el transistor está constituido por tres regiones semiconductoras -emisor, base y colector- siendo la región de base muy delgada ($< 1\mu\text{m}$). El modo normal de hacer operar a un transistor es en la zona directa. En esta zona, los sentidos de las corrientes y tensiones en los terminales del transistor se muestran en la figura 1.1.a para un transistor NPN y en la figura 1.1.b a un PNP. En ambos casos se verifica que

$$I_E = I_B + I_C \quad (1.1)$$

y

$$\begin{cases} V_{CE} = V_{CB} + V_{BE} & \text{en transistores NPN} \\ V_{EC} = V_{EB} + V_{BC} & \text{en transistores PNP} \end{cases} \quad (1.2)$$

Ebers y Moll desarrollaron un modelo que relacionaba las corrientes con las tensiones en los terminales del transistor. Este modelo, conocido como modelo de Ebers-Moll, establece las siguientes ecuaciones generales que,

para un transistor NPN, son:

$$\begin{aligned} I_E &= I_{ES} \left(e^{V_{BE}/V_T} - 1 \right) - \alpha_R I_{CS} \left(e^{V_{BC}/V_T} - 1 \right) \\ I_C &= \alpha_F I_{ES} \left(e^{V_{BE}/V_T} - 1 \right) - I_{CS} \left(e^{V_{BC}/V_T} - 1 \right) \end{aligned} \quad (1.3)$$

donde I_{ES} y I_{CS} representan las corrientes de saturación para las uniones emisor y colector, respectivamente, α_F el factor de defecto y α_R la fracción de inyección de portadores minoritarios. En un transistor bipolar PNP, las ecuaciones de Ebers-Moll son:

$$\begin{aligned} I_E &= I_{ES} \left(e^{V_{EB}/V_T} - 1 \right) - \alpha_R I_{CS} \left(e^{V_{CB}/V_T} - 1 \right) \\ I_C &= \alpha_F I_{ES} \left(e^{V_{EB}/V_T} - 1 \right) - I_{CS} \left(e^{V_{CB}/V_T} - 1 \right) \end{aligned} \quad (1.4)$$

Para un transistor ideal, los anteriores cuatro parámetros están relacionados mediante el teorema de reciprocidad

$$\alpha_F I_{ES} = \alpha_R I_{CS} \quad (1.5)$$

Valores típicos de estos parámetros son: $\alpha_F=0.99$, $\alpha_R=0.66$, $I_{ES}=10^{-15}A$ y $I_{CS}=10^{-15}A$.




Figura 1.2. Zonas de operación de un transistor en la región directa.

Unión de emisor	Unión colector	Modo de operación
Directa	Inversa	Activa directa
Inversa	Directa	Activa inversa
Inversa	Inversa	Corte
Directa	Directa	Saturación

Tabla 1.1. Principales modos de operación de un transistor bipolar.

1.3.- Modos de operación de un transistor bipolar

En general, los transistores bipolares de circuitos analógicos lineales están operando en la región activa directa. En esta región existe cuatro zonas de operación definidas por el estado de las uniones del transistor

(Tabla 1.1): saturación, lineal, corte y ruptura; estas zonas se indican claramente en la figura 1.2 que representa las zonas de operación de un transistor. A continuación se describe las características del transistor en estos modos de operación considerando el transistor NPN únicamente; similar resultado puede ser aplicado a transistores PNP.

- **Región activa lineal**

En la región activa lineal, la unión emisor-base está directamente polarizada y la unión base-colector inversamente polarizada; la V_{BE} está comprendida entre 0.4 V y 0.8 V (valor típico de 0.7 V) y la $V_{BC} > 100$ mV. En estas condiciones, las ecuaciones de Ebers-Moll se pueden aproximar a

$$\begin{aligned} I_E &= I_{ES}e^{V_{BE}/V_T} + \alpha_R I_{CS} \\ I_C &= \alpha_F I_{ES}e^{V_{BE}/V_T} + I_{CS} \end{aligned} \quad (1.6)$$

Operando con estas ecuaciones, se obtiene una relación entre ambas intensidades de forma que

$$I_C = \alpha_F I_E + I_{CO} \quad (1.7)$$

donde

$$I_{CO} = I_{CS}(1 - \alpha_F \alpha_R) \quad (1.8)$$

Sustituyendo la ecuación 1.1 en 1.7, resulta

$$I_C = \beta_F I_B + (\beta_F + 1) I_{CO} \quad (1.9)$$

siendo

$$\beta_F = \frac{\alpha_F}{1 - \alpha_F} \quad (1.10)$$

β_F , es la ganancia en corriente en continua del transistor que en las hojas de características del fabricante se representa por h_{FE} . Este parámetro es muy importante en un transistor de unión y define la relación entre las corrientes de colector y base. Al ser I_{CO} una corriente muy baja, el segundo término de la ecuación (1.9) puede ser despreciado frente al primero. Como resultado, se obtiene una relación muy utilizada para analizar transistores que operen en esta región



$$\beta_F = h_{FE} \approx \frac{I_C}{I_B}$$

(1.11)

La ecuación (1.11) indica que en la región activa lineal la relación entre las corrientes de colector y base es constante. Sin embargo, en la práctica la h_{FE} de los transistores varía hasta en un 500% debido principalmente a tres factores:

1) Proceso de fabricación. Los transistores sufren variaciones en el proceso de fabricación que modifican sus características. El fabricante asigna un valor típico (*typ*) a ese transistor con un rango de valores comprendido entre un máximo (*max*) y un mínimo (*min*). Por ejemplo, el BC547B tiene, para una $I_C=2$ mA, una $h_{FE}(\min)=200$, $h_{FE}(\text{typ})=290$ y $h_{FE}(\max)=450$.

2) Corriente de colector. La h_{FE} varía también con la corriente de colector. El fabricante proporciona curvas de características que permiten obtener la h_{FE} para diferentes I_C . En la figura 1.3 se muestra una de estas curvas

Figura 1.3. Variación de h_{FE} con I_C .Figura 1.4. Variación de h_{FE} con la temperatura.

que incluye el valor típico de la h_{FE} con un rango de valores máximo y mínimo.


3) Temperatura. La dependencia de la h_{FE} con la temperatura se puede observar en las gráficas que proporciona el fabricante para tal fin. En la figura 1.4 se describe diferentes curvas normalizadas a 25° de h_{FE} para temperaturas de -55°C y 175°C.

• Región de corte

En la región de corte las uniones de emisor y colector están polarizadas en inversa; la V_{BE} y la V_{BC} tienen tensiones inferiores a 100mV. En estas condiciones, las ecuaciones de Ebers-Moll pueden ser simplificadas a:

$$\begin{aligned} I_E &= -I_{ES} + \alpha_R I_{CS} \\ I_C &= -\alpha_F I_{ES} + I_{CS} \end{aligned} \quad (1.12)$$

Estas corrientes son extremadamente bajas y pueden ser despreciadas; a efectos prácticos se puede considerar al transistor como si no existiese. Sin embargo, en muchos circuitos resulta interesante establecer cuando se dan las condiciones de conducción de un transistor, es decir, fijar la frontera entre la región de corte y lineal. Esta frontera no es clara y el transistor pasa de una región a otra de una manera gradual. Es decir, el transistor está en la región lineal cuando tiene corrientes significativas en sus terminales y está

Figura 1.5. Curva de I_C con V_{BE} .

en corte cuando esas corrientes son muy bajas. Normalmente, se asigna una V_{BE} umbral ($V_{BE\gamma}$) a partir de la cual las corrientes tienen un valor suficientemente alto; esta $V_{BE\gamma}$ suele estar comprendida entre 0.4 y 0.5 V. En la figura 1.5 se muestra gráficamente la relación entre la V_{BE} y la I_C en donde se puede observar como por debajo de 0.58 V (typ) la corriente de colector es de bajo valor ($<100\mu$)

- **Región de saturación**

En la región de saturación las uniones de emisor y colector están polarizadas en directa; la V_{BE} y la V_{BC} tienen tensiones superiores 100mV. En estas condiciones, las ecuaciones de Ebers-Moll quedan reducidas a

$$\begin{aligned} I_E &= I_{ES}e^{V_{BE}/V_T} - \alpha_R I_{CS}e^{V_{BC}/V_T} \\ I_C &= \alpha_F I_{ES}e^{V_{BE}/V_T} - I_{CS}e^{V_{BC}/V_T} \end{aligned} \quad (1.13)$$

La caída de tensión entre el colector y emisor es muy baja debido a que ambas uniones pn se encuentran directamente polarizadas. De esta manera, se verifica que

$$V_{CE}(\text{sat}) = V_{BE}(\text{sat}) - V_{BC}(\text{sat}) \quad (1.14)$$

siendo, de 1.13,

$$\begin{aligned} V_{CE}(\text{sat}) &= V_T \ln \left[\frac{\frac{1}{\alpha_R} + \frac{I_C}{I_B} \frac{1}{\beta_R}}{1 + \frac{I_C}{I_B} \frac{1}{\beta_F}} \right] \\ V_{BE}(\text{sat}) &= V_T \ln \left[\frac{I_B + I_C(1 - \alpha_R)}{I_{ES}(1 - \alpha_R \alpha_F)} \right] \\ V_{BC}(\text{sat}) &= V_T \ln \left[\frac{\alpha_F I_B - I_C(1 - \alpha_F)}{I_{CS}(1 - \alpha_R \alpha_R)} \right] \end{aligned} \quad (1.15)$$

Los valores típicos de la $V_{CE}(\text{sat})$ están próximos a 0.1 o 0.2 V y la $V_{BE}(\text{sat})$ es ligeramente superior a la de la región lineal (≈ 0.8 V). El transistor está operando con una relación $\beta_F(\text{sat}) = I_C/I_B$ variable e inferior a la β_F de la región lineal. En la figura 1.6 aparece una curva típica que proporciona el fabricante relacionando la $V_{CE}(\text{sat})$ con la I_C realizada con una $\beta_F(\text{sat}) = 20$. La $V_{CE}(\text{sat})$ está comprendida entre 70mV y 200mV, y por ello, en muchos circuitos se considera prácticamente 0 V. En esta región el transistor se comporta de una manera no lineal.

- **Región de ruptura**

Las tensiones máximas que pueden soportar las uniones pn inversamente polarizadas se denominan tensiones de ruptura. Cuando se alcanza estas tensiones existe peligro de ruptura del transistor debido a dos fenómenos: ruptura por avalancha y ruptura por perforación. El fabricante proporciona dos tensiones máximas (V_{CEO} , V_{CES}) que limitan de alguna manera las tensiones máximas de polarización en continua los transistores. La V_{CEO} define la tensión máxima entre el colector y emisor, estando la base en circuito abierto, antes de que se produzca fenómenos de multiplicación de avalancha que incrementa exponencialmente la I_{CO} a través de la unión




Figura 1.6. Curva de $V_{CE}(\text{sat})$ con I_C .

de colector. La V_{CES} define la tensión máxima del colector, estando la base en cortocircuitada al emisor, antes de que la anchura de la región de transición alcance el emisor perforando la región de base. Gráficamente, en la figura 1.7 se muestra la definición de ambas tensiones. Por ejemplo, el transistor BC547 tiene $V_{CES}=50$ V y $V_{CEO}=45$ V, y son éstas tensiones las que limitan las propias tensiones máximas de alimentación.




Figura 1.7. Definición de V_{CEO} y V_{CES} .

• **Zona inversa**

En la región inversa los terminales colector y emisor se intercambian, es decir, el emisor hace la función de colector y viceversa. Las curvas eléctricas son muy similares a las indicadas en la figura 1.2 aunque las prestaciones del transistor sufren una gran disminución al carecer de simetría; el colector está menos dopado y tiene mayor tamaño que el emisor. El efecto más importante es la disminución de la ganancia en corriente en continua que pasa a tener valores altos (p.e., $\beta_F=200$) en la región directa lineal a valores bajos (p.e., $\beta_I=2$) en la región inversa lineal.

1.4- Concepto de punto de trabajo y recta de carga estática


El transistor bipolar que opera en la región lineal tiene unas características eléctricas lineales que son utilizadas para amplificación. En estos circuitos, las señales de entrada son amplificadas a la salida y, por consiguiente, hay un aporte de energía realizado a través de fuentes de tensión externas denominadas fuentes de alimentación o fuentes de polarización. Las fuentes de alimentación cubren dos objetivos: proporcionar las corrientes y tensiones en continua necesarias para que el transistor opere en la región lineal y suministrar energía al transistor de la que parte de ella va a ser convertida en potencia (amplificación). Los valores de corrientes y tensiones en continua en los terminales de un transistor se denomina *punto de trabajo* y se suele expresar por la letra Q (*Quiescent operating point*).

En transistor del circuito de la figura 1.8.a está polarizado con dos resistencias y una fuente de tensión en continua V_{CC} . En este circuito se verifica que


$$I_B = \frac{V_{CC} - V_{BE}}{R_B} \quad (1.16)$$

Si suponemos que el transistor se encuentra en la región directa lineal, entonces se puede relacionar las intensidades de base y colector a través de la h_{FE} y asignar una tensión base-emisor típica de 0.7 V. El cálculo de las tensiones e intensidades del transistor proporciona su punto de trabajo Q. Para este circuito, Q viene definido por las siguientes ecuaciones:

$$\begin{cases} I_{BQ} = \frac{V_{CC} - 0.7V}{R_B} \\ I_{CQ} = h_{FE}I_{BQ} \\ V_{CEQ} = V_{CC} - I_{CQ}R_C \end{cases} \quad (1.17)$$



a)



b)

Figura 1.8. a) Circuito de polarización; b) Representación gráfica del punto de trabajo Q.

En la figura 1.8.b se muestra la representación gráfica del punto de trabajo Q del transistor, especificado a través de tres parámetros: I_{CQ} , I_{BQ} y la V_{CEQ} . Este punto se encuentra localizado dentro de una recta denominada recta de carga estática: si Q se encuentra en el límite superior de la recta el transistor estará saturado, en el límite inferior en corte y en los puntos intermedios en la región lineal. Esta recta se obtiene a través de la ecuación del circuito que relaciona la I_C con la V_{CE} que, representada en las curvas características del transistor de la figura 1.8.b, corresponde a una recta. La tercera ecuación de (1.17) define la recta de carga obtenida al aplicar KVL al circuito de polarización, de forma que

$$V_{CC} = V_{CE} + I_C R_C \quad (1.18)$$

Para dibujar esta recta de una manera sencilla en el plano (V_{CE}, I_C) del transistor se selecciona dos puntos: a) $V_{CE}=0$, entonces $I_C=V_{CC}/R_C$; b) $I_C=0$, entonces $V_{CE}=V_{CC}$. Estos puntos se pueden identificar en la figura 1.8.b y representan los cortes de la recta de carga estática con los ejes de coordenadas.

Una de las primeras decisiones relacionadas con la polarización de un transistor es seleccionar la situación del punto Q. La selección más práctica es situarle en la mitad de la recta de carga estática para que la corriente de colector sea la mitad de su valor máximo, condición conocida como excursión máxima simétrica. Evidentemente esta es una condición de diseño que asegurará el máximo margen del punto Q a incrementos de cualquier signo de la intensidad de colector. Sin embargo, hay muchas otras condiciones de operación del transistor que exige un desplazamiento de Q en uno u otro sentido. En estos casos la situación del punto Q estará definida por las diferentes restricciones.

1.4.1- Potencia de disipación estática máxima (P_{CMAX})

Un transistor de unión polarizado tiene unas tensiones y corrientes en sus terminales que le hacen disipar energía. Esta potencia de disipación se puede obtener aplicando la definición de potencia absorbida por un elemento tri-terminal, que en caso del transistor, se expresa como

$$P_C = I_B V_{BE} + I_C V_{CE} \quad (1.19)$$

Debido a que generalmente la $I_B \ll I_C$ y la $V_{BE} \ll V_{CE}$, el primer término de esta ecuación es despreciable frente al segundo, resultando que

$$P_C \approx I_C V_{CE} \quad (1.20)$$

Esta ecuación representa a una hipérbola en el plano (V_{CE} , I_C) de las curvas características del transistor. El fabricante proporciona como dato la potencia de disipación máxima de un transistor; como ejemplo, el BC547 tiene una $P_{CMAX}=500\text{mW}$. En la figura 1.8.b se representa la hipérbola de potencia máxima de un transistor. Es preciso que el punto del trabajo Q esté por debajo de esa curva ya que sino el transistor se dañaría por efecto Joule.

1.5.- Circuitos de polarización de transistores bipolares

La selección del punto de trabajo Q de un transistor se realiza a través de diferentes circuitos de polarización que fijen sus tensiones y corrientes. En la siguiente hoja, la figura 1.9 incluye con los circuitos de polarización más típicos basados en resistencias y fuentes de alimentación; además, se indican las ecuaciones que permiten obtener el punto de trabajo de los transistores. Estos circuitos presentan diferencias en algunos casos importantes. Por ejemplo, el circuito de la figura 1.8.a es poco recomendable por carecer de estabilidad; bajo ciertas condiciones se puede producir deriva térmica que autodestruye el transistor. La polarización de corriente de base de la figura 1.9 es mucho más estable aunque el que más se utiliza con componentes discretos es el circuito de autopolarización. La polarización de colector-base asegura que el transistor nunca entra en saturación al mantener su tensión colector-base positiva.

1.6- Transistores de efecto de campo


Los transistores de efecto de campo o FET (*Field Effect Transistor*) son particularmente interesantes en circuitos integrados y pueden ser de dos tipos: transistor de efecto de campo de unión o JFET y transistor de efecto de campo metal-óxido semiconductor (MOSFET). Son dispositivos controlados por tensión con una alta impedancia de entrada ($10^{12}\Omega$). Ambos dispositivos se utilizan en circuitos digitales y analógicos como amplificador o como conmutador. Sus características eléctricas son similares aunque su tecnología y estructura física son totalmente diferentes.

Ventajas del FET:

- 1) Son dispositivos controlados por tensión con una impedancia de entrada muy elevada (10^7 a $10^{12}\Omega$).
- 2) Los FET generan un nivel de ruido menor que los BJT.
- 3) Los FET son más estables con la temperatura que los BJT.
- 4) Los FET son más fáciles de fabricar que los BJT pues precisan menos pasos y permiten integrar más dispositivos en un C1.
- 5) Los FET se comportan como resistencias controlados por tensión para valores pequeños de tensión drenaje-fuente.
- 6) La alta impedancia de entrada de los FET les permite retener carga el tiempo suficiente para permitir

CIRCUITOS DE POLARIZACION DE TRANSISTORES DE UNION

Polarización de corriente de base




$$\left\{ \begin{array}{l} I_B = \frac{V_{CC} - V_{BE}}{R_B + (1 + h_{FE})R_E} \\ I_C = h_{FE}I_B \\ V_{CE} = V_{CC} - I_C \left(R_C + \frac{1 + h_{FE}}{h_{FE}} R_E \right) \end{array} \right.$$

Si $I_B \ll I_C (h_{FE} \gg 1)$


$$\left\{ \begin{array}{l} I_B \approx \frac{V_{CC} - V_{BE}}{R_B + h_{FE}R_E} \\ V_{CE} \approx V_{CC} - I_C (R_C + R_E) \end{array} \right.$$

Polarización de tensión de base constante



$$\left\{ \begin{array}{l} I_B = \frac{V_{BB} - V_{BE}}{R_B + (1 + h_{FE})R_E} \\ I_C = h_{FE}I_B \\ V_{CE} = V_{CC} - I_C \left(R_C + \frac{1 + h_{FE}}{h_{FE}} R_E \right) \end{array} \right.$$

Autopolarización




Indénticas fórmulas al caso anterior, siendo

$$R_B = R_{B1} \parallel R_{B2} = \frac{R_{B1}R_{B2}}{R_{B1} + R_{B2}}$$

$$V_{BB} = \frac{R_{B1}}{R_{B1} + R_{B2}} V_{CC}$$

Polarización de colector-base



$$\left\{ \begin{array}{l} I_B = \frac{V_{CC} - V_{BE}}{R_B + (1 + h_{FE})(R_C + R_E)} \\ I_C = h_{FE}I_B \\ V_{CE} = I_B R_B + V_{BE} \end{array} \right.$$

El transistor nunca entra en saturación

Figura 1.9. Algunos circuitos de polarización típicos con transistores bipolares.

su utilización como elementos de almacenamiento.

7) Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes.

Desventajas que limitan la utilización de los FET:

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

- 9 -

- 1) Los FET presentan una respuesta en frecuencia pobre debido a la alta capacidad de entrada.
- 2) Los FET presentan una linealidad muy pobre, y en general son menos lineales que los BJT.
- 3) Los FET se pueden dañar debido a la electricidad estática.

En este apartado se estudiarán brevemente las características de ambos dispositivos orientadas principalmente a sus aplicaciones analógicas.

1.7.- Características eléctricas del JFET

El JFET de canal n está constituido por una barra de silicio de material semiconductor de tipo n con dos regiones (islas) de material tipo p situadas a ambos lados. Es un elemento tri-terminal cuyos terminales se denominan drenador (*drain*), fuente (*source*) y puerta (*gate*). En la figura 1.10.a se describe un esquema de un JFET de canal n, en la 1.10.b el símbolo de este dispositivo y en la 1.10.c el símbolo de un JFET de canal P.




Figura 1.10. a) JFET de canal n. b) Símbolo de un JFET de canal n. c) Símbolo de un JFET de canal p.

La polarización de un JFET exige que las uniones p-n estén inversamente polarizadas. En un JFET de canal n, o NJFET, la tensión de drenador debe ser mayor que la de la fuente para que exista un flujo de corriente a través de canal. Además, la puerta debe tener una tensión más negativa que la fuente para que la unión p-n se encuentre polarizado inversamente. Ambas polarizaciones se indican en la figura 1.11.




Figura 1.11. Características de un NJFET.

Las curvas de características eléctricas de un JFET son muy similares a las curvas de los transistores bipolares. Sin embargo, los JFET son dispositivos controlados por tensión a diferencia de los bipolares que son dispositivos controlados por corriente. Por ello, en el JFET intervienen como parámetros: I_D (intensidad *drain* o

drenador a *source* o fuente), V_{GS} (tensión *gate* o puerta a *source* o fuente) y V_{DS} (tensión *drain* o drenador a *source* o fuente). Se definen cuatro regiones básicas de operación: corte, lineal, saturación y ruptura. A continuación se realiza una descripción breve de cada una de estas regiones para el caso de un NJFET.

- **Región de corte**

En esta región la intensidad entre drenador y fuente es nula ($I_D=0$). En este caso, la tensión entre puerta y fuente es suficientemente negativa que las zonas de inversión bloquean y estrangulan el canal cortando la corriente entre drenador y fuente. En las hojas técnicas se denomina a esta tensión como de estrangulamiento o *pinch-off* y se representa por $V_{GS}(\text{off})$ o V_p . Por ejemplo, el BF245A tiene una $V_{GS}(\text{off})=-2V$.

- **Región lineal**

En esta región, el JFET se comporta como *una resistencia no lineal* que es utilizada en muchas aplicaciones donde se precise una resistencia variable controlada por tensión. El fabricante proporciona curvas de resistencia drenador-fuente ($r_{DS}(\text{on})$) para diferentes valores de V_{GS} tal como se muestra en la figura 1.12. En esta región el transistor JFET verifica las siguientes relaciones:

$$r_{DS}(\text{on}) = \frac{1}{I_D} \left(V_{DS} - \frac{2}{3} \left(\left(\frac{V_{DS} - V_{GS}}{|V_p|^{1/2}} \right)^{3/2} - \frac{V_{GS}^{3/2}}{|V_p|^{1/2}} \right) \right)$$

$$V_{GS} > V_p$$

$$V_{GS} - V_p \approx V_{DS}$$
(1.21)




Figura 1.12. Resistencia drenador-fuente de un transistor NJFET en la región lineal.

- **Región de saturación**

En esta región, de similares características que un BJT en la región lineal, el JFET tiene unas características lineales que son utilizadas en amplificación. Se comporta como una fuente de intensidad controlada por la tensión V_{GS} cuya I_D es prácticamente independiente de la tensión V_{DS} . La ecuación que relaciona la I_D con la V_{GS} se conoce como ecuación cuadrática o ecuación de Shockley que viene dada por

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p} \right)^2$$

$$V_{GS} > V_p$$

$$V_{DS} \geq V_{GS} - V_p$$
(1.22)

donde V_p es la tensión de estrangulamiento y la I_{DSS} es la corriente de saturación. Esta corriente se define como el valor de I_D cuando $V_{GS}=0$, y esta característica es utilizada con frecuencia para obtener una fuente de corriente de valor constante (I_{DSS}). La ecuación 1.22 en el plano I_D y V_{GS} representa una parábola desplazada en V_p . Esta relación junto a las características del JFET de la figura 1.11 permiten obtener gráficamente el punto de trabajo Q del transistor en la región de saturación. La figura 1.13 muestra la representación gráfica de este punto

Q y la relación existente en ambas curvas las cuales permiten determinar el punto de polarización de un transistor utilizando métodos gráficos.




Figura 1.13. Curvas características de un JFET.

- **Región de ruptura**

Una tensión alta en los terminales del JFET puede producir ruptura por avalancha a través de la unión de puerta. Las especificaciones de los fabricantes indican la tensión de ruptura entre drenaje y fuente con la puerta cortocircuitada con la fuente; esta tensión se designa por BV_{DSS} y su valor está comprendido entre 20 y 50 V. Las tensiones de polarización nunca deben superar estos valores para evitar que el dispositivo se deteriore.

Por último, comentar las diferencias existentes entre un NJFET y PJFET. Las ecuaciones desarrolladas anteriormente para el JFET son válidas para el PJFET considerando el convenio de signos indicados en la tabla 1.2.

N-JFET	P-JFET
$V_{GS} < 0$	$V_{GS} > 0$
$V_{DS} > 0$	$V_{DS} < 0$
$I_D > 0$	$I_D < 0$
$V_p < 0$	$V_p > 0$

Tabla 1.2. Convenio de signos en las tensiones y corrientes de un NJFET y PJFET.





Figura 1.14. Símbolos de transistores NMOS y PMOS.

1.8. Transistores MOSFET

Los transistores MOSFET o Metal-Oxido-Semiconductor (MOS) son dispositivos de efecto de campo que utilizan un campo eléctrico para crear una canal de conducción. Son dispositivos más importantes que los JFET ya que la mayor parte de los circuitos integrados digitales se construyen con la tecnología MOS. Existen dos tipos de transistores MOS: MOSFET de canal N o NMOS y MOSFET de canal P o PMOS. A su vez, estos transistores pueden ser de acumulación (*enhancement*) o deplexion (*deplexion*); en la actualidad los segundos están prácticamente en desuso y aquí únicamente serán descritos los MOS de acumulación también conocidos como de enriquecimiento. La figura 1.14 indica los diferentes símbolos utilizados para describir los transistores MOS.

En la figura 1.15 se describe la estructura física de un MOSFET de canal N con sus cuatro terminales: puerta, drenador fuente y substrato; normalmente el sustrato se encuentra conectado a la fuente. La puerta, cuya dimensión es $W \cdot L$, está separado del substrato por un dieléctrico (SiO_2) formando una estructura similar a las placas de un condensador. Al aplicar una tensión positiva en la puerta se induce cargas negativas (capa de inversión) en la superficie del substrato y se crea un camino de conducción entre los terminales drenador y fuente. La tensión mínima para crear ese capa de inversión se denomina tensión umbral o tensión de *threshold* (V_T) y es un parámetro característico del transistor. Si la $V_{GS} < V_T$, la corriente de drenador-fuente es nula; valores típicos de esta tensión son de 0.5 V a 3 V.

**Figura 1.15.** Estructura física de un transistor NMOS

Los transistores JFET y MOSFET tienen una estructura física muy diferente pero sus ecuaciones analíticas son muy similares. Por ello, en los transistores MOS se definen las mismas regiones de operación: corte, lineal, saturación y ruptura. En la figura 1.16 se muestran las curvas de características eléctricas de un transistor NMOS con las diferentes regiones de operación que son descritas brevemente a continuación.

- Región de corte

Se verifica que $V_{GS} < V_T$ y la corriente I_D es nula.

- Región lineal

El transistor se comporta como un elemento resistivo no lineal controlado por tensión. Verifica las siguientes ecuaciones:

$$I_D = \frac{1}{2} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

$$0 < V_{DS} < V_{GS} - V_T \text{ y } V_{GS} > V_T \quad (1.23)$$

siendo

$$\frac{1}{2} = k \frac{W}{L} \quad (1.24)$$

un parámetro característico del MOS que depende de la tecnología a través de la constante k y del tamaño de la puerta del transistor (W la anchura y L la longitud).




Figura 1.16. Curvas de características de un NMOS.

• Región saturación

El transistor se comporta como una fuente de corriente controlada por la tensión V_{GS} . Verifica las siguientes ecuaciones:

$$I_D = \frac{1}{2} (V_{GS} - V_T)^2$$

$$0 < V_{GS} - V_T < V_{DS} \text{ y } V_{GS} > V_T \quad (1.25)$$

siendo β el parámetro descrito en la ecuación 1.24. En esta región, la relación cuadrática entre V_{GS} e I_D se representa en la gráfica de la izquierda de la figura 1.16, y de una manera similar a los transistores JFET, puede ser utilizada para determinar por métodos gráficos el punto de polarización de los transistores aunque rara vez se recurre a ellos.

• Región de ruptura

Un transistor MOS puede verse afectado por fenómenos de avalancha en los terminales drenador y fuente, y roturas en la capa de óxido fino de la puerta que pueden dañar irreversiblemente al dispositivo.


NMOS	PMOS
$V_{GS} > 0$	$V_{GS} < 0$
$V_{DS} > 0$	$V_{DS} < 0$
$I_D > 0$	$I_D < 0$
$V_T > 0$	$V_T < 0$

Tabla 1.3. Convenio de signos en las tensiones y corrientes de un NMOS y PMOS.

Por último, señalar que en la tabla 1.3 se indican las diferencias en el signo y sentido de las corrientes y tensiones existentes entre transistores NMOS y PMOS.

1.9. Polarización de los FET

Los circuitos básicos que se utilizan para polarizar los BJT se pueden emplear para los MOSFET. El JFET tiene el inconveniente de que la tensión V_{GS} debe ser negativa en un NJFET (positiva en un PJFET) que exige unos circuitos de polarización característicos para este tipo de dispositivos. En este apartado únicamente se presentan dos de los circuitos más utilizados: polarización simple (figura 1.17), se utiliza una fuente de tensión externa para generar una $V_{GS} < 0$, y autopolarización (figura 1.18), la caída de tensión en la resistencia R_S debida a I_D permite generar una $V_{GS} < 0$.

**Figura 1.17.** Circuito de polarización simple de un NJFET. a) Diagrama circuital. b) Ecuaciones analíticas. c) Representación gráfica del punto de trabajo.




Figura 1.18. Autopolarización de un NJFET. **a)** Diagrama circuital. **b)** Ecuaciones analíticas. **c)** Representación gráfica del punto de trabajo.

Problemas

P1.1 En la figura P1.1.a se muestra las características eléctricas del diodo BA222. Para este diodo, se pide:

- Obtener el modelo ideal, modelo de fuente de tensión y modelo de fuente de tensión con resistencia.
- Para el circuito de la figura P1.1.b, determinar el punto de trabajo del diodo BA222 utilizando métodos gráficos.




Figura P1.1.a. Características del diodo BA222




Figura P1.1.b

P1.2 Calcular el punto de operación de los circuitos de las figuras P1.2.a, P1.2.b y P1.2.c suponiendo que los transistores están trabajando en la región lineal. Datos: $\beta=200$,

$$V_{BE}=0.6 \text{ V.}$$




Figura P1.2.a




Figura P1.2.b




Figura P1.2.c

P1.3 Calcular el punto de operación de los transistores de las figuras P1.3.a, P1.3.b y P1.3.c e indicar su zona de operación.

Datos: NPN: $\beta=100$, $V_{BE}(\text{sat})=0.2 \text{ V}$, $V_{BE}(\text{sat})=0.8 \text{ V}$, $V_{BE}(\text{lin})=0.7$, $V_{BE\gamma}=0.6 \text{ V}$

PNP: $\beta=100$, $V_{BE}(\text{sat})=-0.2 \text{ V}$, $V_{BE}(\text{sat})=-0.8 \text{ V}$, $V_{BE}(\text{lin})=-0.7$, $V_{BE\gamma}=-0.6 \text{ V}$




Figura P1.3.a




Figura P1.3.b




Figura P1.3.c




Figura P1.4

P1.4 Para el circuito de la figura P1.4, se pide:

- Calcular I_C , I_B y V_i que hacen que el transistor se encuentre entre la frontera de saturación y lineal.
- Calcular I_C , I_B y V_i que hacen que el

transistor se encuentre entre la frontera de corte y lineal.

- Calcular I_C , I_B y V_{CE} para $V_i=0, 2, 4, 10$ V

Datos: $V_{BE\gamma}=0.6$ V, $V_{BE}(\text{lin})=0.7$ V, $V_{BE}(\text{sat})=0.8$ V, $V_{CE}(\text{sat})=0.2$ V, $h_{FE}=50$.

P1.5 Calcular el punto de trabajo del transistor de la figura P1.5 para $h_{FE}=50, 100$ y 200 .

Datos: $V_{CE}(\text{sat})=-0.2$ V, $V_{BE}(\text{sat})=-0.8$ V, $V_{BE}=-0.6$ V.




Figura P1.5

P1.6 El circuito de la figura P1.6 es una fuente de corriente (I_C es independiente del valor de R_L). Si $\beta=200$, calcular:

- Valor de I_C .
- Rango de R_L para que el circuito funcione correctamente como fuente de corriente.




Figura P1.6

P1.7 Calcular el punto de trabajo de los transistores de los circuitos de las figuras P1.7.a y P1.7.b

Datos: Transistor: $V_{BE\gamma}=0.6$ V, $V_{BE}(\text{lin})=0.7$ V, $V_{BE}(\text{sat})=0.8$ V, $V_{CE}(\text{sat})=0.2$ V, $\beta=50$; Diodos: $V_d=0.7$ V y $V_z=3.6$ V.




Figura P1.7.a

P1.8 Calcular el valor de las resistencias que polarizan a los transistores en el punto de trabajo indicado en las figuras P1.8.a y P1.8.b.




Figura P1.8.a




Figura P1.7.b




Figura P1.8.b




Figura P1.9.a. Curvas características del transistor NJFET BF245A.

P1.9 El BF245A es un transistor JFET de canal N para aplicaciones de amplificación en VHF/UHF. Las características DC de este JFET se muestran en la figura P1.9.a. Con esta información determinar el punto de trabajo de los transistores de las figuras P1.9.b, P1.9.c y P1.9.d.




Figura P1.9.b




Figura P1.9.c




Figura P1.9.d

P1.10 Polarizar a los transistores de las figuras P1.10.a y P1.10.b en el punto de operación señalado. Comprobar el resultado por métodos gráficos.




Figura P1.10.a




Figura P1.10.b

P1.11 Determinar el punto de trabajo de los transistores NMOS indicados en las figuras P1.11.a y P1.11.b.
Datos: $k=33\mu\text{A}/\text{V}^2$, $V_T=1\text{ V}$.




Figura P1.11.a




Figura P1.11.b

TEMA 2**Amplificadores con transistores:
Modelos de pequeña señal****2.1.- Introducción**

La polarización de un transistor es la responsable de establecer las corrientes y tensiones que fijan su punto de trabajo en la región lineal (bipolares) o saturación (FET), regiones en donde los transistores presentan características más o menos lineales. Al aplicar una señal alterna a la entrada, el punto de trabajo se desplaza y amplifica esa señal. El análisis del comportamiento del transistor en amplificación se simplifica enormemente cuando su utiliza el llamado modelo de pequeña señal obtenido a partir del análisis del transistor a pequeñas variaciones de tensiones y corrientes en sus terminales. Bajo adecuadas condiciones, el transistor puede ser modelado a través de un circuito lineal que incluye equivalentes Thévenin, Norton y principios de teoría de circuitos lineales. El modelo de pequeña señal del transistor es a veces llamado modelo incremental de señal. Los circuitos que se van a estudiar aquí son válidos a frecuencias medias, aspecto que se tendrá en cuenta en el siguiente tema.

En la práctica, el estudio de amplificadores exige previamente un análisis en continua para determinar la polarización de los transistores. Posteriormente, es preciso abordar los cálculos de amplificación e impedancias utilizando modelos de pequeña señal con objeto de establecer un circuito equivalente. Ambas fases en principio son independientes pero están íntimamente relacionadas.




Figura 2.1. Red bi-puerta.

2.2.- Teoría de redes bipuerta

El comportamiento de un circuito lineal bi-puerta, tal como se muestra en la figura 2.1, puede ser especificado a través de dos corrientes (I_1, I_2) y dos tensiones (V_1, V_2). En función de las dos posibles variables seleccionadas como independientes, ese circuito lineal puede ser caracterizado mediante cuatro tipo de parámetros ($\{Z\}, \{Y\}, \{H\}, \{G\}$), que en notación matricial, se expresan de la siguiente manera

$$\begin{aligned}
 \begin{bmatrix} V_1 \\ V_2 \end{bmatrix} &= \begin{bmatrix} z_i & z_r \\ z_f & z_o \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \end{bmatrix} & \begin{bmatrix} I_1 \\ I_2 \end{bmatrix} &= \begin{bmatrix} y_i & y_r \\ y_f & y_o \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \end{bmatrix} \\
 \begin{bmatrix} V_1 \\ I_2 \end{bmatrix} &= \begin{bmatrix} h_i & h_r \\ h_f & h_o \end{bmatrix} \begin{bmatrix} I_1 \\ V_2 \end{bmatrix} & \begin{bmatrix} I_1 \\ V_2 \end{bmatrix} &= \begin{bmatrix} g_i & g_r \\ g_f & g_o \end{bmatrix} \begin{bmatrix} V_1 \\ I_2 \end{bmatrix}
 \end{aligned} \tag{2.1}$$

Los parámetros $\{H\}$ o h o híbridos son los que mejor caracterizan el comportamiento lineal de pequeña señal de un transistor bipolar. Estos parámetros relacionan la V_1 e I_2 con la I_1 y V_2 mediante la siguiente ecuación

$$\begin{aligned}
 V_1 &= h_i I_1 + h_r V_2 \\
 I_2 &= h_f I_1 + h_o V_2
 \end{aligned} \tag{2.2}$$

donde

$$\begin{aligned}
 [W] \quad h_i &= \left. \frac{V_1}{I_1} \right|_{V_2=0} = \text{resistencia de entrada con salida en cortocircuito} \\
 [NO] \quad h_r &= \left. \frac{V_1}{V_2} \right|_{I_1=0} = \text{ganancia inversa de tensión con entrada en circuito abierto} \\
 [NO] \quad h_f &= \left. \frac{I_2}{I_1} \right|_{V_2=0} = \text{ganancia de corriente con salida en cortocircuito} \\
 [W^{-1}] \quad h_o &= \left. \frac{V_1}{V_2} \right|_{I_1=0} = \text{conductancia de salida con entrada en circuito abierto}
 \end{aligned} \tag{2.3}$$

El modelo circuital en parámetros h de un circuito lineal se indica en la figura 2.2.




Figura 2.2 Modelo equivalente en parámetros h .

2.3.- Análisis de un circuito empleando parámetros $\{H\}$

Un circuito lineal, por ejemplo un transistor actuando como amplificador, puede ser analizado estudiando su comportamiento cuando se excita con una fuente de señal externa V_S con una impedancia interna R_S y se añade una carga Z_L , tal como se indica en la figura 2.3. El circuito lineal puede ser sustituido por su modelo equivalente en parámetros $\{H\}$ (figura 2.2) resultando el circuito de la figura 2.4. Existen cuatro parámetros importantes que van a caracterizar completamente el circuito completo: ganancia en corriente, impedancia de entrada, ganancia en tensión e impedancia de salida.




Figura 2.3. Estructura de un amplificador básico




Figura 2.4. Anterior circuito utilizando el modelo en parámetros h.

- **Ganancia de corriente.** Se define la ganancia de corriente de un circuito, A_I , como la relación entre la intensidad de salida e intensidad de entrada, es decir,

$$A_I = \frac{I_L}{I_1} = -\frac{I_2}{I_1} \quad (2.4)$$

Este cociente se obtiene resolviendo las siguientes ecuaciones extraídas del circuito de la figura 2.4,

$$\begin{cases} I_2 = h_f I_1 + h_o V_2 \\ V_2 = -I_2 Z_L \end{cases} \quad (2.5)$$

Despejando, se obtiene que

$$A_I = -\frac{I_2}{I_1} = -\frac{h_f}{1 + h_o Z_L} \quad (2.6)$$

- **Impedancia de entrada.** Se define la impedancia de entrada del circuito, Z_i , como la relación entre la tensión y corriente de entrada. Resolviendo el circuito de entrada se demuestra que

$$Z_i = \frac{V_1}{I_1} = h_i + h_r A_I Z_L = h_i - \frac{h_f h_r}{\frac{1}{Z_L} + h_o} \quad (2.7)$$

Nótese que la impedancia de entrada depende de la carga Z_L .

- **Ganancia de tensión.** Se define la ganancia en tensión, A_V , como la relación entre la tensión de salida y la tensión de entrada. Como se demuestra a continuación, la A_V se puede expresar en función de la A_I y la Z_i , de forma que

$$A_V = \frac{V_2}{V_1} = \frac{V_2}{I_2} \frac{I_2}{I_1} \frac{I_1}{V_1} = -\frac{V_2}{I_L} \frac{I_2}{I_1} \frac{I_1}{V_1} = Z_L A_I \frac{1}{Z_i} = A_I \frac{Z_L}{Z_i}$$

(2.8)

- **Impedancia de salida.** Se define la impedancia de salida, Z_o , vista a través del nudo de salida del circuito lineal como la relación entre la tensión de salida y la corriente de salida, supuesto anulado el generador de entrada y en ausencia de carga ($Z_L=\infty$). Se demuestra que

$$Z_o = \left. \frac{V_2}{I_2} \right|_{V_s=0, R_L=\infty} = \frac{1}{h_o - \frac{h_f h_r}{R_S + h_i}} \quad (2.9)$$

Nótese que la Z_o depende de la resistencia R_S de entrada. La impedancia de salida “vista” desde el nudo de salida es $Z_o \parallel Z_L$.

Estos cuatro parámetros permiten definir dos modelos simplificados muy utilizados en el análisis de amplificadores: modelo equivalente en tensión y modelo equivalente en intensidad. El modelo equivalente en tensión (figura 2.5.a) utiliza el equivalente Thévenin en la salida y el de intensidad (figura 2.5.b) el Norton. Ambos modelos son equivalentes y están relacionados por la ecuación 2.8.




Figura 2.5 a) Modelo equivalente en tensión. b) Modelo equivalente en intensidad.

La resistencia R_S de la fuente de entrada influye en las expresiones de las ganancias de tensión o intensidad cuando se refieren a la fuente de excitación de entrada. En la figura 2.5.a, la ganancia de tensión referida a la fuente V_S , A_{VS} , se obtiene analizando el divisor de tensión de la entrada formado por R_S y Z_i , resultando

$$A_{VS} = \frac{V_2}{V_S} = \frac{V_2}{V_1} \frac{V_1}{V_S} = A_V \frac{Z_i}{Z_i + R_S} \quad (2.10)$$

De la misma manera, la ganancia de intensidad referida a la fuente I_S (figura 2.5.b), A_{IS} , se obtiene analizando el divisor de corriente de entrada formado por R_S y Z_i , resultando

$$A_{IS} = \frac{I_L}{I_S} = \frac{I_L}{I_I} \frac{I_I}{I_S} = A_I \frac{R_S}{Z_i + R_S} \quad (2.11)$$

Despejando en 2.10 y 2.11 A_V y A_I , y sustituyendo en 2.8, se obtiene la relación entre A_{VS} y A_{IS} , dando como resultado

$$A_{VS} = A_{IS} \frac{Z_L}{R_S} \quad (2.12)$$

2.4.- Modelo híbrido {H} de un transistor bipolar

En un amplificador de transistores bipolares aparecen dos tipos de corrientes y tensiones: continua y alterna. La componente en continua o DC polariza al transistor en un punto de trabajo localizado en la región lineal. Este punto está definido por tres parámetros: I_{CQ} , I_{BQ} y V_{CEQ} . La componente en alterna o AC, generalmente de pequeña señal, introduce pequeñas variaciones en las corrientes y tensiones en los terminales del transistor alrededor del punto de trabajo. Por consiguiente, si se aplica el principio de superposición, la I_C , I_B y V_{CE} del transistor tiene dos componentes: una continua y otra alterna, de forma que

$$\begin{aligned} I_C &= I_{CQ} + i_c \\ I_B &= I_{BQ} + i_b \\ V_{CE} &= V_{CEQ} + v_{ce} \end{aligned} \quad (2.13)$$

donde I_{CQ} , I_{BQ} y V_{CEQ} son componentes DC, e i_c , i_b y v_{ce} son componentes en alterna, verificando que $i_c \ll I_{CQ}$, $i_b \ll I_{BQ}$ y $v_{ce} \ll V_{CEQ}$.




Figura 2.6. Parámetros h del transistor en emisor común. a) Definición, b) Modelo equivalente de un transistor NPN y c) PNP.

El transistor para las componentes en alterna se comporta como un circuito lineal que puede ser caracterizado por el modelo híbrido o modelo de parámetros $\{H\}$. De los cuatro posibles parámetros descritos en las ecuaciones 2.1, los h son los que mejor modelan al transistor porque relacionan las corrientes de entrada con las de salida, y no hay que olvidar que un transistor bipolar es un dispositivo controlado por intensidad. Los parámetros h de un transistor, que se van a definir a continuación, se obtienen analizando su comportamiento a variaciones incrementales en las corrientes (i_b, i_c) y tensiones (v_{be}, v_{ce}) en sus terminales. En la figura 2.6.a se muestran las ecuaciones del modelo híbrido cuando el transistor está operando con el emisor como terminal común al colector y la base (configuración emisor-común o EC). El modelo híbrido de pequeña señal en E-C de un transistor NPN y PNP se indican en las figuras 2.6.b y 2.6.c respectivamente. Ambos modelos son equivalentes y únicamente difieren en el sentido de las corrientes y tensiones para dar coherencia al sentido de esas mismas corrientes y tensiones en continua. Las expresiones de ganancia en corriente, ganancia en tensión, impedancia de entrada e impedancia de salida correspondientes a las ecuaciones 2.6, 2.7, 2.8 y 2.9 son idénticas para ambos transistores como se puede comprobar fácilmente. En la figura 2.7, se definen de una manera gráfica los cuatro parámetros h extraídos a partir de las características eléctricas de un transistor NPN.

- h_{fe} :

$$h_{fe} = \frac{\Delta I_C}{\Delta I_B} \Big|_{V_{CEQ}} \approx \frac{I_{C2} - I_{C1}}{I_{B2} - I_{B1}} \Big|_{V_{CEQ}} \approx \frac{i_c}{i_b} \Big|_{V_{CEQ}} \quad (2.14)$$

La definición gráfica de h_{fe} se encuentra en la figura 2.7.a. Valor típico $h_{fe}=200$.




Figura 2.7. Definición gráfica de los parámetros h a partir de la características eléctricas de los transistores. **a)** Definición de h_{fe} ; **b)** Definición de h_{oe} ; **c)** Definición de h_{ie} ; **d)** Definición de h_{re} .

- h_{oe}

$$h_{oe} = \frac{\Delta I_C}{\Delta V_{CE}} \bigg|_{I_{BQ}} \cong \frac{I_{C2} - I_{C1}}{V_{CE2} - V_{CE1}} \bigg|_{I_{BQ}} = \frac{i_c}{v_{ce}} \bigg|_{I_{BQ}} \quad (2.15)$$

La definición gráfica de h_{oe} se encuentra en la figura 2.7.b. Valor típico $h_{oe}=24\mu\text{A}/\text{V}=24\mu\Omega^{-1} \Rightarrow h_{oe}^{-1} = 41.5\text{k}\Omega$.

- h_{ie} :

$$h_{ie} = \frac{\Delta V_{BE}}{\Delta I_B} \bigg|_{V_{CEQ}} \cong \frac{V_{BE2} - V_{BE1}}{I_{B2} - I_{B1}} \bigg|_{V_{CEQ}} = \frac{v_{be}}{i_b} \bigg|_{V_{CEQ}} \quad (2.16)$$

La definición gráfica de h_{ie} se encuentra en la figura 2.7.c. Valor típico $h_{ie}=5\text{k}\Omega$.

- h_{re} :

$$h_{re} = \frac{\Delta V_{BE}}{\Delta V_{CE}} \bigg|_{I_{BQ}} \cong \frac{V_{BE2} - V_{BE1}}{V_{CE2} - V_{CE1}} \bigg|_{I_{BQ}} = \frac{v_{be}}{v_{ce}} \bigg|_{I_{BQ}} \quad (2.17)$$

La definición gráfica de h_{re} se encuentra en la figura 2.7.d. Valor típico $h_{re}=3 \cdot 10^{-4}$.

Los parámetros {H} varían de un transistor a otro. Pero además, en cada transistor varían principalmente con la corriente de colector y con la temperatura. En la figura 2.8 se muestran dos gráficas normalizadas para un transistor PNP: la primera (figura 2.8.a) indica el porcentaje de variación de los parámetros h respecto a los medidos con una $I_C=-1.0\text{mA}$ y $V_{CE}=-5\text{V}$, y la segunda gráfica (figura 2.8.b) indica su porcentaje de variación respecto a los medidos a la temperatura a 25°C . El fabricante suele proporcionar gráficas que relacionan estos parámetros con la I_C a diferentes temperaturas.




Figura 2.8. Variaciones normalizadas de los parámetros h en emisor-común de un transistor PNP a) con I_C respecto a los medidos con una $I_C=-1.0\text{mA}$ y $V_{CE}=-5\text{V}$, y b) con la temperatura respecto a los medidos a 25°C .

Los parámetros h que aparece en las hojas de características de los transistores únicamente están referidos a



la configuración emisor común (E-C). Cuando el transistor opera en base-común (B-C) o colector-común (C-C), es preciso utilizar los parámetros $\{H\}$ correspondientes a su configuración. La conversión de los parámetros $\{H\}$ en E-C a B-C o C-C se realiza mediante la relación de ecuaciones mostrada en la tabla 2.1.a; la tabla 2.1.b indica los valores típicos para cada una de las configuraciones. La anterior conversión define tres modelos diferentes en parámetros $\{H\}$ en función de la configuración con que opera el transistor, es decir, en función del terminal común a la entrada y salida del amplificador. De una manera gráfica, la figura 2.9 refleja los modelos utilizados para un transistor en E-C, B-C y C-C.

C-C	B-C
$h_{ic} = h_{ie}$	$h_{ib} = \frac{h_{ie}}{1 + h_{fe}}$
$h_{fc} = -(1 + h_{fe})$	$h_{fb} = -\frac{h_{fe}}{1 + h_{fe}}$
$h_{rc} = 1$	$h_{rb} = \frac{h_{ie} h_{oe}}{1 + h_{fe}} - h_{re}$
$h_{oc} = h_{oe}$	$h_{ob} = \frac{h_{oe}}{1 + h_{fe}}$



a)

	C-E	C-C	B-C
h_i	$4k\Omega$	$4k\Omega$	20Ω
h_r	$2.5 \cdot 10^{-5}$	~ 1	$4.7 \cdot 10^{-4}$
h_f	200	-201	-0.995
h_o	$25\mu\text{A/V}$	$25\mu\text{A/V}$	$1.24 \cdot 10^{-7} \mu\text{A/V}$
$1/h_o$	$40k\Omega$	$40k\Omega$	$8M\Omega$



b)

Tabla 2.1. a) Conversión de parámetros híbridos; b) Valores típicos de los parámetros $\{H\}$.

Emisor Común




Base Común




Colector-Común

Figura 2.9. Configuraciones básicas de los transistores bipolares.



	$h_o = h_r = 0$	$h_r = 0$	$h_o = 0$	Exacta
$A_I = \frac{i_o}{i_i}$	$-h_f$	$-\frac{h_f}{1 + h_o R_L}$	$-h_f$	$-\frac{h_f}{1 + h_o R_L}$
$A_V = \frac{v_o}{v_i}$	$-\frac{h_f R_L}{h_i}$	$-\frac{h_f R_L}{(1 + h_o R_L)h_i}$	$-\frac{h_f R_L}{h_i - h_f h_r R_L}$	$-\frac{h_f R_L}{(1 + h_o R_L)h_i - h_f h_r R_L}$
$Z_i = \frac{v_i}{i_i}$	h_i	h_i	$h_i - h_f h_r R_L$	$h_i - \frac{h_f h_r R_L}{1 + h_o R_L}$
$Z_o^{\circ} = \frac{v_o}{i_o} \Big _{v_s=0}$	∞	$\frac{1}{h_o}$	$-\frac{h_i + R_S}{h_f h_r}$	$\frac{1}{h_o - \frac{h_f h_r}{h_i + R_S}}$


a)




	$h_o = h_r = 0$	$h_r = 0$	$h_o = 0$	Exacta
$A_I = \frac{i_o}{i_i}$	$-\frac{h_f R_B}{h_i + R_B}$	$-\frac{h_f R_B}{(1 + h_o R_L)(h_i + R_B)}$	$-\frac{h_f R_B}{h_i + R_B - h_f h_r R_L}$	$-\frac{h_f R_B}{(1 + h_o R_L)(h_i + R_B) - h_f h_r R_L}$
$A_V = \frac{v_o}{v_i}$	$-\frac{h_f R_L}{h_i}$	$-\frac{h_f R_L}{(1 + h_o R_L)h_i}$	$-\frac{h_f R_L}{h_i - h_f h_r R_L}$	$-\frac{h_f R_L}{(1 + h_o R_L)h_i - h_f h_r R_L}$
$Z_i = \frac{v_i}{i_i}$	$R_B \parallel h_i$	$R_B \parallel h_i$	$R_B \parallel (h_i - h_f h_r R_L)$	$\frac{R_B [h_i (1 + h_o R_L) - h_f h_r R_L]}{(1 + h_o R_L)(h_i + R_B) - h_f h_r R_L}$
$Z_o^{\circ} = \frac{v_o}{i_o} \Big _{v_s=0}$	∞	$\frac{1}{h_o}$	$-\frac{h_i + R_S \parallel R_B}{h_f h_r}$	$\frac{1}{h_o - \frac{h_f h_r}{h_i + R_S \parallel R_B}}$

b)

Tabla 2.2. Ecuaciones para obtener las características de los amplificadores básicos constituidos por un transistor bipolar. a) sin R_B y b) con R_B .



a)



b)

$$h_{oe} = h_{re} = 0$$

$$A_V = -\frac{h_{fe}R_L}{h_{ie} + (1 + h_{fe})R_E}$$

$$A_I = -\frac{h_{fe}R_B}{R_B + h_{ie} + (1 + h_{fe})R_E}$$

$$Z_i = R_B \parallel (h_{ie} + (1 + h_{fe})R_E)$$

$$Z_o^\circ = \infty; \quad Z_o = Z_o^\circ \parallel R_L = R_L$$

c)

$$h_{re} = 0$$

$$A_V = -\frac{h_{fe}h_{oe}^{-1}R_L}{(h_{ie} + R_E)(h_{oe}^{-1} + R_L) + h_{fe}h_{oe}^{-1}R_E}$$

$$Z_i = \frac{R_L(h_{ie} + R_E) + h_{oe}^{-1}(h_{ie} + (1 + h_{fe})R_E)}{R_E + R_L + h_{oe}^{-1}} \parallel R_B$$

$$Z_o^\circ = h_{oe}^{-1} \left[1 + \frac{h_{fe}R_E}{h_{ie} + R_E + R_B \parallel R_S} \right] + R_E \parallel (h_{ie} + R_B \parallel R_S)$$

$$Z_o = Z_o^\circ \parallel R_L$$

d)

Figura 2.10. Análisis de un amplificador en emisor común con resistencia de emisor. a) Circuito equivalente en alterna, b) circuito de pequeña señal con $h_{re}=0$. Tabla con las características del amplificador con c) $h_{re}=h_{oe}=0$ y con d) $h_{re}=0$.

2.5.- Análisis de un amplificador básico

El análisis de un amplificador tiene como objetivo obtener su modelo equivalente en tensión o intensidad para lo cual es preciso determinar su impedancia de entrada, impedancia de salida y ganancia de tensión o intensidad. Para ello, es necesario en primer lugar obtener su circuito equivalente de alterna del amplificador y, posteriormente, sustituir el transistor por alguno de las tres posibles modelos en parámetros $\{H\}$ indicados en la figura 2.9 en función de la configuración del transistor. El circuito resultante se adapta en la mayoría de los casos a los circuitos indicados en la Tabla 2.2. Esta tabla proporciona en formato tabular las características del amplificador para diferentes aproximaciones (despreciando o no h_o y h_r) y simplifica su resolución a una simple sustitución de los valores. Nótese que estas fórmulas son independientes de la configuración, y por consiguiente, son válidas para E-C, B-C y C-C. En la figura 2.10 se indican las ecuaciones para la configuración emisor-común con resistencia de emisor por no adaptarse a las ecuaciones de la anterior tabla.

En la figura 2.11.a se presenta un ejemplo sencillo de análisis de un amplificador básico en configuración E-C. Para poder obtener las características amplificadoras de esta etapa es preciso realizar los siguientes pasos.

Paso 1. Análisis DC

El fabricante proporciona a través de gráficas el valor de los parámetros $\{H\}$ en función de la intensidad de colector; si se conoce el valor de estos parámetros no es necesario realizar este paso. La I_C se calcula a partir del

circuito equivalente DC. Este circuito es el resultado de eliminar (circuito abierto) los condensadores externos y anular las fuentes de alterna (fuentes de tensión se cortocircuitan y de corriente se dejan en circuito abierto). La figura 2.11.b muestra el circuito obtenido al aplicar estas transformaciones que permite calcular la I_C y, por consiguiente, los parámetros $\{H\}$ del transistor.




Figura 2.11. Ejemplo de análisis de un amplificador básico. a) Esquema del amplificador completo; b) Circuito equivalente en continua; c) Circuito equivalente en alterna; d) Circuito equivalente de pequeña señal.

Paso 2. Análisis AC

En primer lugar se obtiene el circuito equivalente en alterna cortocircuitando los condensadores externos (se supone que el amplificador trabaja a frecuencias medias) y anulando las fuentes de continua (fuentes de tensión se cortocircuitan y de corriente se dejan en circuito abierto). En la figura 2.11.c se presenta el circuito resultante en alterna. Es en este momento cuando el transistor se sustituye por su modelo equivalente en parámetros $\{H\}$ en función de su configuración. Si opera en E-C se utiliza directamente los parámetros proporcionados por el fabricante. En el caso de B-C y C-C se realiza las transformaciones indicadas en la tabla 2.1. La figura 2.11.d es el resultado de aplicar las anteriores indicaciones dado que el transistor opera en configuración E-C. En el análisis de este circuito se utilizará las ecuaciones contenidas en la tabla 2.2. A continuación se realizan diferentes aproximaciones que permitan comparar los resultados y estudiar el grado de precisión.

- Aproximación 1.** Se desprecian los parámetros h_{oe} y h_{re} , es decir, $h_{oe} = h_{re} = 0$. Con esta aproximación a la entrada se tiene $R_B \parallel h_{ie} \sim h_{ie}$. El circuito resultante se muestra en la figura 2.12. Este circuito se adapta al indicado en la tabla 2.2.a y las ecuaciones que deben ser utilizadas corresponden a la columna especificada por $h_{oe} = h_{re} = 0$. El resultado es




Figura 2.12. Circuito simplificado de la figura 2.11.d después de hacer la aproximación 1.

$$\begin{aligned}
 Z_o &= Z_o^{\circ} \parallel R_L \\
 A_I &= -h_{fe} = -200 \\
 A_V &= -\frac{h_{fe} R_C}{h_{ie}} = -280 \\
 Z_i &= h_{ie} = 5k\Omega \\
 Z_o^{\circ} &= \infty; \quad Z_o = Z_o^{\circ} \parallel R_C = R_C = 7k\Omega \\
 A_{VS} &= -250 \\
 A_{IS} &= -21.4
 \end{aligned}$$

- **Aproximación 2.** Se desprecia el parámetro h_{re} , ($h_{re}=0$) y se mantiene la aproximación anterior $R_B \parallel h_{ie} \sim h_{ie}$. El circuito es idéntico al de la figura 2.12 incluyendo h_{oe} . En este caso deben ser utilizadas las ecuaciones de la tabla 2.2.a correspondientes a la columna $h_{re}=0$. Las ecuaciones son algo más complejas que en la aproximación 1.
- **Sin aproximación.** En este caso se analiza el circuito completo de la figura 2.11.d donde se tienen en cuenta todos los parámetros sin ningún tipo de aproximación. Las ecuaciones que deben ser utilizadas corresponden a la columna de la derecha de la tabla 2.2.b. Evidentemente, estas ecuaciones resultan ser mucho más complejas que en los dos casos anteriores.

La tabla 2.3 resume los resultados numéricos obtenidos al analizar el circuito de la figura 2.11.a utilizando las diferentes aproximaciones. Se observa que la aproximación 2 se acerca bastante al resultado del circuito completo sin la necesidad de las ecuaciones complejas de éste último. El error cometido en la aproximación 1 puede ser demasiado elevado para muchos aplicaciones. Como conclusión, una buena aproximación en el análisis de amplificadores en E-C es despreciar el parámetro h_{re} (aproximación 2) resultando un modelo que combina sencillez con precisión. Esta conclusión no tiene que ser extrapolable a otras configuraciones.

	Aproximación 1 $h_{oe}=h_{re}=0; R_B \parallel h_{ie} \sim h_{ie}$	Aproximación 2 $h_{re}=0; R_B \parallel h_{ie} \sim h_{ie}$	Sin aproximación
Z_i	5k Ω	5k Ω	4943 Ω
Z_o	7k Ω	6.4k Ω	6.4k Ω
A_V	-280	-256	-259
A_{VS}	-250	-228.6	-230
A_I	-200	-182.5	-182.9
A_{IS}	-21.4	-19.6	-19.8

Tabla 2.3. Resultado del análisis del amplificador de la figura 2.11 utilizando diferentes aproximaciones.

	E-C	E-C con RE	B-C	C-C
Z_i	Media (1k Ω -10k Ω)	Alta (20k Ω , 200k Ω)	Baja (20 Ω , 100 Ω)	Alta (10k Ω , 300k Ω)
Z_o	Media (1k Ω -10k Ω)	Media (1k Ω -10k Ω)	Media (1k Ω -10k Ω)	Baja (20 Ω , 100 Ω)
A_V	Alta (-100,-300)	Baja (-5,-20)	Alta (30, 100)	≈ 1
A_I	Alta (-50,-200)	Alta (-30,-150)	≈ 1	Alta (30, 100)

Tabla 2.4. Características amplificadoras de las distintas configuraciones.

Por último, las características de un amplificador básico dependen de la configuración con que opera el transistor. Conocer los valores típicos de una configuración son muy útiles a la hora de seleccionar una etapa para una aplicación concreta. La tabla 2.4 resume lo que se puede esperar de cada uno de los amplificadores básicos más utilizados. Así, el E-C presenta ganancias de tensión y de corriente elevadas con impedancias de entrada y salida medias. Al añadir un resistencia de emisor al E-C se aumenta la impedancia de entrada a costa de reducir la ganancia en tensión, manteniendo la ganancia en corriente. La B-C presenta una impedancia de entrada muy baja y con una ganancia en corriente ligeramente inferior a 1. La C-C tiene una impedancia de salida baja con una ganancia en tensión ligeramente inferior a 1.




Figura 2.13. Par Darlington. Configuración con transistores a) NPN y b) PNP.

2.6.- Par Darlington

Los fabricantes de transistores ponen en ocasiones dos transistores encapsulados conjuntamente en una configuración conocida como Darlington. En la figura 2.13.a se presenta esta estructura con transistores NPN y en la figura 2.13.b su versión equivalente con transistores PNP. Un par Darlington se comporta a efectos prácticos como un único transistor de altas prestaciones las cuales dependen de las características individuales de cada uno de los transistores. Por ejemplo, el transistor Darlington MPS6724 de Motorola tiene una h_{FE} entre 4.000 y 40.000.

2.6.1 Modelo equivalente DC

El análisis en continua de un par Darlington se puede realizar resolviendo el reparto de las corrientes y tensiones entre ambos transistores. Desde el punto de vista externo, un transistor Darlington tiene unas corrientes de entrada I_B , I_C e I_E ($I_E = I_B + I_C$) y la tensión entre la base y el emisor es de $2V_{BE}$. Si Q1 y Q2 se encuentran en la región lineal, la relación entre ambas corrientes, es decir, la h_{FE} del transistor, se puede expresar en función de h_{FE1} y h_{FE2} . Para ello, hay que resolver el siguiente sistema de ecuaciones

$$\begin{cases} I_C = I_{C1} + I_{C2} = h_{FE1}I_{B1} + h_{FE2}I_{B2} \\ I_B = I_{B1} \\ I_{E1} = I_{B2} = \frac{I_{C2}}{h_{FE2}} = \frac{I_{E2}}{1 + h_{FE2}} = \frac{I_E}{1 + h_{FE2}} \end{cases} \quad (2.18)$$

Resolviendo (2.18) , se demuestra que

$$h_{FE} = \frac{I_C}{I_B} = h_{FE1} + (1 + h_{FE1})h_{FE2} \quad (2.19)$$

Con los valores típicos de los transistores se pueden hacer las aproximaciones de $h_{FE1} \gg 1$ y $h_{FE1}h_{FE2} \gg h_{FE1}$, de forma que la ecuación 2.19 se reduce a

$$h_{FE} \approx h_{FE1}h_{FE2} \quad (2.20)$$

No es una buena aproximación considerar que los parámetros de los transistores Q1 y Q2 sean idénticos. En realidad, las corrientes de polarización de Q1 son muy bajas comparadas con las de Q2 debido a que $I_{E1}=I_{B2}$; la I_C del transistor Darlington es prácticamente la I_{C2} . El hecho de que Q1 opere con corrientes muy bajas hace que las corrientes de fuga de este transistor no sean despreciables y sean amplificadas por Q2, resultando circuitos más inestables. Por ello, la conexión Darlington de tres o más transistores resulta prácticamente inservible. Para solucionar en parte este problema, se utilizan circuitos de polarización como los mostrados en la figura 2.14 que mejoran su estabilidad aumentando la corriente de colector de Q1 mediante una resistencia o fuente de corriente.




Figura 2.14. Circuitos para estabilizar el par Darlington.

2.6.2 Modelo de pequeña señal

El análisis de pequeña señal de un par Darlington se puede realizar a partir de los modelos de pequeña señal de los transistores Q1 y Q2. En la figura 2.15 se indica el circuito en parámetros h obtenido al sustituir cada uno de los transistores por su modelo de pequeña señal; para simplificar el análisis y los cálculos se han despreciado los efectos de los parámetros h_{re} y el h_{oe1} . Este modelo completo resulta demasiado complicado incluso con las aproximaciones realizadas, para usarlo en el análisis de amplificadores. Por ello, se obtiene un modelo equivalente simplificado en parámetros $\{H\}$ obtenido a partir del modelo completo.




Figura 2.15. Modelo de pequeña señal de un par Darlington.

- **hie**

Impedancia de entrada equivalente del par Darlington. Este parámetro se define como

$$h_{ie} = \frac{v_{be}}{i_b} = \frac{v_{be}}{i_{b1}} \quad (2.21)$$

pero el circuito de la figura 2.15 verifica

$$v_{be} = i_{b1}h_{ie1} + i_{b2}h_{ie2} = i_{b1}h_{ie1} + i_{b1}(1 + h_{fe1})h_{ie2} \quad (2.22)$$

resultando que

$$h_{ie} = h_{ie1} + (1 + h_{fe1})h_{ie2} \quad (2.23)$$

- **hfe**

Ganancia en intensidad del par Darlington. Este parámetro se define como

$$h_{fe} = \left. \frac{i_c}{i_b} \right|_{v_{ce}=0} \quad (2.24)$$

Del circuito de la figura 2.16 se puede extraer que

$$\begin{cases} i_c = h_{fe1}i_{b1} + h_{fe2}i_{b2} \\ i_{b2} = i_{b1}(1 + h_{fe1}) = i_b(1 + h_{fe1}) \end{cases} \quad (2.25)$$

resultando que

$$h_{fe} = h_{fe1} + h_{fe2}(1 + h_{fe1}) \quad (2.26)$$

- **hoe**

Resistencia de salida del par Darlington. Por inspección del circuito se demuestra que

$$h_{oe}^{-1} = h_{oe2}^{-1} \quad (2.27)$$

2.7.- Modelo π o de Giacoletto

El modelo híbrido es un modelo empírico obtenido a través de la teoría de redes bipuerta. El transistor es tratado como caja “caja negra” y se modela a través de cuatro parámetros obtenidos experimentalmente al aplicar componentes de pequeña señal y analizando su comportamiento. El modelo π o de Giacoletto simplificado, mostrado en la figura 2.16, es un modelo analítico más relacionado con la física del funcionamiento de los transistores y se obtiene a partir de sus ecuaciones analíticas. Este modelo de pequeña señal es utilizado por SPICE. Ambos modelos son muy similares y su principal diferencia se encuentra en el origen de su definición. La relación entre los parámetros de modelo híbrido y π se indican en las ecuaciones de la figura 2.16. Los condensadores C_π y C_μ , que limitan la frecuencia máxima de operación del transistor, únicamente tienen efecto a alta frecuencia y a frecuencias medias y bajas se desprecian.




Figura 2.16. Modelo π o de Giacoletto simplificado de un transistor bipolar NPN y su relación con los parámetros h.

2.8.- Modelo de pequeña señal para transistores FET

El circuito equivalente de pequeña señal de un transistor FET se puede obtener por métodos análogos a los utilizados en transistores bipolares. Sin embargo, al ser dispositivos controlados por tensión, el modelo bipuerta más adecuado es el de parámetros $\{Y\}$, ya que relacionan las corrientes de salida con tensiones de entrada. La figura 2.17 representa el modelo de pequeña señal de un FET constituido por dos parámetros: g_m , o factor de admitancia, y r_d , o resistencia de salida o resistencia de drenador. Esta notación es la más extendida para describir estos parámetros, aunque algunos fabricantes utilizan la notación en parámetros $\{Y\}$ o $\{G\}$, denominando y_{fs} o g_{fs} a g_m , e y_{os}^{-1} o g_{os}^{-1} o r_{oss} a r_d . Estos parámetros dependen de la corriente de polarización del transistor (I_D), y el fabricante proporciona las curvas que permiten extraer sus valores en diferentes condiciones de polarización. A continuación se describe con más detalle los parámetros g_m y r_d .




Figura 2.17. Modelo de pequeña señal de un transistor FET.

- **Factor de admitancia g_m .** Se define este parámetro como

$$g_m = \left. \frac{\Delta I_D}{\Delta V_{GS}} \right|_{V_{DSQ}} \approx \left. \frac{I_{D2} - I_{DS1}}{V_{GS1} - V_{GS2}} \right|_{V_{DSQ}} = \left. \frac{i_d}{v_{gs}} \right|_{V_{DSQ}} \quad (2.28)$$

En un JFET, g_m se puede extraer a partir de la ecuación analítica del transistor en la región de saturación que relaciona la I_D con la V_{GS} , definida por

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P} \right)^2 \quad \text{o} \quad 1 - \frac{V_{GS}}{V_P} = \sqrt{\frac{I_D}{I_{DSS}}} \quad (2.29)$$

En la ecuación 2.28, g_m es un parámetro definido por cociente de incrementos que se pueden aproximar por derivadas, de forma que aplicando esta definición a la ecuación 2.29 y resolviendo se obtiene que

$$\boxed{g_m = \left. \frac{dI_D}{dV_{GS}} \right|_{V_{DSQ}} = -\frac{2I_{DSS}}{V_P} \left(1 - \frac{V_{GS}}{V_P} \right) = -\frac{2}{V_P} \sqrt{I_D I_{DSS}}} \quad (2.30)$$

En un transistor MOS, cuya ecuación analítica en la región de saturación es

$$I_D = \frac{\circ}{2} (V_{GS} - V_T)^2 \quad \text{o} \quad V_{GS} - V_T = \sqrt{\frac{2I_D}{\circ}} \quad (2.31)$$

g_m se puede expresar mediante la siguiente ecuación

$$\boxed{g_m = \left. \frac{dI_D}{dV_{GS}} \right|_{V_{DSQ}} = \circ (V_{GS} - V_T) = \sqrt{2I_D \circ}} \quad (2.32)$$

- **Resistencia de salida o de drenador r_d** . Se define como

$$r_d = \left. \frac{\Delta V_{DS}}{\Delta I_D} \right|_{V_{GSQ}} \cong \left. \frac{V_{D2} - V_{DS1}}{I_{D1} - I_{D2}} \right|_{V_{DSQ}} = \left. \frac{v_{ds}}{i_d} \right|_{V_{GSQ}} \quad (2.33)$$

- **Factor de amplificación μ** . Relaciona los parámetros g_m y r_d de la siguiente manera

$$\boxed{\mu = \frac{\Delta V_{DS}}{\Delta V_{GS}} = \frac{\Delta I_D}{\Delta V_{GS}} \frac{\Delta V_{DS}}{\Delta I_D} = g_m r_d} \quad (2.34)$$

Las definiciones gráficas de g_m y r_d se encuentran en las figuras 2.18.a y 2.18.b. Las gráficas de la figura 2.19, extraídas de las hojas de características proporcionadas por el fabricante, muestran la variación de estos parámetros con la I_D para un JFET típico.




Figura 2.18. Definición gráfica de a) g_m y b) r_d .




Figura 2.19. Gráficas proporcionadas por el fabricante correspondientes a un JFET que relacionan **a**) la y_{fs} (g_m) y **b**) la r_{oss} (r_d) con la intensidad de drenador.

En la tabla 2.5 se resume los configuraciones más utilizadas de amplificadores básicos basados en transistores FET, bien sea JFET o MOSFET. Estas configuraciones son: fuente común, fuente común con resistencia de fuente, puerta-común y drenador común. Las ecuaciones indicadas en la derecha permite obtener el modelo equivalente en tensión de los diferentes circuitos. Un FET operando en fuente común presenta la mayor ganancia en tensión aunque ésta sea muy inferior a los valores de E-C en transistores bipolares. La configuración drenador común tiene una ganancia ligeramente inferior a 1, similar al C-C en transistores bipolares.

2.9.- Amplificadores multietapa

Un amplificador multietapa es un amplificador constituido por un conjunto de amplificadores básicos conectados en cascada. La técnica de análisis de este amplificador es sencilla ya que se reduce básicamente a analizar un conjunto de etapas básicas y a partir de sus modelos equivalentes (tensión o corriente) obtener el modelo equivalente del amplificador completo. El acople entre las etapas básicas puede ser realizado básicamente de dos maneras:directamente o acople DC y a través de un condensador. El primero exige estudiar conjuntamente la polarización de cada una de las etapas lo que complica su análisis en continua. Sin embargo, el amplificador multietapa carece de frecuencia de corte inferior. El acople a través de un condensador aísla en DC las etapas básicas a costa de introducir una frecuencia de corte inferior. Este último acople solo es usado en aquellos amplificadores realizados con componentes discretos.




Figura 2.20. Amplificador multietapa utilizando modelos equivalentes en tensión.

Un aspecto importante a tener en cuenta en amplificadores multietapa, si se desea un amplificador de altas prestaciones, es el impacto del acople de impedancias entre los amplificadores básicos. Como ejemplo, el amplificador multietapa de la figura 2.20 está constituido por: tres etapas básicas representadas a través de su modelo en tensión, un circuito de entrada y una resistencia de carga. La impedancia de entrada del amplificador completo es $Z_i = Z_{i1}$, es decir, la impedancia de entrada de la primera etapa, y su impedancia de salida $Z_o = Z_{o3}$ es la









Configuración del amplificador	Modelo equivalente de pequeña señal	Parámetros del amplificador
 Fuente común		$A_V = -\frac{\mu R_D}{R_D + r_d}$ $A_I = -\frac{\mu R_G}{R_D + r_d}$ $Z_i = R_G$ $Z_o^{\circ} = r_d; \quad Z_o = Z_o^{\circ} \parallel R_D$
 Fuente común con resistencia de fuente		$A_V = -\frac{\mu R_D}{R_D + r_d + (1 + \mu)R_S}$ <p>Si $(1 + \mu)R_S \gg R_D + r_d$ y $\mu \gg 1$</p> $A_V \approx -\frac{R_D}{R_S}$ $Z_i = R_G$ $Z_o^{\circ} = r_d + (1 + \mu)R_S$ $Z_o = Z_o^{\circ} \parallel R_D$
 Puerta común		$A_V = \frac{(1 + \mu)R_D}{r_d + R_D}$ $Z_i = R_G \parallel \frac{r_d + R_D}{1 + \mu}$ $Z_o^{\circ} = r_d$ $Z_o = Z_o^{\circ} \parallel R_D$
 Drenador común		$A_V = \frac{1}{1 + \frac{R_S + r_d}{\mu R_S}}$ $Z_i = R_G$ $Z_o^{\circ} = \frac{r_d}{1 + \mu}$ $Z_o = Z_o^{\circ} \parallel R_S$

Tabla 2.5. Análisis de las configuraciones básicas de los amplificadores JFET y MOSFET.

impedancia de salida de la última etapa. La expresión de la ganancia del amplificador, teniendo en cuenta que $v_i=v_{i1}$, $v_{o1}=v_{i2}$, $v_{o2}=v_{i3}$ y $v_{o3}=v_o$, es

$$A_V = \frac{v_o}{v_i} = \frac{v_{o1}}{v_i} \frac{v_{o2}}{v_{i2}} \frac{v_{o3}}{v_{i3}} = \underbrace{\frac{Z_{i2}}{Z_{i2} + Z_{o1}}}_{EB1 \rightarrow EB2} \underbrace{\frac{Z_{i3}}{Z_{i3} + Z_{o2}}}_{EB2 \rightarrow EB3} \underbrace{\frac{R_L}{R_L + Z_{o3}}}_{EB3 \rightarrow R_L} A_{V1} A_{V2} A_{V3} \quad (2.35)$$

La ecuación 2.35 tiene varios términos. El primero indica la adaptación de impedancias entre la etapa básica 1 y la 2, el segundo entre la 2 y la 3, y el último entre la 3 y la resistencia de carga. Un buen amplificador en tensión debe tener, además de altos valores de A_{V1} , A_{V2} y A_{V3} , un acoplamiento de impedancias adecuado para que las fracciones de la ecuación 2.35 no reduzcan la ganancia de tensión a un valor muy bajo. Para ello, es condición necesaria que se verifique $Z_{i2} \gg Z_{o1}$, $Z_{i3} \gg Z_{o2}$ y $R_L \gg Z_{o3}$. Extrapolando esta condición se puede decir que un amplificador de tensión ideal debe verificar que $A_V \rightarrow \infty$, $Z_i \rightarrow \infty$ y $Z_o \rightarrow 0$. Esta misma conclusión se obtiene si se analiza el circuito de entrada de forma que la ganancia en tensión referida al generador v_s viene dada por

$$A_{V_s} = \frac{v_o}{v_s} = \frac{Z_{i1}}{Z_{i1} + R_s} A_V \quad (2.36)$$

La ecuación 2.36 indica que para evitar una fuerte reducción en esta ganancia es necesario que $Z_{i1} \gg R_s$. Nótese que si $R_s \gg Z_{i1}$ entonces la $A_{V_s} \rightarrow 0$.

Un análisis similar se puede realizar a un amplificador multietapa de la figura 2.21 basado en modelos equivalentes de corriente de las etapas básicas. Su impedancia de entrada es $Z_i = Z_{i1}$ y de salida $Z_o = Z_{o3}$. La expresión de la ganancia en corriente del amplificador, teniendo en cuenta que $i_i = i_{i1}$, $i_{o1} = i_{i2}$, $i_{o2} = i_{i3}$ y $i_{o3} = i_o$, es

$$A_I = \frac{i_o}{i_i} = \frac{i_{o1}}{i_{i1}} \frac{i_{o2}}{i_{i2}} \frac{i_{o3}}{i_{i3}} = \underbrace{\frac{Z_{o1}}{Z_{i2} + Z_{o1}}}_{EB1 \rightarrow EB2} \underbrace{\frac{Z_{o2}}{Z_{i3} + Z_{o2}}}_{EB2 \rightarrow EB3} \underbrace{\frac{Z_{o3}}{R_L + Z_{o3}}}_{EB3 \rightarrow R_L} A_{I1} A_{I2} A_{I3} \quad (2.37)$$

y referida a i_s ,

$$A_{I_s} = \frac{i_o}{i_s} = \frac{R_s}{Z_{i1} + R_s} A_I \quad (2.38)$$

Un buen amplificador en corriente debe tener, además de altos valores de A_{I1} , A_{I2} y A_{I3} , un acoplamiento de impedancias adecuado. Para ello, es condición necesaria que se verifique $Z_{i2} \ll Z_{o1}$, $Z_{i3} \ll Z_{o2}$, $R_L \ll Z_{o3}$ y $Z_{i1} \ll R_s$. Un amplificador de corriente ideal debe verificar que $A_I \rightarrow \infty$, $Z_i \rightarrow 0$ y $Z_o \rightarrow \infty$. Estas condiciones son antagonistas a las necesarias para un amplificador en tensión. Esto significa que un buen amplificador de corriente es un mal amplificador de tensión y, viceversa, un buen amplificador en tensión no puede ser de corriente.






Figura 2.21. Amplificador multietapa utilizando modelos equivalentes en corriente.

Problemas

- P2.1** Calcular los parámetros h del circuito de la figura P2.1.




- P2.2** Obtener la A_V , A_I , A_{IS} , A_{VS} , Z_i y Z_o , del circuito de la figura P2.2 cuando $Z_L=10k\Omega$, $R_S=1k\Omega$, $h_i=1100\Omega$, $h_T=2.510^{-4}$, $h_f=50$, $1/h_o=40k\Omega$.



- P2.3** Si un transistor tiene los parámetros $\{H\}$ de E-C $h_{ie}=1100\Omega$, $h_{re}=2.510^{-4}$, $h_{fe}=50$, $1/h_{oe}=40k\Omega$, determinar los parámetros $\{H\}$ de B-C y C-C.

- P2.4** Para el circuito de la figura P2.4, se pide:


- Punto de trabajo.
- A_V , A_{VS} , A_I , A_{IS} , Z_i y Z_o . (Nota: $h_{re} \sim 0$, $h_{oe} \sim 0$).
- Determinar la amplitud máxima de v_s para que no se produzca un recorte en la tensión de salida.
- Repetir el apartado b) y c) en el caso de conectar al nudo de salida una resistencia de carga $R_L=1k\Omega$ (desacoplada mediante un condensador).






- P2.5** Calcular la A_{VS} , A_{IS} , Z_i y Z_o del amplificador de la figura P2.5 en los siguientes casos:

- Existe C_E .
- No existe C_E .



Nota: $h_{re} \sim 0$.




- P2.6** Calcular la A_{VS} , A_{IS} , Z_i y Z_o de los amplificadores básicos de las figuras P2.6.a, P2.6.b y P2.6.c.




P2.7 Calcular la A_V , A_I , Z_i y Z_o de los amplificadores basados en JFET de las figuras P2.7.a y P2.7.b.



P2.8 Obtener la A_V , Z_i y Z_o del amplificador MOS de la figura P2.8. Datos: $k=33\mu\text{A/V}^2$, $V_T=1 \text{ V}$, $W=20\mu\text{m}$, $L=4\mu\text{m}$.



P2.9 Obtener el modelo equivalente en tensión del amplificador Darlington de la figura P2.9. Datos: para ambos transistores $h_{FE}=100$, $h_{ie}=3\text{k}\Omega$, $h_{fe}=250$, $h_{oe} \sim 0$. Repetir el problema suponiendo que los transistores son BC547A.



P2.10 Calcular la A_V , A_{VS} , A_I , A_{IS} , Z_i y Z_o del amplificador multietapa de la figura 2.10. Datos: $h_{ie}=2\text{k}\Omega$, $h_{fe}=250$, $h_{re} \sim 0$, $h_{oe} \sim 0$. Repetir el problema con $h_{oe}=1/40\text{k}\Omega$.




Figura P2.10

- P2.11** Calcular el punto de trabajo y la A_V , A_{VS} , A_I , A_{IS} , Z_i y Z_o del amplificador multietapa de la figura P2.11.

Datos: NPN: $h_{FE}=100$, $h_{fe}=150$, $h_{ie}=4\text{k}\Omega$, $h_{oe}=1/50\text{k}\Omega$; PNP: $h_{FE}=80$, $h_{fe}=130$, $h_{ie}=6\text{k}\Omega$, $h_{oe}=1/80\text{k}\Omega$




Figura P2.11

- P2.12** Para el amplificador multietapa de la figura P2.12, se pide:

- Calcular el punto de trabajo.
 - Obtener directamente del circuito su ganancia aproximada en tensión.
 - Determinar la A_V , A_{VS} , A_I , A_{IS} , Z_i y Z_o .
- Nota: $h_{re}=h_{oe}=0$.




Figura P2.12

- P2.13** En la figura P2.13 se muestra un amplificador constituido por dos transistores BC547A acoplados por emisor. Suponiendo que $I_{C1} = I_{C2}$, se pide:

- Determinar el valor de R_E necesario para que la tensión en continua de v_o sea 6V. (Aplicar principio de simetría)
- Si $R_E=3\text{k}\Omega$, calcular la A_V , Z_i y Z_o del amplificador.

Nota: $h_{re}=h_{oe}=0$.




Figura P2.13

- P2.14** El amplificador de la figura P2.14 está constituido por dos etapas, una etapa amplificadora básica basada en el N-JFET 2N5457 y otra en el transistor bipolar BC547B. Para este circuito, se pide:

- Determinar utilizando gráficas el punto de trabajo (I_{DQ} , V_{GSQ}) del transistor NJFET.
- Calcular el punto de trabajo del

transistor bipolar (I_{CQ} , I_{BQ} , V_{CEQ})

c) Obtener la A_V , A_{VS} , Z_i y Z_o

Nota: $h_{re}=0$.




Figura P2.14

P2.15 La gráfica de la figura P2.15.a contiene la única información que se conoce sobre las características eléctricas en DC de los transistores del amplificador de la figura P2.15.b. Se pide:

- Calcular el punto de trabajo del transistor Q1.
- Obtener la recta de carga estática de Q1 y representarla en la gráfica de la figura P.2.15.a señalando el punto de trabajo anterior.
- Determinar la relación que debe verificar las resistencias de la primera etapa amplificadora para que la tensión del colector de Q1 (V_{C1}) sea insensible a variaciones de la tensión de polarización V_{EE} . Nota: buscar la condición $\partial V_{C1} / \partial V_{EE} = 0$.
- Calcular los puntos de trabajo de los transistores Q2 y Q3.
- Obtener los modelos equivalentes en tensión de cada una de las etapas amplificadoras básicas.
- Obtener el modelo en tensión y corriente del amplificador completo.

g) Suponiendo una tensión de entrada v_s sinusoidal, calcular el valor de la amplitud máxima antes de producirse recorte y la etapa amplificadora que lo origina.

Datos: $V_{BE(\text{lin})}=0.7$ V, $h_{ie}=5\text{k}\Omega$, $h_{fe}=150$, $h_{oe}=1/50\text{k}\Omega$, $h_{re}\sim 0$.




Figura P2.15.a




Figura P2.15.b

TEMA 3

Respuesta en frecuencia de amplificadores

3.1.- Introducción

El análisis de amplificadores hecho hasta ahora ha estado limitado en un rango de frecuencias, que normalmente permite ignorar los efectos de los elementos capacitivos, considerando únicamente elementos resistivos y fuentes. En este tema se estudia los efectos en frecuencia introducidos por condensadores de gran valor, generalmente externos, que limitan la frecuencia baja de operación del amplificador, y condensadores internos a los dispositivos activos que limitan su comportamiento en alta frecuencia.

Generalmente, el análisis en frecuencia de un amplificador se realiza sobre un rango muy variable de valores de frecuencia. Para facilitar su caracterización se utiliza escalas logarítmicas en términos de *decibelio*. Inicialmente, el decibelio tuvo su origen para establecer una relación entre potencia y niveles de audio en escala logarítmica. Así, un incremento de nivel de potencia, por ejemplo de 4 a 16 W, no corresponde con un nivel de audio multiplicado por un factor de 4 (16/4), sino de 2 puesto que $(4)^2$. La definición de *bel*, cuyo nombre se debe a Alexander Graham Bell, relativa a dos niveles de potencia P_1 y P_2 es

$$G = \log_{10} \frac{P_2}{P_1} \quad (3.1)$$

El *bel* es una unidad demasiado grande y para aplicaciones prácticas se utiliza el término decibelio (dB) definido como $1\text{dB}=0.1\text{bel}$ o

$$G_{\text{dB}} = 10 \log_{10} \frac{P_2}{P_1} \quad (3.2)$$

Existe una segunda definición del decibelio aplicada más frecuentemente que opera sobre tensiones en vez de potencias. Si consideramos la potencia disipada por una resistencia, $P_i = (V_i)^2/R_i$, entonces sustituyendo en 3.2, se obtiene

$$G_{\text{dB}} = 10 \log_{10} \frac{P_2}{P_1} = 10 \log_{10} \frac{V_2^2 / R_i}{V_1^2 / R_i} = 20 \log_{10} \frac{V_2}{V_1} \quad (3.3)$$

En este tema se utilizará ésta última definición del decibelio. En la Tabla 3.1 se indica la conversión de entre la ganancia de un amplificador y su representación en dB. Por ejemplo, -6dB es un amplificador con una atenuación de 0.5, 0 dB corresponde a un amplificador de ganancia 1, 20 dB ganancia 10, etc...

V_o/V_i	dB
0.5	-6
0.707	-3
1	0
2	6
10	20
40	32
100	40
1,000	60
10,000	80

Tabla 3.1. Conversión a dB

3.2.- Consideraciones generales sobre frecuencia

La presencia de condensadores en un amplificador hace que la ganancia de éste dependa de la frecuencia. Los condensadores de acople y desacople limitan su respuesta a baja frecuencia, y los parámetros de pequeña señal de los transistores que dependen de la frecuencia así como las capacidades parásitas asociadas a los dispositivos activos limitan su respuesta a alta frecuencia. Además un incremento en el número de etapas amplificadoras conectadas en cascada también limitan a su vez la respuesta a bajas y altas frecuencias.




Figura 3.1. Ganancia de un amplificador frente a la frecuencia para a) amplificador general, b) amplificador sin condensadores de acople y desacople (amplificador directamente acoplado).

En la figura 3.1.a se muestra la ganancia de un amplificador en función de la frecuencia. Claramente se identifican tres zonas: frecuencia bajas, frecuencias medias y frecuencias altas. A frecuencias bajas, el efecto de los condensadores de acople y desacople es importante. A frecuencias medias, esos condensadores presentan una impedancia nula pudiéndose ser sustituidos por un cortocircuito. A frecuencias altas, las limitaciones en frecuencia de los dispositivos activos condicionan la frecuencia máxima de operación del amplificador. Esas zonas están definidas por dos parámetros: frecuencia de corte inferior o f_L y frecuencia de corte superior o f_H . Ambos parámetros se definen como la frecuencia a la cual la ganancia del amplificador decae en $1/\sqrt{2}$ o 0.707 con respecto a la ganancia del amplificador a frecuencias medias. El ancho de banda del amplificador o *bandwidth* (BW) se define como

$$\boxed{BW = f_H - f_L} \quad (3.4)$$

En la figura 3.1.b se indica la respuesta en frecuencia de un amplificador sin condensadores de acople y desacople. En este caso el amplificador solo tiene frecuencia de corte superior al ser $f_L=0$ con capacidad de amplificar señales DC.




Figura 3.2. a) Red RC, b) Circuito equivalente a altas frecuencias, c) Circuito equivalente del anterior circuito a bajas frecuencias ($f=0$).

3.3.- Análisis de baja frecuencia: Diagrama de Bode

En la región de baja frecuencia, los condensadores externos de acople y desacople fijan la frecuencia de corte inferior. Los modelos que se utilizan para determinar esta f_L están basados en el análisis de redes RC. En la red RC de la figura 3.2.a es fácil observar que el condensador se comporta como una cortocircuito a frecuencias muy altas (figura 3.2.b) y un circuito abierto a frecuencias muy bajas (figura 3.2.c). En general, la relación entre la tensión de salida y entrada se expresa como

$$V_o = \frac{R}{R + X_C} V_i = \frac{R}{R + \frac{1}{2\pi f C j}} V_i \Rightarrow A_v = \frac{V_o}{V_i} = \frac{R}{R - \frac{j}{2\pi f C}} = \frac{1}{1 - \frac{j}{2\pi f RC}} \quad (3.5)$$

La magnitud de la relación 3.5 viene dada por

$$|A_v| = \left| \frac{V_o}{V_i} \right| = \frac{1}{\sqrt{1 + \left(\frac{1}{2\pi f RC} \right)^2}} \quad (3.6)$$

La frecuencia de corte inferior, f_L , se define como a la frecuencia a la cual $|A_v|$ decae en $1/\sqrt{2}$, es decir,

$$|A_v|_{f=f_L} = \frac{1}{\sqrt{2}} = \frac{1}{\sqrt{1 + \left(\frac{1}{2\pi f_L RC} \right)^2}} \Rightarrow f_L = \frac{1}{2\pi RC} \quad (3.7)$$

En términos de decibelios sería equivalente a

$$|A_v(\text{dB})|_{f=f_L} = 20 \log_{10} |A_v|_{f=f_L} = 20 \log_{10} \frac{1}{\sqrt{2}} = -3 \text{ dB} \quad (3.8)$$

Es decir, f_L se define como la frecuencia a la cual decae en 3 dB la ganancia del circuito respecto a la ganancia a frecuencias medias ($A_v=1$). Sustituyendo la ecuación 3.7 en 3.5, resulta

$$A_v = \frac{V_o}{V_i} = \frac{1}{1 - \frac{j}{2\pi f RC}} = \frac{1}{1 - \frac{f_L}{f} j} \quad (3.9)$$

La magnitud y fase de esta expresión compleja es

$$A_v = \frac{V_o}{V_i} = \frac{1}{\sqrt{1 + \left(\frac{f_L}{f}\right)^2}} \left[\tan^{-1} \left(\frac{f_L}{f} \right) \right] \quad (3.10)$$

Desarrollando la expresión de la magnitud en términos de dB se obtiene

$$|A_v(dB)| = 20 \log_{10} \frac{1}{\sqrt{1 + \left(\frac{f_L}{f}\right)^2}} = -10 \log_{10} \left[1 + \left(\frac{f_L}{f} \right)^2 \right] \quad (3.10)$$

Para frecuencias bajas en donde $f \ll f_L$ (es decir, $f_L/f \gg 1$) entonces la anterior expresión se reduce a

$$|A_v(dB)| \approx -10 \log_{10} \left(\frac{f_L}{f} \right)^2 = -20 \log_{10} \frac{f_L}{f} \quad (3.11)$$

Como se puede observar, la representación en escala logarítmica resulta muy útil para dibujar gráficamente expresiones en dB. En la gráfica de la figura 3.3 se muestra la respuesta frecuencial del circuito de la figura 3.2 y su representación en términos de dos segmentos que son las asíntotas de la anterior respuesta frecuencial. La primera asíntota indicaría el comportamiento del circuito para $f < f_L$ expresado a través de la ecuación 3.11. La segunda asíntota se obtiene para $f > f_L$ resultando un valor de $A_v = 0$ dB. La intersección de ambas líneas se produce para $f = f_L$ que corresponde con el punto -3dB de la respuesta frecuencial. La representación gráfica en términos de líneas asintóticas y puntos asociados se denomina *diagrama de Bode*. A partir de este ejemplo se puede comprobar fácilmente que un cambio de frecuencia por un factor de 2, equivalente a una octava, corresponde a un cambio de 6 dB. De la misma manera, un cambio de frecuencia por un factor de 10, equivalente a una década, corresponde a un cambio de 20dB.




Figura 3.3. Diagrama de Bode del circuito de la figura 3.2.a.

Por último, a veces es interesante representar la fase en función de la frecuencia. En la figura 3.4 se indica la representación gráfica de la fase correspondiente a la ecuación 3.10 donde se puede observar como el desfase entre la entrada y salida varía entre 90° para frecuencias muy bajas a 0° para las altas frecuencias, siendo de 45° a f_L .




Figura 3.4. Fase del circuito de la figura 3.2.a.

3.4.- Respuesta a baja frecuencia de amplificadores básicos

La red RC analizada en el apartado anterior constituye una buena base para extender los conceptos establecidos al caso de amplificadores con condensadores externos de acople y desacoplo. Cuando se analiza los efectos de un condensador para determinar la f_L de un amplificador, las reactancias del resto de los condensadores son muy bajas, prácticamente un cortocircuito, en comparación con las impedancias del circuito. Bajo esta hipótesis, se puede deducir una ecuación basada en el principio de superposición en la cual la f_L se obtiene analizando la aportación individual de cada uno de los condensadores supuesto el resto de los condensadores externos en cortocircuito. La expresión de la frecuencia de corte de un amplificador es:

$$f_L = \sum_i \frac{1}{2\pi C_i R_{i0}} \quad (3.12)$$

donde C_i es un condensador externo y R_{i0} la resistencia vista a través de los terminales de este condensador, supuesto el resto de condensadores externos en cortocircuito. Una justificación intuitiva de la ecuación 3.12 se podría obtener analizando una red RC con múltiples condensadores. Extendiendo la ecuación 3.9, y bajo la hipótesis de polo dominante, a esta red resultaría

$$\frac{V_o}{V_i} \approx \frac{1}{1 - \frac{f_{L1} + f_{L2} + \dots}{f} j} = \frac{1}{1 - \frac{f_L}{f} j}, \quad \text{con} \quad f_{L_i} = \frac{1}{2\pi C_i R_{i0}} \quad (3.13)$$

siendo f_{L_i} la aportación individual del condensador i a la frecuencia de corte inferior.

Como ejemplo de aplicación de la ecuación 3.12, en la figura 3.5 aparece un amplificador bipolar con tres condensadores externos C_S , C_E y C_C . La f_L viene dada por tres términos:

$$f_L = \frac{1}{2\pi R_{S0} C_S} + \frac{1}{2\pi R_{E0} C_E} + \frac{1}{2\pi R_{C0} C_C} = \\ \frac{1}{2\pi (R_S + Z_i) C_S} + \frac{1}{2\pi (R_E \parallel Z_e) C_E} + \frac{1}{2\pi (R_L + Z_o) C_C} \quad (3.14)$$

El primer término corresponde a C_S . La resistencia asociada a este condensador está constituida por R_S en serie con la resistencia equivalente vista a la entrada del amplificador, supuesto el resto de los condensadores en cortocircuito, que corresponde con la impedancia de entrada del amplificador. La resistencia asociada al término

C_E es la R_E en paralelo con la impedancia equivalente vista desde el emisor del transistor. Por último, la resistencia asociada al término C_C es la resistencia de carga en serie con la impedancia de salida. Las expresiones de Z_i , Z_o y Z_e se indican en la figura 3.5.




Figura 3.5. Ejemplo de amplificador basado en un transistor bipolar cuyos efectos capacitivos introducen una frecuencia de corte inferior..

En la figura 3.6 muestra otro ejemplo correspondiente a un amplificador JFET que presenta frecuencia de corte inferior debido a la presencia de los condensadores C_G , C_S y C_D . De idéntica manera al caso anterior, aplicando la ecuación 3.12 se obtiene

$$f_L = \frac{1}{2\pi(R_S + Z_i)C_G} + \frac{1}{2\pi(R_F \parallel Z_S)C_F} + \frac{1}{2\pi(R_L + Z_o)C_D} \quad (3.15)$$




Figura 3.6. Ejemplo de amplificador basado en un transistor JFET cuyos efectos capacitivos introducen una frecuencia de corte inferior.

3.5.- Teorema de Miller

En el comportamiento de alta frecuencia de un amplificador es importante las capacidades inter-terminales asociadas a los dispositivos activos. En amplificadores monoetapa inversores cuya ganancia está desfasada 180° (A_v es negativa) la capacidad de realimentación conectada entre la entrada y la salida influye de una manera significativa sobre la frecuencia de corte superior y limita su ancho de banda. Este fenómeno se denomina efecto Miller. En la figura 3.7 se muestra gráficamente la aplicación del teorema de Miller sobre la capacidad C_f . Esta

capacidad de realimentación se puede descomponer en dos, C_1 y C_2 , resultando el circuito equivalente de la derecha. A la capacidad C_1 se le denomina capacidad de entrada Miller e indica que en un amplificador inversor la capacidad de entrada se incrementa en un término que depende de la ganancia del amplificador y de la capacidad conectada entre los terminales entrada y salida del dispositivo activo. Obsérvese que si $A_v \gg 1$, entonces $C_1 \approx -A_v C_f$ y $C_2 \approx C_f$.




Figura 3.7. Derivación del teorema de Miller aplicado a la capacidad C_f .

3.6.- Respuesta a alta frecuencia de transistores

Similar al análisis realizado en el apartado 3.3, en la figura 3.8.a se muestra una red RC con frecuencia de corte superior. Esta red a frecuencias bajas transmite la señal de salida a la entrada (figura 3.8.b) y a frecuencias altas el condensador se sustituye por un cortocircuito (figura 3.8.c) resultando que $V_o=0$. El diagrama de Bode de la figura 3.8.d indica que el circuito tiene una frecuencia de corte superior, f_H , a partir de la cual la pendiente es de 20dB por década. Fácilmente se comprueba que la relación entre la tensión de salida y entrada de este circuito es

$$A_v = \frac{V_o}{V_i} = \frac{1}{1 + j \frac{f}{f_H}}; \text{ siendo } f_H = \frac{1}{2\pi RC} \quad (3.16)$$




Figura 3.8. Análisis en frecuencia de una red RC. a) Red RC con frecuencia de corte superior, b) circuito equivalente a bajas frecuencias, c) circuito equivalente a altas frecuencias, d) diagrama de Bode.

La determinación de la f_H en amplificadores básicos puede simplificarse si se hace la siguiente aproximación: las reactancias de cada uno de los condensadores de un amplificador que delimitan f_H es muy alta, prácticamente un circuito abierto, en comparación con las impedancias del resto del circuito. Es decir, el efecto de las reactancias de los condensadores a la frecuencia f_H todavía no es muy importante. Esto permite aplicar el principio de superposición estudiando la aportación individual de cada uno de los condensadores a la frecuencia de corte superior. Si se extiende la ecuación 3.16 a una red con múltiples condensadores se obtiene la siguiente expresión

$$\frac{V_o}{V_i} \approx \frac{1}{1 + f \left(\frac{1}{f_{H_1}} + \frac{1}{f_{H_2}} \dots \right) j} = \frac{1}{1 + \frac{f}{f_H} j}, \quad \text{con} \quad f_{H_i} = \frac{1}{2\pi C_i R_{i1}} \quad (3.17)$$

donde C_i es un condensador interno y R_{i1} la resistencia vista a través de los terminales de este condensador, supuesto el resto de condensadores externos en circuito abierto. Por consiguiente, la f_H se define como

$$f_H = \frac{1}{\sum_i \frac{1}{2\pi C_i R_{i1}}} \quad (3.18)$$

3.6.1.- Modelo de alta frecuencia de transistores bipolares

Hay dos factores que definen el comportamiento en alta frecuencia de los transistores bipolares: la dependencia de la h_{fe} con la frecuencia y los condensadores internos. En la gráfica de la figura 3.9.a se observa esta dependencia y se definen dos frecuencias: f_B , frecuencia de corte superior que es la frecuencia a la cual decae en $1/\sqrt{2} \approx 0.707$ la h_{fe} a frecuencias medias especificada por $h_{fe\phi}$, y f_T , frecuencia de transición definida como la frecuencia a la cual la h_{fe} vale 1. El fabricante proporciona el valor de f_T en función de la corriente de colector (figura 3.9.b), siendo éste un parámetro importante que fija el ancho de banda del transistor.




Figura 3.9. a) Variación de la h_{fe} de un transistor bipolar con la frecuencia. b) Variación de f_T con I_C proporcionada por el fabricante para un transistor típico.




Figura 3.10. a) Modelo de pequeña señal y alta frecuencia de un transistor bipolar. b) Gráfica proporcionada por el fabricante para determinar las capacidades internas a un transistor; $C_{ib} = C_{be}$, $C_{ob} = C_{bc}$.

En la figura 3.10.a se muestra el modelo simplificado a alta frecuencia de un transistor bipolar. Está constituido por dos capacidades dominantes: C_{bc} o C_{ob} o C_c , y C_{be} o C_{ib} o C_e , las cuales varían con la tensión inversa (*reverse voltage*). C_{bc} se obtiene gráficamente calculando la V_{BC} del transistor (tensión inversa de la unión colector-base). C_{be} tiene asociada dos capacidades, difusión del emisor y de unión emisor-base. Al ser la primera mucho mayor que la segunda, esta capacidad se puede estimar como

$$C_{be} = \frac{I_C}{2\pi f_T V_T} - C_{bc} \quad (3.19)$$

siendo V_T el potencial térmico que vale 25mV a 25°C. La relación entre f_T y f_B y esas capacidades es la siguiente

$$f_T \cong f^\circ h_{fe}^\circ, \quad \text{siendo} \quad f^\circ \cong \frac{1}{2\pi h_{ie}(C_{be} + C_{bc})} \quad \text{y} \quad h_{fe} = \frac{h_{fe}^\circ}{1 + j \frac{f}{f^\circ}} \quad (3.20)$$

3.6.2.- E-C en frecuencias altas: efecto Miller

El amplificador en emisor común, cuyo circuito equivalente en alterna se muestra en la figura 3.11.a, presenta una respuesta en frecuencia limitada por la capacidad de entrada. Para comprobar este efecto, el circuito equivalente de pequeña señal y alta frecuencia de la figura 3.11.b es transformado en el circuito equivalente de la figura 3.11.c si se aplica el teorema de Miller sobre la capacidad C_{bc} . Este teorema, descrito en el apartado 3.5, permite descomponer esa capacidad en dos, una de valor $(1 - A_v)C_{bc}$ que se suma a C_{be} incrementando significativamente la capacidad de entrada C_i (*efecto Miller*) al ser $|A_v| \gg 1$, y otra de valor $(1 - 1/A_v)C_{bc}$ de pequeño valor cuyo efecto en la frecuencia de corte superior es despreciable y puede eliminarse. Fácilmente se determina la f_H de este circuito si aplicamos la ecuación 3.18 al condensador C_i se obtiene

$$f_H \cong \frac{1}{2\pi R_{i1} C_i} = \frac{1}{2\pi (R_S \parallel R_B \parallel h_{ie})(C_{be} + (1 - A_v)C_{bc})} \quad (3.21)$$





Figura 3.12. **a)** Modelo equivalente en alterna de un amplificador en emisor-común con resistencia de emisor, **b)** Modelo de pequeña señal y alta frecuencia, **c)** circuito para obtener la resistencia equivalente asociada a C_{be} , **d)** circuito para obtener la resistencia equivalente asociada a C_{bc} .

3.6.3.- E-C con resistencia de emisor en frecuencias altas

La determinación de la f_H para la etapa básica emisor-común con resistencia de emisor indicada en el circuito

equivalente de alterna de la figura 3.12.a exige aplicar la ecuación 3.18 a los dos condensadores internos del transistor mostrados en la figura 3.12.b (con la aproximación de $h_{oe} \approx 0$), de forma que

$$f_H = \frac{1}{2\pi R_{be}C_{be} + 2\pi R_{bc}C_{bc}} \quad (3.22)$$

El cálculo de las resistencias equivalentes asociadas a cada uno de los condensadores, R_{be} y R_{bc} , resulta algo costosa. El procedimiento más sencillo consiste en sustituir cada condensador por una fuente de tensión v_x por la que circula una corriente i_x ; su resistencia asociada viene dada por el cociente entre v_x/i_x . En la figura 3.12.c se indica el circuito utilizado para determinar R_{be} y en la figura 3.12.d para la R_{bc} . A partir de las ecuaciones que se indican en la parte inferior de estas figuras es fácil comprobar que las expresiones que definen estas resistencias son


$$R_{be} = \frac{(R_S \parallel R_B + R_E)h_{ie}}{h_{ie} + R_S \parallel R_B + R_E(1 + h_{fe})}$$

$$R_{bc} = R_L + (R_S \parallel R_B)[h_{ie} + R_E(1 + h_{fe})] + \frac{(R_S \parallel R_B)h_{fe}R_L}{h_{ie} + R_S \parallel R_B + R_E(1 + h_{fe})} \quad (3.23)$$


3.6.4.- C-C en frecuencias altas

La configuración colector-común o seguidor de emisor es muy utilizada en el diseño de circuitos integrados como etapa de salida, etapa para desplazamiento de nivel en continua y su respuesta en frecuencia tiene considerable interés. En las figuras 3.13.a y 3.13.b se muestran los circuitos en alterna de un transistor en C-C y su equivalente en alterna. Comparando este último circuito con el de la figura 3.12.b, correspondiente a la configuración E-C con resistencia de emisor, se observa que son ambos idénticos salvo en la resistencia R_L , en este caso no aparece y en el anterior sí. Luego, las ecuaciones 3.22 y 3.23 son directamente aplicables con $R_L = 0$, resultando la siguiente expresión

$$f_H = \frac{1}{2\pi \frac{(R_S \parallel R_B + R_E)h_{ie}}{h_{ie} + R_S \parallel R_B + R_E(1 + h_{fe})} C_{be} + 2\pi \{R_S \parallel R_B \parallel [h_{ie} + R_E(1 + h_{fe})]C_{bc}\}} \quad (3.24)$$



a)



b)

Figura 3.13. a) Modelo equivalente en alterna de un amplificador en colector común, b) Modelo de pequeña señal y alta frecuencia.

3.6.5.- B-C en frecuencias altas

La configuración B-C presenta baja impedancia de entrada, alta impedancia de salida, la ganancia en corriente es aproximadamente 1 y su ancho de banda es muy elevado. En las figuras 3.14.a y 3.14.b aparecen los circuitos en alterna en B-C y su equivalente en pequeña señal. Se puede observar fácilmente que no existe condensador de realimentación entre la entrada y salida (no existe efecto Miller). Además al ser $C_{bc} \ll C_{be}$, el efecto de C_{bc} en la f_H es despreciable. Bajo esta aproximación, se puede demostrar que la frecuencia de corte superior es aproximadamente la frecuencia de transición del transistor, es decir, $f_H = f_T$.




Figura 3.14. a) Modelo equivalente en alterna de un amplificador en base común, b) Modelo de pequeña señal y alta frecuencia.





Figura 3.15. a) Modelo de pequeña señal y alta frecuencia de un JFET, b) Variación de las capacidades C_{iss} , C_{rss} , y C_{oss} con la tensión V_{DS} .

3.6.6.- Modelo de alta frecuencia de transistores FET

El análisis en alta frecuencia de los amplificadores FET es similar al realizado para transistores bipolares. Los condensadores que limitan la frecuencia de operación de un FET son: capacidad puerta-fuente o C_{gs} , capacidad puerta-drenador o C_{gd} , y capacidad drenador-fuente o C_{ds} ; generalmente $C_{gs} >> C_{gd}, C_{ds}$. En la figura 3.15.a se indica el modelo de pequeña señal y alta frecuencia para transistores FET. Por conveniencia, los fabricantes miden las capacidades de un FET en condiciones de cortocircuito a través de tres capacidades: C_{iss} o capacidad de entrada con salida cortocircuitada, C_{oss} o capacidad de salida con entrada cortocircuitada, y C_{rss} o capacidad de retroalimentación. Estas capacidades varían con la tensiones de polarización; por ejemplo, en la gráfica 3.15.b se indica el valor de estas capacidades en función de V_{DS} . La relación entre ambos tipos de capacidades es la siguiente

$$\begin{aligned}
 C_{ds} &= C_{oss} - C_{rss} \\
 C_{gs} &= C_{iss} - C_{rss} \\
 C_{gd} &= C_{rss}
 \end{aligned}
 \tag{3.25}$$

El efecto Miller descrito en un E-C también se produce en la configuración fuente-común de la figura 3.16.a. Como se puede observar en el circuito equivalente de pequeña señal de la figura 3.16.b, el terminal puerta de un FET no está aislado del de drenaje, sino que están conectados a través de C_{gd} . Según el teorema de Miller, esa capacidad puede descomponerse en dos: $(1-A_v)C_{gd}$ y $(1-1/A_v)C_{gd}$, siendo $A_v = -g_m R_D || r_d$. Despreciando la segunda capacidad que se suma a C_{ds} , se observa que debido al efecto Miller se incrementa notablemente la capacidad de entrada (C_i) de puerta del FET. Al ser ésta la capacidad dominante, la frecuencia de corte superior viene dada como

$$f_H = \frac{1}{2\pi(R_S \parallel R_G)(C_{gs} + (1 + g_m(R_D \parallel r_d))C_{gd})} \tag{3.26}$$




Figura 3.16. a) Amplificador JFET en fuente-común, b) Circuito equivalente en alta frecuencia..

La determinación de la f_H para el amplificador de la figura 3.17.a en donde el transistor JFET trabaja en la configuración drenador-común se puede realizar a partir del circuito de equivalente en alta frecuencia indicado en la figura 3.17.b. El análisis de este circuito no es simple y es preciso recurrir a las técnicas empleadas en el circuito de la figura 3.12. El resultado sería

$$f_H = \frac{1}{2\pi(R_S \parallel R_G)C_{gd} + 2\pi \frac{r_d R_F}{r_d + R_F + g_m r_d R_F} C_{ds} + 2\pi \frac{R_S \parallel R_G + r_d \parallel R_F}{1 + g_m(r_d \parallel R_F)} C_{gs}} \tag{3.27}$$




Figura 3.17. a) Amplificador JFET en drenador-común, b) Circuito equivalente en alta frecuencia..

3.7.- Respuesta en frecuencia de amplificadores multietapa

La respuesta en frecuencia de amplificadores multietapa de n -etapas puede ser determinada de una manera aproximada a partir de la respuesta en frecuencia de cada una de las etapas básicas. En el caso hipotético de que las etapas *no tengan interacción entre sí* y presenten igual frecuencia de corte superior e inferior, f_H y f_L , entonces las frecuencias de corte superior e inferior del amplificador completo, f_{HT} y f_{LT} , se definen como

$$f_{HT} = f_H \sqrt{2^{1/n} - 1} \quad y \quad f_{LT} = f_L \frac{1}{\sqrt{2^{1/n} - 1}} \quad (3.28)$$

En el caso de que las etapas básicas *no tengan interacción entre sí* y posean frecuencias de corte diferentes, f_{Hi} e f_{Li} , entonces la respuesta del amplificador completo es

$$f_{LT} \approx f_{L_1} + f_{L_2} + \dots + f_{L_n} \quad y \quad f_{HT} \approx \frac{1}{1/f_{H_1} + 1/f_{H_2} + \dots + 1/f_{H_n}} \quad (3.29)$$

En la práctica existe una interacción entre las etapas básicas. La ecuación 3.12 para determinar la frecuencia de corte inferior y la 3.18 para la superior pueden verse influidas por las impedancias de salida y de entrada de etapa básicas adyacentes a una dada, lo que complica el análisis del circuito completo. Un ejemplo sencillo se muestra en la figura 3.18 donde se muestran tres amplificadores básicos acoplados por condensadores. La ecuación 3.12 permite obtener la expresión de la frecuencia de corte inferior como

$$f_{LT} = \frac{1}{2\pi(R_S + Z_{i1})C_1} + \frac{1}{2\pi(Z_{o1} + Z_{i2})C_2} + \frac{1}{2\pi(Z_{o2} + Z_{i3})C_3} + \frac{1}{2\pi(Z_{o3} + R_L)C_4} \quad (3.30)$$

Como se puede observar en la ecuación 3.30, la resistencia equivalente asociada a cada una de las etapas depende de las impedancias de entrada y salida de etapas próximas. En general, las etapas básicas interaccionan entre sí debido a su acople de impedancias y tienen efecto en las expresiones de las frecuencias de corte superior e inferior, lo que complica su análisis.




Figura 3.18. Ejemplo de amplificador multietapa con condensadores de acoplamiento.

Problemas

- P3.1** Demostrar el teorema de Miller indicado en la figura P3.1. Las impedancias equivalentes Z_1 y Z_2 se definen como: $Z_1=V_i/I_1$ y $Z_2=V_o/I_2$, siendo $I_1=-I_2$.




Figura P3.1

- P3.2** Dibujar el diagrama de Bode de los circuitos de la figura P3.2.a, P3.2.b y P3.2.c.




Figura P3.2.a




Figura P3.2.b





Figura P3.2.c

- P3.3** En el amplificador de la figura P3.3 se ha utilizado el transistor BC547B. Dibujar su diagrama de Bode especificando claramente la frecuencia de corte inferior y superior, y la ganancia de tensión a frecuencias medias. ¿Cuál es el ancho de banda del amplificador?. Indicar los componentes y parámetros que deben ser modificados para disminuir de una manera eficaz la frecuencia de corte inferior. Nota: $h_{re}=0$.




$V_{CC}=12\text{ V}$ $R_{B1}=300k\Omega$ $R_{B2}=150k\Omega$
 $R_C=3k3\Omega$ $R_E=1k\Omega$ $R_S=1k\Omega$
 $R_E=330\Omega$ $R_L=10k\Omega$ $C_S=33nF$
 $C_E=33\mu F$ $C_C=33nF$

Figura P3.3

- P3.4** Dibujar el diagrama de Bode del circuito de la figura P3.3 si se utiliza el transistor 2N3904. Nota: $h_{re}=0$.

- P3.5** Determinar la frecuencia de corte inferior y superior del amplificador indicado en la figura P3.5. Nota: $h_{re}=0$.



$V_{EE}=4\text{ V}$ $V_{CC}=-16\text{ V}$ $R_E=1k2\Omega$
 $R_C=3k3\Omega$ $R_S=100\Omega$ $R_L=4k7\Omega$
 $C_E=10\mu F$ $C_C=10\mu F$

Figura P3.5

- P3.6** Calcular el valor de C_S para que la frecuencia de corte inferior del circuito de la figura P3.6 sea de 50Hz. Nota: $h_{re}=0$.




Figura P3.6

P3.7 Para el amplificador basado en un JFET de la figura P3.7, se pide:

- Punto de trabajo del transistor.
- Frecuencia de corte inferior.
- Frecuencia de corte superior.

Dato: Utilizar características del transistor de $V_{GS(\text{off})} \approx -3.5V$.




Figura P3.7

P3.8 Determinar el ancho de banda del amplificador de la figura P3.8.

Dato: Utilizar características del transistor con $V_{GS(\text{off})} \approx 4V$.




Figura P3.8

P3.9 El amplificador multietapa de la figura P3.9 está constituido por un transistor JFET y un bipolar. Calcular la frecuencia de corte inferior del amplificador completo. ¿Qué condensador o condensadores tienen mayor peso en esta frecuencia de corte?. Determinar la frecuencia de corte superior. Dato: Utilizar características del transistor JFET de $V_{GS(\text{off})} \approx -3.5V$ y suponer $h_{re} = 0$.




Figura P3.9

P3.10 El circuito de la figura P3.10 corresponde a un amplificador *cascode*. Un amplificador en configuración cascode se caracteriza por tener dos transistores en serie; en este caso un E-C con un B-C. Calcular el ancho de banda del amplificador. Nota: suponer $h_{re} = h_{oe} = 0$.




Figura P3.10

TEMA 4

Amplificadores realimentados

4.1.- Introducción

La realimentación (*feedback* en inglés) negativa es ampliamente utilizada en el diseño de amplificadores ya que presenta múltiples e importantes beneficios. Uno de estos beneficios es la estabilización de la ganancia del amplificador frente a variaciones de los dispositivos, temperatura, variaciones de la fuente de alimentación y envejecimiento de los componentes. Otro beneficio es el de permitir al diseñador ajustar la impedancia de entrada y salida del circuito sin tener que realizar apenas modificaciones. La disminución de la distorsión y el aumento del ancho de banda hace que la realimentación negativa sea imprescindible en amplificadores de audio y etapas de potencia. Sin embargo, presenta dos inconvenientes básicos. En primer lugar, la ganancia del amplificador disminuye en la misma proporción con el aumento de los anteriores beneficios. Este problema se resuelve incrementando el número de etapas amplificadoras para compensar esa pérdida de ganancia con el consiguiente aumento de coste. El segundo problema está asociado con la realimentación al tener tendencia a la oscilación lo que exige cuidadosos diseños de estos circuitos.




Figura 4.1. Diagrama de bloques de un circuito realimentado.

4.2.- Teoría básica de realimentación

La figura 4.1 describe el diagrama de bloques de un circuito realimentado constituido por un amplificador básico, una red de realimentación y un circuito mezclador o comparador. La señal de entrada X_s es restada en el mezclador con la señal X_f la cual es proporcional en un *factor de transmisión* β a la señal de salida X_o realimentada a través de la red de realimentación ($X_f = \beta \cdot X_o$). La señal que llega al amplificador básico X_i es $X_s - X_f$. La denominación de realimentación negativa se debe a que el amplificador básico amplifica la señal de entrada restada con una parte de la señal de salida.

La ganancia del amplificador realimentado A_f se define

$$A_f = \frac{X_o}{X_s} \quad (4.1)$$

pero como $X_i = X_s - X_f$, $A = X_o/X_i$ y $\beta = X_f/X_o$, fácilmente se comprueba que

$$A_f = \frac{A}{1 + \beta A} \quad (4.2)$$

La ganancia del amplificador realimentado A_f es la ganancia del amplificador básico A dividida por el *factor de desensibilidad* $D = 1 + \beta A$. La realimentación negativa se produce cuando $\beta A > 0$, luego $A_f < A$ ya que $D > 1$. La realimentación positiva se produce cuando $\beta A < 0$ y da lugar a circuitos no lineales.

La teoría de realimentación exige considerar una serie de suposiciones para que sean válidas las expresiones que se van a obtener seguidamente. Estas suposiciones son

- La señal de entrada se transmite a la salida a través del amplificador básico y no a través de la red de realimentación.
- La señal de realimentación se transmite de la salida a la entrada únicamente a través de la red de realimentación y no a través del amplificador básico.
- El factor β es independiente de la resistencia de carga (R_L) y de la fuentes (R_S).

En las dos primeras suposiciones se aplica el criterio de unidireccionalidad: $X_s \rightarrow X_o$ a través de A , $X_o \rightarrow X_f$ a través de β . Estas suposiciones hacen que el análisis de circuitos aplicando teoría de realimentación y sin ella difieran mínimamente. Sin embargo, la teoría de realimentación simplifica enormemente el análisis y diseño de amplificadores realimentados y nadie aborda directamente un amplificador realimentado por el enorme esfuerzo que exige.

4.2.1.- Estabilidad de la amplificación

Las variaciones debidas al envejecimiento, temperatura, sustitución de componentes, etc..., hace que se produzca variaciones en el amplificador básico y, por consiguiente, al amplificador realimentado. Este efecto puede ser analizado diferenciando la ecuación 4.2

$$\frac{dA_f}{dA} = \frac{(1 + \beta A) - \beta A}{(1 + \beta A)^2} \quad (4.3)$$

resolviendo y aplicando cálculo incremental resulta

$$\frac{\Delta A_f}{A_f} = \frac{\frac{\Delta A}{A}}{1 + \beta A} \quad (4.4)$$

Así, por ejemplo, si $D = 1 + \beta A = 100$ y A sufre una variación del 10% ($\Delta A/A = 0.1$) entonces la ganancia del amplificador realimentado sólo varía en un 0.1% ($\Delta A_f/A_f = 0.001$). Con ello, se estabiliza la ganancia del amplificador realimentado a variaciones del amplificador básico.

La ganancia de un amplificador puede hacerse totalmente dependiente de la red de realimentación e independiente del amplificador básico. Si, $\beta A \gg 1$, la ecuación 4.2 se puede simplificar en

$$A_f \approx \frac{A}{A} = 1 \quad (4.5)$$

Los peores enemigos de la estabilidad suelen ser los elementos activos (transistores). Si la red de realimentación contiene solamente elementos pasivos estables se logra una alta estabilidad si se verifica la ecuación 4.5.

4.2.2.- Reducción de la distorsión

La realimentación negativa en amplificadores reduce las características no lineales del amplificador básico y, por consiguiente, reduce su distorsión. Como ejemplo, en la figura 4.2.a se muestra la característica de transferencia en tensión no-lineal de un amplificador que presenta dos ganancias A_1 y A_2 . La aplicación de una realimentación negativa reduce fuertemente esa distorsión tal como se describe en la figura 4.2.b. Más aún, si se verifica $\beta A_1, \beta A_2 \gg 1$, entonces la ecuación 4.5 indica que la distorsión puede ser eliminada al ser independiente de la ganancia del amplificador.




Figura 4.2. a) VTC del amplificador básico. b) VTC del amplificador realimentado.

4.2.3.- Producto ganancia-ancho de banda

Una de las características más importantes de la realimentación es el aumento del ancho de banda del amplificador que es directamente proporcional al factor de desensibilización $1+\beta A$. Para demostrar esta característica, consideremos un amplificador básico que tiene una frecuencia de corte superior f_H . La ganancia de este amplificador se puede expresar como (ver apartado 3.6 del tema 3)

$$A = \frac{A_o}{1 + j f / f_H} \quad (4.6)$$

siendo A_o la ganancia a frecuencias medias y f la frecuencia de la señal de entrada. Sustituyendo (4.6) en la ecuación general (4.2) de un amplificador realimentado se obtiene

$$A_f = \frac{\frac{A_o}{1 + j f / f_H}}{1 + \frac{A_o}{1 + j f / f_H}} = \frac{A_o}{1 + j f / f_H} \quad (4.7)$$

siendo A_{of} la ganancia a frecuencias medias del amplificador realimentado y f_{Hf} su frecuencia de corte superior, de forma que

$$A_{of} = \frac{A_o}{1 + \beta A_o} \quad y \quad f_{Hf} = f_H (1 + \beta A_o) \quad (4.8)$$

Se comprueba que la ganancia del amplificador realimentado a frecuencias medias (A_{of}) es igual a la ganancia de amplificador básico a frecuencias medias (A_o) dividida por $1 + \beta A_o$. Asimismo, la frecuencia de corte del amplificador realimentado (f_{Hf}) es igual a la frecuencia de corte del amplificador básico (f_H) multiplicado por $1 + \beta A_o$. De la misma manera, un amplificador realimentado, cuyo amplificador básico tenga una frecuencia de corte inferior f_L , tiene una frecuencia de corte inferior f_{Lf} definida por

$$f_{Lf} = \frac{f_L}{(1 + \beta A_o)} \quad (4.9)$$

En el caso de verificar que $f_H \gg f_L$, y por consiguiente $f_{Hf} \gg f_{Lf}$, el producto ganancia ancho de banda no se ha modificado por la presencia de la realimentación, es decir,

$$A_{of} f_{Hf} = A_o f_H = \text{Cte} \quad (4.10)$$

Las ecuaciones 4.8 y 4.9 quedan reflejadas en la gráfica de la figura 4.3. Sin realimentación, el ancho de banda es $f_H - f_L$ y con ella es $f_{Hf} - f_{Lf}$; se puede observar claramente que $f_{Hf} - f_{Lf} > f_H - f_L$, luego se aumenta el ancho de banda. Sin embargo, este aumento es proporcional a la disminución de la ganancia del amplificador realimentado (A_{of}). Por ejemplo, si a un amplificador con una $A_o = 1000$ con una $f_H = 200\text{kHz}$ se le introduce una realimentación tal que $1 + \beta A_o = 20$, entonces su f_{Hf} aumenta hasta 4MHz aunque su ganancia disminuye a $A_{of} = 50$.




Figura 4.3. Respuesta en frecuencia de un amplificador sin y con realimentación.

4.3.- Clasificación de los amplificadores

La aplicación de la teoría de realimentación permite obtener cuatro tipos de modelos equivalentes de amplificadores: amplificador de tensión, amplificador de corriente o intensidad, amplificador de transconductancia y amplificador de transresistencia. Esta clasificación está basada en la magnitud de las impedancias de entrada y salida del amplificador en relación con las impedancias de la fuente y de carga respectivamente. Estos modelos

son equivalentes entre sí y están relacionados a través de unas ecuaciones que se van a describir a continuación.

- **Modelo equivalente en tensión.** La figura 4.4 muestra el modelo equivalente en tensión de un amplificador. Este modelo es adecuado cuando

$$\begin{aligned} Z_i &>> R_S \\ Z_o &<< R_L \end{aligned} \quad (4.11)$$

El amplificador de tensión ideal se caracteriza por $Z_i=\infty$ y $Z_o=0$. Las características de transferencia entre la entrada y salida sin resistencia de carga (A_v) y con resistencia de carga (A_V) se definen como

$$A_v = \frac{v_o}{v_i} \Big|_{R_L \rightarrow \infty} \quad y \quad A_V = \frac{R_L}{R_L + Z_o} A_v$$

$$(4.12)$$




Figura 4.4. Modelo equivalente en tensión.

- **Modelo equivalente en corriente.** La figura 4.5 muestra el modelo equivalente en corriente o intensidad de un amplificador. Este modelo es adecuado cuando

$$\begin{aligned} Z_i &<< R_S \\ Z_o &>> R_L \end{aligned} \quad (4.13)$$




Figura 4.5. Modelo equivalente en corriente o intensidad.

El amplificador de corriente ideal se caracteriza por $Z_i=0$ y $Z_o=\infty$. Las características de transferencia entre la entrada y salida sin resistencia de carga (A_i) y con resistencia de carga (A_I) se definen como

$$A_i = \frac{i_o}{i_i} \Big|_{R_L \rightarrow 0} \quad y \quad A_I = \frac{Z_o}{R_L + Z_o} A_i$$

$$(4.14)$$

La relación entre A_i y A_v , y A_i y A_V es

$$A_v = A_i \frac{Z_o}{Z_i} \quad y \quad A_V = A_i \frac{R_L}{Z_i} \quad (4.15)$$

- **Modelo equivalente de transresistencia.** La figura 4.6 se muestra el modelo equivalente en transresistencia de un amplificador. Este modelo es adecuado cuando

$$Z_i \ll R_S \quad y \quad Z_o \ll R_L \quad (4.16)$$

El amplificador de transresistencia ideal se caracteriza por $Z_i=0$ y $Z_o=0$. Las características de transferencia entre la entrada y salida sin resistencia de carga (R_m) y con resistencia de carga (R_M) se definen como

$$R_m = \left. \frac{v_o}{i_i} \right|_{R_L \rightarrow \infty} \quad y \quad R_M = \frac{R_L}{R_L + Z_o} R_m \quad (4.17)$$

La relación entre la R_m y A_v , y la R_M y A_V es

$$R_m = \left. \frac{v_o}{i_i} \right|_{R_L \rightarrow \infty} = \left. \frac{v_o}{v_i} \right|_{Z_i \rightarrow \infty} = Z_i \left. \frac{v_o}{v_i} \right|_{R_L \rightarrow \infty} = Z_i A_v \quad y \quad R_M = Z_i A_V \quad (4.18)$$




Figura 4.6. Modelo equivalente de transresistencia.

- **Modelo equivalente de transconductancia.** La figura 4.7 muestra el modelo equivalente en transconductancia de un amplificador. Este modelo es adecuado cuando

$$Z_i \gg R_S \quad y \quad Z_o \gg R_L \quad (4.19)$$

El amplificador de transconductancia ideal se caracteriza por $Z_i=\infty$ y $Z_o=\infty$. Las características de transferencia entre la entrada y salida sin resistencia de carga (G_m) y con resistencia de carga (G_M) se definen como

$$G_m = \left. \frac{i_o}{v_i} \right|_{R_L \rightarrow 0} \quad y \quad G_M = \frac{Z_o}{R_L + Z_o} G_m \quad (4.20)$$

La relación entre la G_m y A_i , y G_M y A_I es

$$G_m = \left. \frac{i_o}{v_i} \right|_{R_L \rightarrow 0} = \left. \frac{i_o}{i_i Z_i} \right|_{R_L \rightarrow 0} = \left. \frac{1}{Z_i} \frac{i_o}{i_i} \right|_{R_L \rightarrow 0} = \frac{A_i}{Z_i} \quad \text{y} \quad G_M = \frac{A_I}{Z_i} \quad (4.21)$$




Figura 4.7. Modelo equivalente de transconductancia.

4.4.- Configuraciones básicas de los amplificadores realimentados

Un amplificador es diseñado para responder a tensiones o corrientes a la entrada y para suministrar tensiones o corrientes a la salida. En un amplificador realimentado, el tipo de señal muestreada a la salida (corriente o tensión) y el tipo de señal mezclada a la entrada (tensión o corriente) dan lugar a cuatro tipos de topologías: 1) realimentación de tensión en serie o nudo-malla o nudo-serie, 2) realimentación de corriente en serie o malla-malla o malla-serie, 3) realimentación de corriente en paralelo o malla-nudo o malla-paralelo, y 4) realimentación de tensión en paralelo o nudo-nudo o nudo-paralelo.




Figura 4.8. Topologías de amplificadores realimentados.

En la figura 4.8 se indica gráficamente las cuatro posibles topologías en función de la señal muestreada a la salida y la señal mezclada en la entrada. Además, cada una de las topologías condiciona el tipo de modelo de pequeña señal utilizado para el amplificador básico. Una realimentación V en serie utiliza el modelo equivalente de tensión (A_V) del amplificador, una realimentación V en paralelo el modelo de transresistencia (R_M), una realimentación I en serie el de transconductancia (G_M) y una realimentación I en paralelo el de corriente (A_I).

Una de las dificultades más importantes que surgen en el análisis de amplificadores realimentados es identificar correctamente la topología o tipo de amplificador realimentado. Un error en esta fase inicial origina un incorrecto análisis del circuito. La figura 4.9 describe dos estructuras típicas de muestreo de la señal de salida. En el muestreo de tensión o paralelo o nudo (figura 4.9.a) la red de realimentación se encuentra conectada directamente al nudo de salida. En el muestreo de corriente o serie o malla (figura 4.9.b) se realiza aprovechando

la propiedad de que en un transistor en la región lineal la intensidad de colector y emisor son prácticamente idénticas. De esta manera, el muestreo de la corriente de salida (i_o) se realiza a través de la corriente de emisor (i_e) del transistor de salida ($i_e \sim i_o$).




Figura 4.9. Estructuras típicas para muestrear la señal de salida de un amplificador realimentado: a) muestreo tensión o paralelo y b) muestreo corriente o serie.




Figura 4.10. Estructuras típicas para mezclar la señal de entrada de un amplificador realimentado: a) corriente o paralelo y, b) compensación de tensión o serie.

En la figura 4.10 se indican dos estructuras típicas que permiten mezclar la señal de entrada con la señal de la red de realimentación. En la estructura de corriente o nudo o paralelo (figura 4.10.a) la red de realimentación mezcla la corriente de entrada (i_{si}) con la corriente realimentada (i_f) de forma que la corriente de entrada al amplificador básico es $i_i = i_{si} - i_f$. En la estructura de tensión o malla o serie (figura 4.10.b) la red de realimentación mezcla la tensión de entrada (v_{si}) con la tensión realimentada (v_f) de forma que la tensión de entrada al amplificador básico es $v_i = v_{si} - v_f$.

4.5.- Realimentación de tensión en serie

En la figura 4.11.a se muestra la topología de un amplificador realimentado con muestreo de tensión y mezclado de tensión o serie, es decir, se trata de un amplificador realimentado de tensión en serie. El amplificador básico tiene modelo equivalente en tensión constituido por z_i , z_o y a_v . La red de realimentación se modela a través de la red bipuerta (figura. 4.11.b) constituido por los parámetros Z_{1f} , Z_{2f} y β que se obtienen al aplicar las

ecuaciones de la figura 4.11.c. Este modelo bipuerto no incluye el parámetro de transferencia entrada→salida ya que se aplican las suposiciones descritas en el apartado 2; en este caso la señal de salida se transmite a la entrada a través de la red de realimentación y no viceversa. Normalmente, es imposible separar el amplificador básico de la red de realimentación al formar un único circuito. En este caso, se construye el amplificador básico ampliado en el cual se incorpora los parámetros Z_{1f} y Z_{2f} al amplificador básico tal como se muestra el circuito de la figura 4.12. A continuación se van a analizar y extraer las ecuaciones de comportamiento del un amplificador realimentado de la figura 4.12.




Figura 4.11. Topología ideal de un amplificador realimentado de tensión en serie. **a)** amplificador realimentado, **b)** y **c)** modelo bipuerto de la red de realimentación.




Figura 4.12. Nueva topología de un amplificador realimentado de tensión en serie.

- **Impedancia de entrada.** La impedancia de entrada del amplificador realimentado es $Z_{if} = v_{si}/i_i$ y $Z_{sf} = R_s + Z_{if}$. Esta relación se obtiene fácilmente analizando el circuito equivalente de la figura 4.12 que permite extraer las siguientes ecuaciones

$$\begin{cases} v_{si} = v_i + v_f \\ v_i = i_i Z_i \\ v_f = v_o \\ A_V = \frac{v_o}{v_i} = A_v \frac{R_L}{R_L + Z_o} \end{cases} \quad (4.22)$$

Resolviendo (4.22) se comprueba que

$$Z_{if} = \frac{v_{is}}{i_i} = Z_i (1 + A_V) \quad (4.23)$$

siendo

$$A_v = \lim_{R_L \rightarrow \infty} A_V \quad (4.24)$$

Luego la impedancia de entrada de un amplificador realimentado con tensión en serie aumenta la impedancia de entrada del amplificador básico en $(1 + \beta A_V)$.

- **Ganancia en tensión.** La ganancia en tensión del amplificador realimentado se define $A_{Vf} = v_o/v_{si}$ y $A_{Vsf} = v_o/v_s$. Esta relación se obtiene fácilmente resolviendo las siguientes ecuaciones

$$\begin{cases} v_{si} = v_i + v_f \\ v_f = v_o \\ A_V = \frac{v_o}{v_i} = A_v \frac{R_L}{R_L + Z_o} \end{cases} \quad (4.25)$$

resultando que

$$A_{Vf} = \frac{v_o}{v_{si}} = \frac{A_V}{1 + A_V} \quad y \quad A_{Vsf} = \frac{v_o}{v_s} = A_{Vf} \frac{Z_{if}}{Z_{if} + R_s} \quad (4.26)$$

- **Impedancia de salida.** La impedancia de salida Z_{of} y Z'_{of} se define

$$Z_{of} = \left. \frac{v_o}{i_o} \right|_{v_s=0} \quad y \quad Z_{of}^{\circ} = Z_{of} \parallel R_L \quad (4.27)$$

La expresión de estas impedancias se obtienen resolviendo

$$\begin{aligned} v_i &= \pm \frac{Z_i}{Z_i + R_s} v_o \quad \text{para} \quad v_s = 0 \\ v_o &= i_o^{\circ} Z_o + A_v v_i \end{aligned} \quad (4.28)$$

cuyo resultado es

$$Z_{of} = \frac{Z_o}{1 + \frac{Z_i}{Z_i + R_S} \cdot A_v} \quad \text{o} \quad Z_{of} = \frac{Z_o}{1 + A_v} \text{ si } R_S = 0 \quad (4.29)$$

De forma que

$$Z_{of}^{\circ} = Z_{of} \parallel R_L = \frac{Z_{of} R_L}{Z_{of} + R_L} = \frac{Z_o \parallel R_L}{1 + \frac{Z_i}{Z_i + R_S} \cdot A_v} \quad \text{o} \quad Z_{of}^{\circ} = \frac{Z_o \parallel R_L}{1 + A_v} \text{ si } R_S = 0 \quad (4.30)$$

en donde A_v y A_V están relacionadas por la ecuación 4.25. Luego la impedancia de salida (Z_{of}) de un amplificador realimentado con tensión en serie reduce la impedancia de salida (Z_o) del amplificador básico.

4.5.1.- Ejemplo de un amplificador realimentado V en serie

Los conceptos teóricos desarrollados en los anteriores apartados van a ser aplicados en el análisis del amplificador realimentado de la figura 4.13. Se pretende determinar la amplitud de la tensión de salida v_o para la tensión de entrada $v_s = 10\text{mV}$ senwt. Se trata de un amplificador básico de dos etapas que tiene una red de realimentación constituida por las resistencias R_{f1} y R_{f2} . El tipo de realimentación es tensión en serie.




Figura 4.13. Amplificador realimentado de V en serie.




Figura 4.14. Parámetros de la red de realimentación.


- **Ánálisis de la red de realimentación.** La inserción de una red de realimentación constituida por resistencias produce necesariamente una modificación de las características en el amplificador básico. Para estudiar este efecto, se obtiene en primer lugar el modelo bipuerta de la red de realimentación. En la figura 4.14 se describe los parámetros de la red de realimentación: β constituye el factor de realimentación y Z_{1f} y Z_{2f} son las impedancias equivalentes de entrada y salida.

- **Amplificador básico ampliado.** En la figura 4.15 se indica el circuito equivalente del amplificador básico que tiene incorporado las impedancias de entrada y salida (Z_{1f} , Z_{2f}) de la red de realimentación. Por ello, a este circuito se le denomina amplificador básico ampliado descrito en la topología del circuito de la figura 4.12. La realimentación ha sido eliminada haciendo $\beta=0$ y, por consiguiente, anulando la fuente de tensión dependiente de la tensión de salida v_o ; el amplificador básico ampliado no tiene realimentación. Además, R_{B1} y R_{B2} aunque sean resistencias de polarización de $Q1$ no pertenecen al amplificador básico. De esta manera, el circuito de entrada está constituido por el equivalente Thevenin de R_S , R_{B1} , R_{B2} y v_s .

$$R_L^\circ = R_{L1} \parallel R_{B3} \parallel R_{B4} = 6.7\text{k}\Omega$$

$$R_S^\circ = R_S \parallel R_{B1} \parallel R_{B2} = 0.59\text{k}\Omega$$

$$v_s^\circ = \frac{R_{B1} \parallel R_{B2}}{R_S + R_{B1} \parallel R_{B2}} v_s \approx v_s$$



Amplificador ampliado sin realimentación

Figura 4.15. Amplificador básico ampliado sin realimentación.

El modelo equivalente en tensión del amplificador básico ampliado es:

$$Z_i = h_{ie1} + (1 + h_{fe1})Z_{1f} = 6.1\text{k}\Omega$$

$$Z_o = Z_{2f} = 4.8\text{k}\Omega$$

$$A_v = \frac{h_{fe1}R_L^\circ}{h_{ie1} + (1 + h_{fe1})Z_{1f}} \frac{h_{ie2}}{h_{ie2} + R_L^\circ} h_{fe2} \frac{Z_{2f}}{h_{ie2}} = 1690$$

$$A_v = \frac{R_{L2}}{Z_o + R_{L2}} A_v = 835$$

- **Ánálisis del amplificador realimentado.** Las características del amplificador realimentado se obtienen utilizando las ecuaciones 4.23, 4.26, 4.29 y 4.30:

$$Z_{if} = Z_i(1 + A_v) = 112\text{k}\Omega$$

$$Z_{of} = \frac{Z_o}{1 + \frac{Z_i}{Z_i + R_S^\circ} A_v} = 145\Omega$$

$$Z_{of}^{\circ} = Z_{of} \parallel R_L = 140\Omega$$

$$A_{Vf} = \frac{A_V}{1 + A_V} = 45.4$$

$$A_{Vsf} = \frac{Z_{if}}{Z_{if} + R_S^{\circ}} A_{Vf} \approx A_{Vf} = 45.4$$

Luego, el dato que se pide en este problema es $v_o = A_{Vsf} v_s \approx A_{Vf} v_s = 45.4 \cdot 10 \text{ mV} = 0.454 \text{ V}$ (amplitud).

4.6.- Realimentación de corriente en paralelo

En la figura 4.16.a se muestra la topología de un amplificador realimentado con muestreo de corriente y mezclado de corriente o paralelo, es decir, se trata de un amplificador realimentado de corriente en paralelo. Similar al desarrollo del anterior apartado, con el amplificador (z_i , z_o y a_i) y la red de realimentación (figura 4.16.b) se construye el amplificador básico ampliado (Z_i , Z_o y A_i) tal como se muestra el circuito de la figura 4.17 que incluye el efecto de la realimentación a través de la fuente dependiente βi_o . A continuación se van a analizar y extraer las ecuaciones de comportamiento del amplificador realimentado de la figura 4.17.





Figura 4.16. Topología ideal de un amplificador realimentado de I en paralelo. **a)** Amplificador realimentado, **b)** y **c)** modelo bipuerto de la red de realimentación.



Realimentación I en paralelo ideal

Figura 4.17. Nueva topología de un amplificador realimentado de I en paralelo.

- **Impedancia de entrada.** La impedancia de entrada del amplificador realimentado es $Z_{if} = v_i / i_{si}$ y $Z_{sf} = R_S + Z_{if}$. Esta relación se obtiene resolviendo las siguientes ecuaciones

$$\begin{cases} i_{si} = i_i + i_f \\ v_i = i_i Z_i \\ i_f = \beta i_o \\ A_I = \frac{i_o}{i_i} = A_i \frac{Z_o}{R_L + Z_o} \end{cases} \quad (4.31)$$

De forma que

$$Z_{if} = \frac{v_i}{i_{si}} = \frac{Z_i}{(1 + \beta A_I)} \quad (4.32)$$

siendo

$$A_i = \lim_{R_L \rightarrow 0} A_I \quad (4.33)$$

Luego la impedancia de entrada de un amplificador realimentado con I en paralelo reduce la impedancia de entrada del amplificador básico en $(1 + \beta A_I)$.

- **Ganancia en corriente.** Se define $A_{if} = i_o / i_{si}$ y $A_{Isf} = i_o / i_s$. Esta relación se obtiene fácilmente resolviendo las siguientes ecuaciones

$$\begin{cases} i_{si} = i_i + i_f \\ i_f = \beta i_o \\ A_I = \frac{i_o}{i_i} = A_i \frac{Z_o}{R_L + Z_o} \end{cases} \quad (4.34)$$

resultando que

$$A_{If} = \frac{i_o}{i_{si}} = \frac{A_I}{1 + \beta A_I} \quad y \quad A_{Isf} = \frac{i_o}{i_s} = A_{If} \frac{R_s}{Z_{if} + R_s} \quad (4.35)$$

- **Impedancia de salida.** Las impedancias de salida Z_{of} y Z'_{of} se definen

$$Z_{of} = \left. \frac{v_o^\circ}{i_o^\circ} \right|_{i_s=0} \quad y \quad Z_{of}^\circ = Z_{of} \parallel R_L \quad (4.36)$$

Las expresiones de estas impedancias se obtienen resolviendo las siguientes ecuaciones

$$\begin{cases} i_i = \pm \frac{R_S}{Z_i + R_S} i_f = \pm \frac{R_S}{Z_i + R_S} \circ i_o \quad \text{para } i_s = 0 \\ i_o = -i_o^\circ \\ v_o^\circ = (A_i i_i + i_o^\circ) Z_o \end{cases} \quad (4.37)$$

cuyo resultado es

$$Z_{of} = Z_o \left(1 + \frac{R_S}{Z_i + R_S} \circ A_i \right) \quad \text{o} \quad Z_{of} = Z_o (1 + \circ A_i) \text{ si } R_S = 0$$

(4.38)

De forma que

$$Z_{of}^\circ = Z_{of} \parallel R_L = Z_o \parallel R_L \frac{1 + \frac{R_S}{Z_i + R_S} \circ A_i}{1 + \frac{R_S}{Z_i + R_S} \circ A_I} \quad \text{o} \quad Z_{of}^\circ = Z_o \parallel R_L \frac{1 + \circ A_i}{1 + \circ A_I} \text{ si } R_S = 0$$

(4.39)

Luego la impedancia de salida (Z_{of}) de un amplificador realimentado con I en paralelo aumenta la impedancia de salida (Z_o) del amplificador básico.

4.6.1.- *Ejemplo de un amplificador realimentado I en paralelo*

En la figura 4.18 se muestra el circuito equivalente de pequeña señal de un amplificador realimentado I en paralelo. Se va a aplicar la teoría de realimentación para calcular la ganancia en tensión $A_{Vsf} = v_o/v_s$ y la impedancia Z_s .





Figura 4.18. Circuito equivalente de pequeña señal de un amplificador realimentado de I en paralelo.

- **Ánálisis de la red de realimentación.** Se obtiene el modelo equivalente de la red de realimentación aplicando las ecuaciones de la figura 4.19. Es importante destacar que la red de realimentación no muestrea directamente la i_o , sino que utiliza la propiedad del transistor bipolar por la cual $i_e \approx -i_o$ al despreciarse la corriente de base frente a la de colector. Luego, el parámetro de realimentación β debe ser referido a i_o .



Red de realimentación

$$Z_{2f} = \left. \frac{v_{of}}{i_e} \right|_{v_{if}=0} = R_{f1} \parallel R_{f2} \equiv R_{f2} = 50\Omega$$

$$Z_{1f} = \left. \frac{v_{if}}{i_{if}} \right|_{i_e=0} = R_{f1} + R_{f2} = 1.25k\Omega$$

$$\beta = \left. \frac{i_{if}}{i_e} \right|_{v_{if}=0} = -\frac{R_{f2}}{R_{f2} + R_{f1}} = -0.04$$

Pero referida a i_o

$$\beta = \left. \frac{i_{if}}{i_o} \right|_{V_{if}=0} = -\frac{i_{if}}{i_o} \Big|_{v_{if}=0} = +\frac{R_{f2}}{R_{f2} + R_{f1}} = 0.04$$

Figura 4.19. Parámetros de la red de realimentación.

- **Amplificador básico ampliado.** La figura 4.20 indica el circuito equivalente del amplificador básico que tiene incorporado las impedancias equivalentes (Z_{1f} , Z_{2f}) de la red de realimentación. Además, se utiliza el equivalente Norton del circuito de entrada por compatibilidad con el modelo equivalente en corriente que se va a obtener a continuación. Los parámetros del modelo equivalente en corriente del amplificador básico ampliado de la figura 4.20 son

$$Z_o = \infty$$

$$Z_i = Z_{1f} \parallel h_{ie1} = 585\Omega$$

$$A_i = h_{fe1}h_{fe2} \frac{R_{L1}}{R_{L1} + h_{ie1} + (1 + h_{fe1})Z_{2f}} \frac{Z_{1f}}{h_{ie1} + Z_{1f}} = 600$$

$$A_I = A_i \quad \text{al ser} \quad Z_o = \infty$$




Figura 4.20. Amplificador básico ampliado sin realimentación.

- **Ánálisis del amplificador realimentado.** Las características del amplificador realimentado se obtienen utilizando las ecuaciones 4.32, 4.35, 4.38 y 4.39:

$$Z_{if} = \frac{Z_i}{1 + A_I} = 23.4\Omega$$

$$Z_{of} = \infty \quad y \quad Z_{of}^{\odot} = R_{L2} = 500\Omega$$

$$A_{If} = \frac{A_I}{1 + A_I} = 24$$

Una vez calculado la A_{If} , se obtiene la A_{Vsf} mediante la ecuación 4.15:

$$A_{Vf} = A_{If} \frac{R_{L2}}{Z_{if}} = 512.8$$

$$A_{Vsf} = \frac{Z_{if}}{Z_{if} + R_S} A_{Vf} = 9.8$$

$$Z_s = R_S + Z_{if} = 1223.4\Omega$$

y la Z_s

$$Z_s = R_S + Z_{if} = 1223.4\Omega$$

4.7.- Realimentación de tensión en paralelo

En la figura 4.21.a se muestra la topología de un amplificador realimentado con muestreo de tensión y mezclado de corriente o paralelo, es decir, se trata de un amplificador realimentado de tensión en paralelo. Similar en desarrollo a los anteriores apartados, con el amplificado básico (Z_i , Z_o y r_m) y la red de realimentación (figura 4.21.b) se construye el amplificador básico ampliado (Z_i , Z_o y R_m) tal como se indica en el circuito de la figura 4.22 que incluye la realimentación en la fuente dependiente βv_o . A continuación se van a analizar y extraer las ecuaciones de este amplificador realimentado.

- Impedancia de entrada. La impedancia de entrada del amplificador realimentado es $Z_{if}=v_i/i_{si}$ y $Z_{sf}=R_s||Z_{if}$. Fácilmente se puede comprobar que

$$Z_{if} = \frac{v_i}{i_{si}} = \frac{Z_i}{(1 + \beta R_M)}$$

(4.40)

siendo

$$R_M = \frac{R_L}{Z_o + R_L} R_m \quad y \quad R_m = \lim_{R_L \rightarrow \infty} R_M$$


(4.41)

Luego la impedancia de entrada de un amplificador realimentado con V en paralelo reduce la impedancia de entrada del amplificador básico en $(1 + \beta R_M)$.

- Ganancia en transresistencia. Se define $R_{Mf}=v_o/i_{si}$ y $R_{MSf}=v_o/i_s$. Estas relaciones son


$$R_{Mf} = \frac{v_o}{i_{si}} = \frac{R_M}{1 + \beta R_M} \quad y \quad R_{MSf} = \frac{v_o}{i_s} = R_{Mf} \frac{R_S}{Z_{if} + R_S}$$

(4.42)



Realimentación V en paralelo

a)



Realimentación V en paralelo

b)

$$\begin{aligned}
 Z_{2f} &= \frac{v_o}{i_{of}} \Big|_{v_i=0} \\
 Z_{1f} &= \frac{v_i}{i_{if}} \Big|_{v_o=0} \\
 \circ &= \frac{i_{if}}{v_o} \Big|_{v_i=0}
 \end{aligned}$$

c)

Figura 4.21. Topología ideal de un amplificador realimentado de V en paralelo. **a)** Amplificador realimentado, **b)** y **c)** modelo bipuerto de la red de realimentación.




Figura 4.22. Nueva topología de un amplificador realimentado de V en paralelo.

- **Impedancia de salida.** La impedancia de salida Z_{of} y Z'_{of} se define

$$Z_{of} = \frac{V_o}{I_o} \Big|_{I_s=0} \quad y \quad Z_{of}^{\circ} = Z_{of} \parallel R_L \quad (4.43)$$

La expresión de estas impedancias son

$$Z_{of} = \frac{Z_o}{1 + \frac{R_S}{Z_i + R_S} \cdot R_m} \quad \text{o} \quad Z_{of} = \frac{Z_o}{1 + \frac{R_m}{R_S}} \text{ si } R_S = 0 \quad (4.44)$$

De forma que

$$Z_{of}^{\circ} = Z_{of} \parallel R_L = \frac{Z_o \parallel R_L}{1 + \frac{R_S}{Z_i + R_S} \cdot R_m} \quad \text{o} \quad Z_{of}^{\circ} = \frac{Z_o \parallel R_L}{1 + \frac{R_m}{R_S}} \text{ si } R_S = 0 \quad (4.45)$$

Luego la impedancia de salida (Z_{of}) de un amplificador realimentado con V en paralelo reduce la impedancia de salida (Z_o) del amplificador básico.

4.7.1.- Ejemplo de un amplificador realimentado de V en paralelo

La figura 4.23.a indica el esquema de un amplificador realimentado basado en el amplificador operacional μA741. Este amplificador tiene el modelo equivalente (figura 4.23.b) cuyos valores son: $z_i = 2M\Omega$, $z_o = 75\Omega$ y $a_v = 200000$; nótese la polaridad de la entrada del amplificador. Se pretende obtener la relación entre v_o/i_i y las impedancias de entrada y salida.




Figura 4.23. a) Amplificador realimentado basado en el μA741 y b) modelo equivalente de μA741.

• **Análisis de la red de realimentación.** La realimentación es V en paralelo. La red de realimentación está constituida por R_f y el circuito equivalente de esta red se describe en la figura 4.24.





Figura 4.24. Parámetros de la red de realimentación.



Amplificador básico ampliado sin realimentación

Figura 4.25. Amplificador básico ampliado sin realimentación.

- **Amplificador básico ampliado y análisis del amplificador realimentado.** La figura 4.25 indica el circuito equivalente del amplificador básico que tiene incorporado las impedancias equivalentes ($Z_{1f}Z_{2f}$) de la red de realimentación. Aplicando teoría de realimentación fácilmente se demuestra que

$$Z_i = z_i \parallel Z_{1f} \cong 666.7\text{k}\Omega$$

$$Z_o = z_o \parallel Z_{2f} \cong z_o = 75\Omega$$

$$R_m = \left. \frac{v_o}{i_i} \right|_{R_L \rightarrow \infty} = \pm \frac{Z_{2f}Z_i}{Z_{2f} + z_o} a_v = \pm 1.33 \cdot 10^{11}\Omega$$

$$R_M = \frac{R_L}{R_L + Z_o} R_m \cong R_m \cong \pm 1.33 \cdot 10^{11}\Omega$$

$$Z_{if} = \frac{Z_i}{(1 + {}^o R_M)} = 5\Omega$$

$$Z_{of} = \frac{Z_o}{1 + {}^o R_m} = 0.564\text{m}\Omega$$

$$Z_{of}^{\circ} = Z_{of} \parallel R_L \cong 0.564\text{m}\Omega$$

$$R_{Mf} = \frac{R_M}{(1 + {}^o R_M)} \cong \frac{1}{\circ} = -1\text{M}\Omega$$

4.8.- Realimentación de intensidad en serie

La figura 4.26.a indica la topología de un amplificador realimentado con muestreo de intensidad y mezclado de tensión o serie, es decir, se trata de un amplificador realimentado de intensidad en serie. El amplificado básico (z_i, z_o y g_m) y la red de realimentación (figura 4.26.b) se construye el amplificador básico ampliado (Z_i, Z_o y G_m) tal como se muestra el circuito de la figura 4.27 que incluye la realimentación en la fuente dependiente βi_o . A continuación se van a analizar y extraer las ecuaciones de comportamiento del amplificador realimentado de la figura 4.27.


- **Impedancia de entrada.** La impedancia de entrada del amplificador realimentado es $Z_{if} = v_{si}/i_i$ y $Z_{sf} = R_S + Z_{if}$. Fácilmente se puede comprobar que

$$Z_{if} = \frac{v_{si}}{i_i} = Z_i (1 + \beta G_M) \quad (4.46)$$


siendo

$$G_M = \frac{i_o}{v_i} = G_m \frac{Z_o}{R_L + Z_o} \quad y \quad G_m = \lim_{R_L \rightarrow 0} G_M \quad (4.47)$$

Luego la impedancia de entrada de un amplificador realimentado con I en serie aumenta la impedancia de entrada del amplificador básico en $(1 + \beta G_M)$.



a)



b)

$$Z_{2f} = \frac{v_{of}}{i_o} \Big|_{i_{if}=0}$$

$$Z_{1f} = \frac{v_{if}}{i_{if}} \Big|_{i_o=0}$$

$$\circ = \frac{v_{if}}{i_o} \Big|_{i_{if}=0}$$

c)

Figura 4.26. Topología ideal de un amplificador realimentado de I en serie. a) Amplificador realimentado, b) y c) modelo bipuerta de la red de realimentación.




Figura 4.27. Nueva topología de un amplificador realimentado de I en serie.

- Ganancia en transconductancia. Se define $G_{Mf} = i_o/v_{si}$ y $G_{MSf} = i_o/v_s$. Estas relaciones están definidas como

$$G_{Mf} = \frac{i_o}{v_{si}} = \frac{G_M}{1 + G_M} \quad \text{and} \quad G_{Msf} = \frac{i_o}{v_s} = G_{Mf} \frac{Z_{if}}{Z_{if} + R_S} \quad (4.48)$$

- **Impedancia de salida**. La impedancia de salida Z_{of} y Z'_{of} se define

$$Z_{\text{of}} = \left. \frac{V_o}{i_o^{\text{C}}} \right|_{V_s=0} \quad \text{y} \quad Z_{\text{of}}^{\text{C}} = Z_{\text{of}} \parallel R_L \quad (4.49)$$

La expresión de estas impedancias son

$$Z_{of} = \left. \frac{V_o}{I_{o(\circ)}} \right|_{V_s=0} = Z_o \left(1 + \frac{Z_i}{Z_i + R_S} {}^oG_m \right) \quad \text{o} \quad Z_{of} = Z_o (1 + {}^oG_m) \text{ si } R_S = 0 \quad (4.50)$$

De forma que

$$Z_{\text{of}}^{\circledcirc} = Z_{\text{of}} \parallel R_L = \frac{1 + \frac{Z_i}{Z_i + R_S} {}^{\circ}G_m}{1 + \frac{Z_i}{Z_i + R_S} {}^{\circ}G_M} \quad \text{or} \quad Z_{\text{of}}^{\circledcirc} = (Z_o \parallel R_L) \frac{1 + {}^{\circ}G_m}{1 + {}^{\circ}G_M} \text{ si } R_S = 0 \quad (4.51)$$

Luego la impedancia de salida (Z_{of}) de un amplificador realimentado con I en serie aumenta la impedancia de salida (Z_o) del amplificador básico.

4.8.1.- Ejemplo de un amplificador realimentado de I en serie

En la figura 4.28 se muestra el modelo equivalente de pequeña señal de un amplificador realimentado multietapa. Se pretende obtener el modelo equivalente de transconductancia de este amplificador.




Figura 4.28. Ejemplo de un amplificador realimentado de I en serie.

- **Análisis de la red de realimentación.** La realimentación es de I en serie. La red de realimentación está constituido por las resistencias de valor R_f . El circuito equivalente bipuerta de esta red se describe en la figura 4.29.




Figura 4.29. Parámetros de la red de realimentación.




Figura 4.30. Amplificador básico ampliado sin realimentación.

- **Amplificador básico ampliado y análisis del amplificador realimentado.** La figura 4.30 describe el circuito equivalente del amplificador básico que tiene incorporado las impedancias equivalentes (Z_{1f}, Z_{2f}) de la

red de realimentación. Aplicando teoría de realimentación fácilmente se demuestra que

$$Z_o = \infty$$

$$Z_i = h_{ie} + (1 + h_{fe})Z_{lf} = 404\text{k}\Omega$$

El parámetro de transconductancia del amplificador ampliado se puede aproximar a

$$G_m \approx \pm h_{fe} \frac{R_L^2}{R_L + h_{ie}} \frac{1}{Z_{2f} Z_{lf}} = \pm 90\text{m}\Omega^{-1}$$

si se realizan las siguientes aproximaciones

$$h_{ie} \ll (1 + h_{fe})Z_{lf}$$

$$R_L + h_{ie} \ll (1 + h_{fe})Z_{2f}$$

$$h_{fe} \gg 1$$

Luego, utilizando las ecuaciones y expresiones de este tipo de amplificador realimentado se puede comprobar que

$$G_M = G_m \text{ al ser } Z_o = \infty$$

$$Z_{if} = Z_i(1 + \text{G}_M) = 36.76\text{M}\Omega$$

$$Z_s = R_s + Z_{if} \approx Z_{if}$$

$$Z_{of} = \infty \text{ y } Z_{of}^\circ = R_L = 3\text{k}\Omega$$

$$G_{Mf} = \frac{G_M}{1 + \text{G}_M} \approx \frac{1}{\text{G}_M} = 1\text{m}\Omega^{-1}$$

$$G_{Mfs} = \frac{Z_{if}}{Z_{if} + R_s} G_{Mf} \approx G_{Mf}$$

4.9.- Tabla resumen de amplificadores realimentados

En la tabla 4.1 se resumen todas las ecuaciones y características de los amplificadores realimentados desarrolladas en los apartados 5 al 8.

Problemas

	Tensión en serie	Corriente en serie	Corriente en par.	Tensión en par.
Señal compensada a la entrada	Tensión o serie	Tensión o serie	Corriente o paralelo	Corriente o paralelo
Señal muestrada a la salida	Tensión o paralelo	Corriente o serie	Corriente o serie	Tensión o paralelo
Fuente de la señal de entrada	Thevenin	Thevenin	Norton	Norton
Tipo de amplificador	$A_v = \frac{v_o}{v_i} \Big _{R_L \rightarrow \infty}$	$G_m = \frac{i_o}{v_i} \Big _{R_L \rightarrow 0}$	$A_i = \frac{i_o}{i_i} \Big _{R_L \rightarrow 0}$	$R_m = \frac{v_o}{i_i} \Big _{R_L \rightarrow \infty}$
	$A_v = \frac{R_L}{R_L + Z_o} A_v$	$G_m = \frac{Z_o}{R_L + Z_o} G_m$	$A_i = \frac{Z_o}{R_L + Z_o} A_i$	$R_m = \frac{R_L}{R_L + Z_o} R_m$
	$A_v = \lim_{R_L \rightarrow \infty} A_v$	$G_m = \lim_{R_L \rightarrow 0} G_m$	$A_i = \lim_{R_L \rightarrow 0} A_i$	$R_m = \lim_{R_L \rightarrow \infty} R_m$
Relaciones entre los diferentes tipos de amplificadores	$A_v = A_i \frac{Z_o}{Z_i}$	$G_m = \frac{A_i}{Z_i}$ $G_m = \frac{A_i}{Z_i}$	$A_v = A_i \frac{R_L}{Z_i}$	$R_m = Z_i A_v$ $R_m = Z_i A_v$
Red de realimentación (β)	$\frac{v_{if}}{v_{of}} \Big _{i_{if}=0}$	$\frac{v_{if}}{i_o} \Big _{i_i=0}$	$\frac{i_{if}}{i_o} \Big _{v_{if}=0}$	$\frac{i_{if}}{v_o} \Big _{v_i=0}$
Ganancia del amplificador realimentado	$A_{vf} = \frac{A_v}{1 + \beta A_v}$	$G_{Mf} = \frac{G_m}{1 + \beta G_m}$	$A_{If} = \frac{A_i}{1 + \beta A_i}$	$R_{Mf} = \frac{R_m}{1 + \beta R_m}$
	$A_{vsf} = A_{vf} \frac{Z_{if}}{Z_{if} + R_s}$	$G_{Msf} = G_{Mf} \frac{Z_{if}}{Z_{if} + R_s}$	$A_{Isf} = A_{If} \frac{R_s}{Z_{if} + R}$	$R_{MSF} = R_{Mf} \frac{R_s}{Z_{if} + R_s}$
Impedancia de entrada (Z_{if})	$Z_i(1 + \beta A_v)$	$Z_i(1 + \beta G_m)$	$\frac{Z_i}{(1 + \beta A_i)}$	$\frac{Z_i}{(1 + \beta R_m)}$
Impedancia de salida (Z_{of}) $Z_{of} = Z_{of} \parallel R_L$	$\frac{Z_o}{1 + \frac{Z_i}{Z_i + R_s} \beta A_v}$	$Z_o \left(1 + \frac{Z_i}{Z_i + R_s} \beta G_m \right)$	$Z_o \left(1 + \frac{R_s}{Z_i + R_s} \beta A_i \right)$	$\frac{Z_o}{1 + \frac{R_s}{Z_i + R_s} \beta R_m}$
	$\frac{Z_o}{1 + \beta A_v}$	$Z_o (1 + \beta G_m)$	$Z_o (1 + \beta A_i)$	$\frac{Z_o}{1 + \beta R_m}$

Tabla 4.1. Tabla resumen de amplificadores realimentados.

- P4.1** Un amplificador tiene una VTC como la mostrada en la figura 4.2.a con $A_1=500$, $A_2=300$. Si a este amplificador se le introduce una realimentación con $\beta=0.1$, determinar la VTC del amplificador realimentado.

- P4.2** Un amplificador tiene una ganancia de 100 que disminuye en un 5% cuando la tensión de salida es alta. Determinar el valor de β para que la ganancia del amplificador realimentado no varíe en un 0.5%.

- P4.3** El amplificador de la figura 4.4 tiene los siguientes valores: $R_S=1\text{k}\Omega$, $R_L=1\text{k}\Omega$, $Z_i=200\Omega$, $Z_o=200\Omega$, $A_v=1000$. Obtener los modelos equivalentes de corriente, de transresistencia y de transconductancia. ¿Cuál es el modelo equivalente más adecuado para este circuito y por qué?.

- P4.4** Para el circuito de la figura P4.4, se pide:

- Ganancia en corriente $A_{Is}=i_L/i_s$.
- Ganancia en tensión $A_{Vs}=v_o/v_s$, siendo $v_s=i_s R_S$.
- Transconductancia $G_{Ms}=i_L/v_s$.
- Transresistencia $R_{Ms}=v_o/i_s$.
- Impedancia de entrada Z_i .
- Impedancia de salida Z_o .

Datos: $h_{ie}=2.1\text{k}\Omega$, $h_{fe}=100$, $h_{re}=h_{oe}=0$.




Figura P4.4

- P4.5** El amplificador básico de la figura P4.5 tiene una realimentación externa con un factor de realimentación $\beta=0.01$. Determinar la variación de ganancia del amplificador completo para los siguientes valores de la h_{fe} del transistor:

200(min), 300(typ), 400(max).

Dato: $h_{ie}=2\text{k}\Omega$, $h_{re}=h_{oe}=0$.




Figura P4.5

- P4.6** Del amplificador realimentado de la figura P4.6 se conoce el modelo equivalente en tensión del amplificador básico (z_i=100Ω, z_o=100Ω, a_v=-1000). Calcular la R_{Mf}, A_{Vf}, Z_{if}, Z_{of}, Z'_{of} de este amplificador. Datos: R₁=R₂=R₃=10kΩ, R_L=20kΩ.




Figura P4.6

- P4.7** Obtener el modelo equivalente en corriente del amplificador realimentado de la figura P4.7. Repetir el problema para R_F=R_E=50Ω. Datos: h_{fe}=50, h_{ie}=1.1kΩ. Despreciar h_{re}, h_{oe} y R_B.




Figura P4.7

- P4.8** Proponer un valor a R_F del circuito de la figura P4.8 para que $Z_i < 300\Omega$.




Figura P4.8




Figura P4.9

- P4.9** En la figura P4.9 se muestra un amplificador constituido por dos etapas, una etapa amplificadora básica basada en el N-JFET 2N5457 y otra en el transistor bipolar BC547B. Para este circuito, se pide:

- a) Determinar utilizando gráficas el punto de trabajo (I_{DQ} , V_{DSQ} , V_{GSQ})

del transistor N-JFET.

- b) Calcular el punto de trabajo del transistor bipolar (I_{CQ} , I_{BQ} , V_{CEQ})
c) Obtener la A_V , Z_i y Z_o ($h_{re}=h_{oe}=0$).

- P4.10** Suponiendo que la ganancia de lazo del circuito de la figura P4.10 sea mucho mayor que la unidad ($\beta A \gg 1$), comprobar que la ganancia de tensión del amplificador realimentado viene dada por

$$A_{Vf} \equiv -\frac{R_3(R_4 + R_F + R_5)}{R_4 R_5}$$




Figura P4.10

- P4.11** Obtener el modelo equivalente referido a la entrada v_s del amplificador realimentado de la figura P4.11.




Figura P4.11

TEMA 5

Fuentes de corriente y cargas activas

5.1.- Introducción

Las fuentes de corriente son ampliamente utilizadas en circuitos electrónicos integrados como elementos de polarización y como cargas activas en etapas amplificadoras. Estas fuentes en polarización resultan más insensibles a variaciones de las tensiones de polarización y de la temperatura, y son más económicas que los elementos resistivos en términos de área de ocupación, especialmente cuando las corrientes son bajas. Las fuentes de corriente como cargas activas proporcionan resistencias incrementales de alto valor resultando etapas amplificadoras con elevada ganancia operando incluso con bajos niveles de tensiones de polarización. Así, la ganancia típica en tensión de una etapa en emisor común es $A_V \approx -h_{fe} R_C / h_{ie}$. Para obtener una gran ganancia, debe utilizarse una R_C muy grande que resulta un solución inviable en un circuito integrado por dos motivos: una resistencia de difusión alta ocupa un área prohibitiva y una R_C grande tiene una caída de tensión muy elevada que complicaría la polarización del amplificador. Las fuentes de corriente eliminan ambos inconvenientes y permiten lograr ganancias del orden de 10.000 en una simple etapa con carga de corriente.

5.2.- Espejo de corriente bipolar

La forma más simple de una fuente de corriente es la basada en un espejo de corriente. El espejo de corriente está constituido por una asociación de dos transistores idénticos que tienen la misma tensión V_{BE} tal como se muestra en la figura 5.1.a. El transistor Q1 está operando en modo diodo (colector y base cortocircuitada) y por ello en numerosas ocasiones se puede ver representado según el esquema de la figura 5.1.b. Ambos circuitos se comportan como una fuente de corriente de valor I_o .




Figura 5.1. a) Espejo de corriente; b) Representación simplificada de un espejo de corriente.

Para el análisis de esta fuente de corriente es preciso utilizar la ecuación de Ebers-Moll simplificada de un

transistor en la región lineal que relaciona la I_C con la tensión V_{BE} , de forma que

$$I_C = I_S \exp\left(\frac{V_{BE}}{V_T}\right) \Rightarrow V_{BE} = V_T \ln \frac{I_C}{I_S} \quad (5.1)$$

En un espejo de corriente las tensiones V_{BE} de Q1 y Q2 son iguales y, al ser transistores idénticos, $I_{S1}=I_{S2}$. Por consiguiente, la ecuación 5.1 indica que ambas intensidades de colector deben ser iguales $I_{C1}=I_{C2}=I_o$. De ahí el nombre de espejo de corriente: la corriente de colector de ambos transistores es la misma, de forma que si varía la corriente de uno de ellos tiene “reflejo” en el otro. En la base de estos transistores se verifica que

$$I_{ref} = I_{C1} + I_{B1} + I_{B2} \quad (5.2)$$

y como la corriente de colector es idéntica en ambos transistores y dado que operan en la región lineal ($I_C=\beta I_B$), se puede despejar I_{C1} de la ecuación 5.2 resultando que

$$I_{C1} = I_{C2} = I_o = \frac{I_{ref}}{1 + \frac{2}{\beta}}$$

(5.3)

siendo

$$I_{ref} = \frac{V_{CC} - V_{BE}}{R} \quad (5.4)$$

En el caso de que $\beta \gg 1$, la ecuación 5.3 se reduce a

$$I_{C2} = I_{C1} \approx I_{ref} \quad (5.5)$$

La ecuación 5.5 se cumple siempre que Q1 y Q2 sean transistores idénticos con las mismas características eléctricas. En general, no es posible conseguir un buen espejo de corriente utilizando transistores discretos debido a la dispersión de parámetros que tienen estos dispositivos. Los mejores resultados se obtienen en circuitos integrados cuando se fabrican situando a los transistores muy próximos entre sí con idéntica geometría.




Figura 5.2. Características eléctricas del transistor ideal y real.

Una fuente de corriente ideal debe suministrar una corriente constante con independencia de la tensión de salida. Sin embargo, en las fuentes de corriente reales su corriente de salida varía con la tensión de salida. Esta dependencia está relacionada con la resistencia de salida del transistor. La figura 5.2 representa la curva de operación de Q2 con $V_{BE2}=Cte$ fijada por la corriente del transistor Q1 en el espejo de corriente de la figura 5.1.a, suponiendo al transistor ideal (recta horizontal con resistencia de salida ∞) y real (su resistencia de salida está especificada por pendiente de la recta de valor $1/R_o$). Si se considera un transistor ideal sin resistencia de salida, la intensidad I_o es independiente de la V_{CE} , es decir, de la tensión de salida. Por el contrario, un transistor

tiene una resistencia de salida de forma que la $I_{C2}=I_o$ es variable con la V_{CE} . En cualquier caso, este transistor deja de comportarse como elemento lineal cuando entra en la región de saturación, siendo éste el límite de operación de cualquier fuente de corriente.

Una fuente de corriente tiene dos modelos en función del tipo de análisis que se realice. En DC puede ser sustituida por el equivalente Norton de la figura 5.3.a constituido por una fuente de intensidad I_{io} y una resistencia R_o ; en el caso ideal $R_o \rightarrow \infty$ se cumple que $I_{io}=I_o$. En alterna se comporta como un elemento resistivo Z_o (figura 5.3.b) obtenido a partir de los modelos de pequeña señal de los transistores. No hay que confundir R_o con Z_o . El primero es un parámetro DC y el segundo AC. Sin embargo, en muchos casos se suele hacer la siguiente aproximación $R_o \approx Z_o$ cuando no se dispone de datos para calcular ambas resistencias equivalentes. El valor de I_{io} , R_o y Z_o va a depender del tipo de fuente de corriente. En el caso concreto de la fuente de la figura 5.1 es fácil comprobar que $Z_o = h_{oe}^{-1}$.




Figura 5.3. Circuito equivalente a) DC y b) AC de una fuente de corriente.

El principio de espejo de corriente se puede extender a múltiples transistores obteniéndose el circuito denominado repetidor de corriente mostrado en la figura 5.4.a. En este circuito todos los transistores tienen la misma V_{BE} , y por consiguiente, la intensidad de colector es idéntica en todos ellos (I_o). Sin embargo, el efecto de intensidad de polarización de base (NI_B) es importante y puede degradar las características del espejo de corriente. En este circuito, la intensidad de referencia I_{ref} tiene dos componentes: la intensidad de colector de $Q1$ y las intensidades de polarización de base, de forma que

$$I_{ref} = I_{C1} + NI_B \quad (5.6)$$




Figura 5.4. a) Repetidor de corriente y b) Versión mejorada del repetidor de corriente

La segunda componente es importante si N es elevado o β es pequeña y puede reducir significativamente el valor de I_o . Para este circuito, se puede demostrar fácilmente que la intensidad de salida viene dada por

$$I_o = \frac{I_{ref}}{1 + \frac{N}{\beta}} = \frac{V_{CC} - V_{BE}}{R} \quad (5.7)$$

La figura 5.4.b presenta una versión mejorada del repetidor de corriente que minimiza el efecto de las corrientes de polarización de base a través del transistor Q_B . En este circuito se verifica que

$$I_{ref} = I_{C1} + \frac{NI_B}{1 + \frac{1}{N}} \quad (5.8)$$

resultando que

$$I_o = \frac{I_{ref}}{1 + \frac{N}{(1 + \frac{1}{N})}} = \frac{\frac{V_{CC} - 2V_{BE}}{R}}{1 + \frac{N}{(1 + \frac{1}{N})}} \quad (5.9)$$

En el denominador de la ecuación 5.9, N se encuentra dividido por $\beta(\beta+1) \approx \beta^2$ (si $\beta \gg 1$) frente a β en la ecuación 5.7. Como resultado, el circuito de la figura 5.4.b funciona correctamente con β pequeñas y admite un número mayor de salidas.

5.3.- Fuentes de corriente simples FET

Los espejos de corriente basados en transistores bipolares pueden ser extendidas a transistores FET pero con las propias particularidades de este tipo de dispositivos. Al ser los transistores FET dispositivos controlados por tensión, no presentan los problemas de polarización de base de los bipolares. Sin embargo, la relación cuadrática entre la I_D y la V_{GS} dificulta su análisis. La figura 5.5.a muestra una fuente de corriente simple basada en un espejo de corriente constituida por transistores NMOS. El valor de la intensidad de referencia I_{ref} , que es idéntica a la intensidad de drenador del transistor M1, se obtiene resolviendo el siguiente sistema de ecuaciones:

$$\begin{cases} I_{ref} = I_{D1} = \frac{1}{2}(V_{GS1} - V_T)^2 = \frac{k}{2} \left(\frac{W}{L} \right)_1 (V_{GS1} - V_T)^2 \\ V_{DD} = I_{ref}R + V_{GS1} \end{cases} \quad (5.10)$$




Figura 5.5. a) Espejo de corriente basado en un NMOS. b) Fuente de corriente simple con JFET.

En esta fuente de corriente se verifica que $V_{GS1} = V_{GS2}$. Si ambos transistores son idénticos y únicamente difieren en la relación (W/L) , entonces la relación entre las intensidades de ambos transistores es

$$\frac{I_{D1}}{I_{D2}} = \frac{I_{ref}}{I_o} = \frac{(W/L)_1}{(W/L)_2} \quad (5.11)$$

El circuito de la figura 5.5.b corresponde a una fuente de corriente simple basada en un JFET. La tensión en R proporciona la polarización necesaria para que el transistor trabaje en la zona de saturación. La corriente de salida se obtiene resolviendo las siguientes ecuaciones

$$\begin{cases} I_o = I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p} \right)^2 \\ V_{GS} = -I_o R \end{cases} \quad (5.12)$$

5.4.- Fuente de corriente Widlar

En muchos amplificadores integrados se requieren fuentes de corriente con niveles de polarización muy bajos (del orden de $5\mu\text{A}$) y alta impedancia de salida. Generar estos valores con fuentes de corriente basadas en espejos de corriente exige que la resistencia de polarización sea del orden de $600\text{k}\Omega$; estas resistencias son muy costosas de integrar porque ocupan demasiada área. Estos valores de corriente se pueden generar con un coste más bajo en la fuente de corriente Widlar, cuya estructura se muestra en la figura 5.6.a. Esta fuente utiliza una resistencia de emisor de pequeño valor de forma que los transistores están trabajando con diferentes valores de V_{BE} .




Figura 5.6. Fuente de corriente Widlar basada en a) transistores bipolares y b) MOSFET.

En este circuito, si se suma las tensiones en la base de los transistores, y asumiendo que $\beta \gg 1$, se obtiene

$$V_{BE1} - V_{BE2} - I_{C2}R_E = 0 \quad (5.13)$$

Sustituyendo las tensiones V_{BE} por las expresiones de las ecuaciones de Ebers-Moll indicadas en la ecuación 5.1 y suponiendo transistores idénticos $I_{S1}=I_{S2}=I_S$, resulta

$$V_T \ln \frac{I_{C1}}{I_S} - V_T \ln \frac{I_{C2}}{I_S} - I_{C2}R_E = 0 \quad (5.14)$$

Al simplificar y agrupar la anterior ecuación y teniendo en cuenta que $I_{C2}=I_o$ se obtiene la ecuación característica de la fuente Widlar

$$V_T \ln \frac{I_{C1}}{I_o} = I_o R_E \quad (5.15)$$

siendo

$$I_{C1} = \frac{V_{CC} - V_{BE}}{R1} \quad (5.16)$$

La resistencia de salida de esta fuente se puede aproximar mediante la expresión

$$Z_o = h_{oe2}^{-1} \left(1 + \frac{^oR_E}{h_{ie2} + R_E} \right) \quad (5.17)$$

que como se puede observar su Z_o es mucho más elevado que el correspondiente a la fuente de corriente basada en espejo de corriente.

La versión de la fuente Widlar basada en transistores MOSFET se representa en la figura 5.6.b y verifica las siguientes ecuaciones

$$\left\{ \begin{array}{l} I_{D1} = \frac{^o}{2} (V_{GS1} - V_T)^2 \\ V_{DD} = I_{ref} R_1 + V_{GS1} \\ V_{GS1} = V_{GS2} + I_o R_S \\ I_o = \frac{^o}{2} (V_{GS2} - V_T)^2 \end{array} \right. \quad (5.18)$$

con una resistencia de salida

$$Z_o = r_{d2} + (1 + \mu) R_S \quad (5.19)$$

5.5.- Otras fuentes de corriente

A partir de la estructura del espejo de corriente y fuentes Widlar se obtienen nuevas fuentes de corriente que mejoran algunas de sus prestaciones. En los circuitos de la figura 5.7 se presentan las más típicas basadas en transistores bipolares. En la fuente de corriente simple con resistencias de emisor de la figura 5.7.a, la relación entre las corrientes de ambos transistores está condicionada por la relación de sus resistencias de emisor. La fuente de corriente Wilson de la figura 5.7.b proporciona corrientes de salida similares al espejo de corriente aumentando enormemente la impedancia de salida. La fuente cascode de la figura 5.7.c presenta una impedancia de salida aún mayor manteniendo niveles de corriente de salida altos.

Las estructuras desarrolladas para transistores bipolares pueden ser adaptadas a transistores MOSFET resultando las fuentes de corriente de la figura 5.8. Están basadas en espejos de corriente y la corriente de salida se especifica a partir de I_{ref} y la relación geométrica de las puertas de los transistores M1 y M2. La resistencia de salida es idéntica en todas ellas y se puede aproximar por $Z_o \approx \mu r_{d2}$.





Figura 5.7. Fuentes de corriente basadas en transistores bipolares: **a)** simple con resistencias de emisor. **b)** Wilson. **c)** cascode.



En todos los casos se verifica: $I_o = I_{ref} \frac{(W/L)_2}{(W/L)_1}$ y $Z_o = r_{d3} + (1 + \mu)r_{d2} \approx \mu r_{d2}$

Figura 5.8. Fuentes de corriente con MOSFET: **a)** cascode. **b)** Wilson. **c)** Wilson modificada.

5.5.1.- Fuentes de corriente independientes de la tensión de polarización

En muchas aplicaciones es preciso asegurar el funcionamiento del circuito con independencia de las tensiones de alimentación. Las anteriores fuentes de corriente tienen como inconveniente que la intensidad de salida es directamente proporcional a la tensión de alimentación. Por ejemplo, dos espejos de corriente idénticos alimentados con 10V y 30V, el primero tendría corrientes de polarización tres veces inferior al segundo y, por

consiguiente, el segundo disiparía nueve veces más potencia que el primero. Este tipo de fuentes independientes de V_{CC} pueden ser clasificadas en: fuentes que operan con tensiones standard (por ejemplo, V_{BE} de un transistor) y fuentes basadas en diodos Zener.

En la figura 5.9.a se muestra una fuente cuya corriente de salida está fijada por la tensión base emisor del transistor Q1 y cuyo valor es

$$I_o = \frac{V_{BE1}}{R_E} \quad (5.20)$$

El correcto funcionamiento de este circuito exige que la intensidad de salida I_o debe ser suficiente elevada para que la caída de tensión en R_E polarice a Q1 en la región lineal, es decir, $I_o R_E > V_{BE2\gamma}$. La independencia de I_o con la tensión de alimentación no se logra totalmente ya que I_{ref} depende linealmente de V_{CC} al verificar $I_{ref} = (V_{CC} - 2V_{BE})/R_1$. Una variación en I_{ref} genera a su vez una variación en $V_{BE1} = V_T \ln(I_{ref}/I_S)$, luego I_o no es totalmente insensible a la tensión de alimentación.




Figura 5.9. Fuentes de corriente independientes de la tensión de alimentación definidas por a) V_{BE} y b) diodo Zener.

Las fuentes de corriente que utilizan diodos Zener utilizan la tensión zener para obtener tensiones de referencia necesarias para generar una corriente de referencia independiente de la tensión de alimentación. Además, el coeficiente térmico del diodo Zener permite estabilizar estos circuitos frente a las variaciones de la temperatura. Un ejemplo de esta fuente se indica en la figura 5.9.b. La resistencia R_1 polariza al diodo zener y a Q5. Los transistores Q3 y Q4, que actúan como diodos, compensan las tensiones base-emisor de Q5 y Q1. De esta manera, la intensidad que circula por R_2 , que es prácticamente igual a la intensidad de salida I_o debido al espejo de corriente que forman por Q1 y Q2, vale

$$I_o = \frac{V_Z}{R_2} \quad (5.21)$$

5.6.- Fuente de corriente como carga activa

Una fuente de corriente además de actuar como circuito de polarización posee una impedancia interna de alto valor que puede ser utilizada como elemento de carga de amplificadores. Con ello se consigue obtener cargas de un alto valor resistivo con un área de ocupación muy inferior con respecto a las resistencias de difusión de ese mismo valor. En la figura 5.10.a se presenta un ejemplo de un amplificador constituido por el transistor Q1 en configuración E-C que tiene una fuente de corriente simple basada en un espejo de corriente de transistores PNP como carga activa. Al estar el colector de Q1 conectado al de Q2, uno de los problemas de este amplificador consiste en asegurar que ninguno de los transistores entran en saturación. En pequeña señal Q1 “ve” como carga la resistencia de salida $Z_o (=h_{oe2}^{-1})$ del transistor Q2 que corresponde a la resistencia de salida de un espejo de corriente. La expresión de la ganancia en tensión se obtiene a partir del modelo de pequeña señal de este amplificador (se desprecia h_{re}) indicado en la figura 5.10.b y su valor es

$$A_V = -\frac{h_{fe} (h_{oe1}^{-1} \parallel h_{oe2}^{-1})}{h_{ie}} \quad (5.22)$$

Las resistencias de carga en este tipo de circuitos son elevadas lo que se traduce en una alta ganancia de tensión. Por ello, con una o dos etapas amplificadoras de estas características se logran ganancias del orden de 100.000 a 1.000.000, impensable con elementos resistivos.




Figura 5.10. a) Amplificador en EC con carga activa. b) Modelo de pequeña señal.

Problemas

- P5.1** Diseñar un espejo de corriente con transistores NPN y otro con transistores PNP de corrientes de salida 1mA y 0.7mA respectivamente. Dato: $h_{FE} \gg 1$.

- P5.2** Calcular el valor de R de la fuente de corriente de la figura 5.1.a para que la intensidad de salida sea de $100\mu\text{A}$. Datos: $V_{CC}=15\text{ V}$, $h_{FE} \gg 1$. Repetir el problema con $h_{FE}=10$.

- P5.3** Obtener el valor de las corrientes I_{o1} , I_{o2} , I_{o3} e I_{o4} del circuito de la figura P5.3. Datos: $V_{CC}=15\text{V}$, $R=15\text{k}\Omega$, $h_{FE} \gg 1$. Proponer una modificación de este circuito que reduzca al mínimo el problema de las corrientes de polarización de base.




Figura P5.3

- P5.4** Obtener el modelo equivalente Norton de la fuente de corriente de la figura P5.4. para ello, se ha medido experimentalmente que para $R_L=10\text{k}\Omega$ la tensión de salida $V_o=7.5\text{ V}$, y que para $R_L=50\text{k}\Omega$ se ha obtenido una $V_o=2.5\text{ V}$. Calcular aproximadamente el rango de valores de R_L para que opere el circuito correctamente. Dato: $V_{CC}=10\text{ V}$




Figura P5.4

- P5.5** Determinar el valor de las intensidades de salida de las fuentes de las figuras 5.4.a y 5.4.b en el caso de $N=11$. Datos: $V_{CC}=10\text{V}$, $R=23.2\text{k}\Omega$, $\beta=40$.

- P5.6** Obtener la expresión que relaciona I_o e I_{ref} en el circuito de la figura P5.6.




Figura P5.6

- P5.7** Calcular el valor de I_o de la fuente de corriente de la figura 5.5.a. Datos: $(W/L)_1=(W/L)_2=10$, $V_T=1\text{V}$, $k=100\mu\text{A/V}^2$, $R=16\text{k}\Omega$, $V_{DD}=10\text{V}$.

- P5.8** Calcular el valor de I_o del circuito de la figura P5.8.




Figura P5.8

- P5.9** Si en el circuito de la figura P5.9 $I_{ref}=1\text{mA}$, determinar el valor de I_{o1} e I_{o2} . Datos: $(W/L)_1=1$ $(W/L)_2=10$ y $(W/L)_3=0.1$.




Figura P5.9

- P5.10** Determinar el valor de R_E de la fuente de corriente Widlar de la figura 5.6.a para que proporcione una intensidad de salida de $10\mu\text{A}$. Datos: $V_{CC}=30\text{ V}$, $R_1=29.3\text{k}\Omega$.

- P5.11** Si en la anterior fuente, la intensidad que circula por R_1 es de 1mA y $R_E=5\text{k}\Omega$, calcular el valor de I_o .

- P5.12** Diseñar una fuente de corriente Wilson con transistores PNP con una intensidad de salida de 0.8mA .

- P5.13** Calcular el valor de I_o de la fuente de corriente de la figura 5.6.b. Datos: $(W/L)_1=(W/L)_2=10$, $V_T=1\text{V}$, $k=100\mu\text{A/V}^2$, $R_1=6\text{k}8\Omega$, $R_S=330\Omega$, $V_{DD}=10\text{V}$.

- P5.14** Calcular la I_o y Z_o de la fuente de corriente cascode de la figura 5.7.c si los transistores tienen unas características eléctricas similares al BC547B. Datos: $V_{CC}=10\text{ V}$, $R=8.6\text{k}\Omega$.

- P5.15** Obtener el valor de I_o de la fuente de bajo nivel de corriente de la figura P5.15. Despreciar las intensidades de base. $I_{ref}=0.1\text{mA}$, $R=1\text{k}\Omega$.




Figura P5.15

- P5.16** En la figura P5.16 se muestra una fuente de corriente cascode basada en transistores NMOS, todos ellos con la misma relación geométrica $(W/L)=10$. Calcular el valor de la corriente de salida. Datos: $V_T=1\text{V}$, $k=33\mu\text{A/V}^2$, $R=13.5\text{k}\Omega$, $V_{DD}=10\text{V}$.




Figura P5.16

- P5.17** Determinar el valor de I_o de la fuente de corriente de la figura 5.9.a. Despreciar las intensidades de base. Datos: $V_{CC}=15\text{V}$, $R_1=10\text{k}\Omega$ y $R_E=1\text{k}\Omega$.

- P5.18** Repetir el problema anterior considerando que los transistores tienen una $I_S=10^{-16}\text{ A}$. Despreciar las intensidades de base.

- P5.19** Determinar el valor de R_2 para que la

intensidad de salida del circuito de la figura 5.9.b sea de 1mA. Despreciar las intensidades de base. Datos: $V_{CC}=15$ V, $V_Z=4$ V y $R_1=10k\Omega$.

P5.20 Calcular el valor de I_o de la fuente de corriente independiente de la tensión de alimentación mostrada en la figura P5.20. Despreciar las intensidades de base. Datos: $V_{CC}=10$ V, $R=10k\Omega$, $V_Z=4$ V y $N=2$.




Figura P5.20

P5.21 En la fuente de corriente del problema P5.20 determinar el número máximo N de diodos que puede tener ese circuito.

P5.22 Para el amplificador multietapa con carga activa de la figura 5.22, se pide:

- Calcular las corrientes de colector de todos los transistores. Determinar el valor de la tensión en continua (V_{DC}) a la entrada de Q1 para su correcta polarización.
- Obtener el modelo de tensión equivalente del amplificador.
- Explicar la finalidad del diodo zener.

Despreciar las corrientes de base. Datos: NPN: $I_S=0.5 \cdot 10^{-15}$, $h_{oe}=1/100k\Omega$, $h_{ie}=5k\Omega$, $h_{fe}=200$; PNP: $I_S=0.7 \cdot 10^{-15}$, $h_{oe}=1/80k\Omega$, $h_{ie}=6k\Omega$, $h_{fe}=150$, $R=10k\Omega$, $V_{CC}=10$ V y $V_Z=4$ V.




Figura P5.22

P5.23 El circuito de la figura P5.23 es una amplificador constituido por dos etapas básicas que utiliza fuentes de intensidad en su polarización. Se pide:




Figura P5.23

- a) Para la etapa 1:
- a.1) Calcular la I_C del transistor Q1.
 - a.2) Determinar el valor de R_5 que haga entrar al transistor Q1 en saturación.
 - a.3) Modelo equivalente en intensidad de este etapa.
- b) Para la etapa 2:
- b.1) Calcular el valor de R_1 para que la I_B de Q2 sea de $10\mu A$.
 - b.2) Calcular el valor de I_o que haga entrar en corte al transistor Q2.
 - b.3) ¿Existe algún valor de I_o que haga entrar al transistor Q2 en saturación? ¿Por qué?
 - b.4) Modelo equivalente en tensión de esta etapa. Dato: $R_1=400k\Omega$.
- c) Obtener el modelo equivalente en tensión del amplificador completo a partir de los modelos calculados en a.3 y b.4.

Para todos los transistores:

NPN: $h_{FE}=100$, $V_{BE}=0.7$ V, $V_{CE}(\text{sat})=0.2$ V, $h_{fe}=120$, $h_{ie}=5k\Omega$, $h_{oe}=h_{re}=0$.

PNP: $h_{FE}=80$, $V_{EB}=0.7$ V, $V_{EC}(\text{sat})=0.2$ V, $h_{fe}=70$, $h_{ie}=4k\Omega$, $h_{oe}=h_{re}=0$.

TEMA 6

Amplificador diferencial

6.1.- Introducción

El amplificador diferencial es un circuito que constituye parte fundamental de muchos amplificadores y comparadores y es la etapa clave de la familia lógica ECL. En este tema se describen y analizan diferentes tipos de amplificadores diferenciales basados en dispositivos bipolares y FET. Se abordan técnicas de polarización y análisis de pequeña señal introduciendo los conceptos en modo diferencial y modo común que permiten simplificar el análisis de estos amplificadores. Por último, se presentan y estudian amplificadores diferenciales integrados complejos que resultan muy útiles como introducción a los amplificadores operacionales.

6.2.- Análisis de un amplificador diferencial básico bipolar

El amplificador diferencial constituye la etapa de entrada más típica de la mayoría de los amplificadores operaciones y comparadores, siendo además el elemento básico de las puertas digitales de la familia lógica ECL. En la figura 6.1.a aparece la estructura básica de este amplificador. Uno de sus aspectos más importantes es su simetría que le confiere unas características muy especiales de análisis y diseño. Por ello, los transistores Q1 y Q2 deben ser idénticos, aspecto que únicamente se logra cuando el circuito está fabricado en un chip. Realizar este amplificador con componentes discretos pierde sus principales propiedades al romperse esa simetría. A continuación se realiza un análisis de este amplificador, primero en continua y luego en alterna donde se introducen los conceptos de configuración en modo común y modo diferencial.




Figura 6.1. a) Amplificador diferencial básico y b) recta de carga estática.

6.2.1.- Ánálisis en continua

En el caso de que v_{i1} y v_{i2} sean componentes de pequeña señal, y suponiendo que $h_{FE} \gg 1$, entonces se puede extraer del circuito de la figura 6.1.a la siguiente relación

$$0 \approx V_{BE} + (I_{E1} + I_{E2})R_E - V_{CC} \quad (6.1)$$

La simetría del circuito y el hecho de que Q1 y Q2 son transistores idénticos hace que $I_{E1} = I_{E2} = I_E$ de forma que

$$I_E \approx I_C = \frac{V_{CC} - V_{BE}}{2R_E} \quad (6.2)$$

La ecuación de recta de carga estática se obtiene aplicando KVL a la malla colector-emisor de los transistores:

$$2V_{CC} \approx V_{CE} + I_C(R_C + 2R_E) \quad (6.3)$$

Esta recta se encuentra dibujada en la figura 6.1.b. La situación del punto de trabajo define los límites de variación de señal de entrada y el rango de funcionamiento lineal permisible. La máxima amplitud de salida se consigue cuando $V_{CEQ} = V_{CC}$.

6.2.2.- Ánálisis de las configuraciones en modo común y diferencial

La simetría del amplificador diferencial permite simplificar su análisis convirtiendo las tensiones de entrada en tensiones de entrada de modo común y modo diferencial. Además, estos conceptos están en consonancia con las aplicaciones típicas del amplificador operacional que se suele utilizar para amplificar la diferencia entre las dos señales de entrada. La tensión de entrada en modo diferencial (v_{id}) y modo común (v_{ic}) se definen como

$$\begin{cases} v_{id} = v_{i1} - v_{i2} \\ v_{ic} = \frac{v_{i1} + v_{i2}}{2} \end{cases} \quad \text{o} \quad \begin{cases} v_{i1} = v_{id}/2 + v_{ic} \\ v_{i2} = \pm v_{id}/2 + v_{ic} \end{cases} \quad (6.4)$$

A su vez, estas tensiones v_{id} y v_{ic} dan lugar a dos tensiones de salida, en modo diferencial (v_{od}) y modo común (v_{oc}), definidas de una manera similar como

$$\begin{cases} v_{od} = v_{o1} - v_{o2} \\ v_{oc} = \frac{v_{o1} + v_{o2}}{2} \end{cases} \quad \text{o} \quad \begin{cases} v_{o1} = v_{od}/2 + v_{oc} \\ v_{o2} = \pm v_{od}/2 + v_{oc} \end{cases} \quad (6.5)$$

Con la definición de las tensiones en modo diferencial y modo común, el amplificador diferencial tiene dos ganancias, una en modo diferencial (A_d) y otra en modo común (A_c) definidas como




Figura 6.2. Amplificador diferencial con tensiones en modo diferencial y modo común.

$$A_d = \frac{v_{od}}{v_{id}} \quad \text{y} \quad A_c = \frac{v_{oc}}{v_{ic}} \quad (6.6)$$

La aplicación de los estos conceptos permite transformar el circuito de la figura 6.1.a en el de la figura 6.2. Este nuevo circuito presenta unas propiedades de simetría que facilita su análisis mediante la aplicación del principio de superposición a las entradas en modo diferencial y común independientemente.

- **Ganancia en modo diferencial**

En la figura 6.3 se muestra el circuito equivalente simplificado del amplificador diferencial cuando únicamente se considera modo diferencial a la entrada. El análisis del circuito establece las siguientes ecuaciones

$$\begin{cases} v_{id}/2 = i_{b1}h_{ie} - i_{b2}h_{ie} - v_{id}/2 \Rightarrow v_{id} = (i_{b1} - i_{b2})h_{ie} \\ v_e = (i_{b1} + i_{b2})(1 + h_{fe})R_E \\ v_{id}/2 = i_{b1}h_{ie} + v_e \end{cases} \quad (6.7)$$




Figura 6.3. Circuito de pequeña señal simplificado del amplificador diferencial en modo diferencial ($h_{oe}=h_{re}=0$).

Resolviendo las ecuaciones de 6.7 se llega fácilmente a la siguiente relación

$$(i_{b1} + i_{b2})(h_{ie}/2 + (1 + h_{fe})R_E) = 0 \quad (6.8)$$

siendo la única solución posible

$i_{b1} = -i_{b2}$

(6.9)

resultando que

$$v_e = 0 \quad (6.10)$$

La ecuación (6.10) indica que la tensión de pequeña señal en el emisor de los transistores es nula, es decir, que ese nudo se comporta como un nudo de masa virtual; no hay que confundirla con la masa real del circuito. Por consiguiente, analizar el circuito de la figura 6.3 es equivalente a analizar los circuitos equivalentes del amplificador diferencial en modo diferencial mostrados en las figuras 6.4.a y 6.4.b. La ganancia en tensión en modo diferencial de este amplificador es

$$A_d = \frac{v_{od}/2}{v_{id}/2} = -\frac{h_{fe}R_C}{h_{ie}} \quad (6.11)$$

La impedancia de entrada del circuito de la figura 6.4 es $Z_{id} = h_{ie}$. Por consiguiente, la impedancia de entrada vista a través de los dos terminales de entrada diferencial es

$$Z_{id} = 2h_{ie}. \quad (6.12)$$




Figura 6.4. Circuitos equivalent del amplificador diferencial **a)** en alterna, **b)** en pequeña señal ($h_{oe} = h_{re} = 0$).

• Ganancia en modo común

En la figura 6.5 aparece el circuito equivalente del amplificador diferencial cuando únicamente se considera modo común a la entrada. Para obtener un circuito más simplificado se va a determinar en primer lugar las impedancias equivalentes Z_{e1} y Z_{e2} vista a través de los emisores de los transistores Q1 y Q2. Estas impedancias se definen como

$$Z_{e1} = \frac{v_e}{i_{e1}} = \frac{v_e}{i_{b1} + h_{fe}i_{b1}} \quad \text{y} \quad Z_{e2} = \frac{v_e}{i_{e2}} = \frac{v_e}{i_{b2} + h_{fe}i_{b2}} \quad (6.13)$$




Figura 6.5. Amplificador diferencial en modo común. ($h_{oe} = h_{re} = 0$).

Analizando el circuito de la figura 6.5 se obtiene la siguiente ecuación

$$v_{ic} = i_{b1}h_{ie} - i_{b2}h_{ie} + v_{ic} \quad (6.14)$$

que permite demostrar que

$$i_{b1} = i_{b2} \quad (6.15)$$

Por otra parte, la tensión v_e se puede expresar como

$$v_e = (i_{b1} + h_{fe}i_{b1} + i_{b2} + h_{fe}i_{b2})R_E \quad (6.16)$$




Figura 6.6. Circuitos equivalentes del amplificador diferencial en modo común a) en alterna, b) en pequeña señal ($h_{oe}=h_{re}=0$).

y utilizando las ecuaciones 6.13, 6.14 y 6.15 fácilmente se demuestra que

$$Z_{e1} = Z_{e2} = 2R_E \quad (6.17)$$

Luego, los emisores de Q1 y Q2 “ven” una resistencia equivalente expresada en 6.17 de forma que el circuito de la figura 6.5 se transforma en los circuitos equivalentes más sencillos mostrados en la figuras 6.6.a y 6.6.b. Fácilmente se demuestra que la ganancia en modo común es

$$A_c = \frac{V_{o1}}{V_{ic}} = \frac{V_{oc}}{V_{ic}} = -\frac{h_{fe}R_C}{h_{ie} + 2R_E(1 + h_{fe})} \quad (6.18)$$

- **Relación de rechazo en modo común**

Un amplificador diferencial ideal tiene una tensión de salida proporcional a v_{id} y no depende de la componente en modo común ($A_c=0$). En la práctica no sucede así y para medir esa desviación se introduce el concepto de relación de rechazo en modo común RRMC; en inglés *common-mode rejection ratio* o CMRR. Se define la RRMC como la relación entre la ganancia en modo diferencial y modo común

$$RRMC = \frac{A_d}{A_c} \quad (6.19)$$

que a veces se expresa en decibelios como

$$RRMC(\text{dB}) = 20 \log_{10} \left(\frac{A_d}{A_c} \right) \quad (6.20)$$

6.3.- **Amplificador diferencial bipolar con fuente de corriente**

En la etapa diferencial anterior una RRMC muy elevada exige una R_E grande; en el caso ideal $RRMC \rightarrow \infty$ si

$R_E \rightarrow \infty$. Sin embargo, la polarización del transistor es fuertemente dependiente del valor de esta resistencia. Una alternativa que se utiliza en la práctica consiste en sustituir la resistencia R_E por una fuente de corriente. De esta manera, la polarización del circuito puede realizarse con facilidad y la RRMC es muy elevada ya que una fuente de corriente presenta una impedancia interna muy alta.




Figura 6.7. a) Amplificador diferencial polarizado con fuente de corriente. b) Característica de transferencia del circuito.

En la figura 6.7.a se muestra un amplificador diferencial polarizado con una fuente de corriente de valor I_{EE} . Esta corriente se reparte simétricamente en ambos transistores resultando que en continua

$$I_{C1} \approx I_{C2} \approx \frac{I_{EE}}{2} \quad (6.21)$$

Cuando se aplica una tensión de entrada diferencial, la suma de corriente en ambos transistores se mantiene constante a I_{EE} , es decir,

$$I_{C1} + I_{C2} = I_{EE} \quad (6.22)$$

Esto significa que un incremento de corriente en un transistor origina una disminución de corriente en la misma proporción en el otro transistor. La gráfica de la figura 6.7.b presenta la característica de transferencia del amplificador cuando se aplica una tensión en modo diferencial. Este circuito opera con tensiones máximas de entrada en modo diferencial bajas; del orden de $100mV \sim 4V_T$. Superado este valor uno de los transistores se corta y por el otro circula toda la corriente I_{EE} . Las características de transferencia son lineales en una pequeña región de operación ($\pm 2V_T$). Una modificación de este amplificador para que trabaje con tensiones en modo diferencial mayores consiste en añadir una resistencia de emisor tal como se describe en la figura 6.8.a. Este circuito mantiene la simetría de un amplificador diferencial aumentando el rango de tensiones de entrada. Este efecto se puede observar claramente en la figura 6.8.b en donde la característica de transferencia tiene un rango de entrada lineal mayor según aumenta R_E . El inconveniente es que la ganancia en modo diferencial disminuye. Para este circuito, se puede demostrar que si $h_{re}=h_{oe}=0$, la ganancia en modo diferencial vale

$$A_d = \pm \frac{h_{fe} R_C}{h_{ie} + (1 + h_{fe}) R_E} \quad (6.23)$$

Valores razonables de R_E deben estar comprendidos entre 50 a 100Ω ya que con valores grandes la A_d se reduce excesivamente.




Figura 6.8. a) Amplificador diferencial con resistencia de emisor. b) Característica de transferencia del circuito para diferentes valores de resistencia de emisor.

6.3.1.- Amplificador diferencial con carga activa

Las fuentes de corriente pueden ser utilizadas como carga activa en un amplificador diferencial. El espejo de corriente es el circuito que mejor se adapta al tener una resistencia interna no demasiado elevada la cual elimina problemas de polarización y mantiene una ganancia muy alta. La figura 6.9.a muestra la estructura de un amplificador diferencial que tiene una carga activa constituida por el espejo de corriente formado por los transistores PNP Q3, Q4 y Q5. Por necesidades de polarización la intensidad de referencia de este espejo tiene que ser la mitad de I_{EE} ya que las intensidades de colector de Q1 y Q4, y Q2 y Q3 deben ser idénticas. Fácilmente se puede comprobar aplicando las propiedades de simetría del amplificador diferencial que la ganancia en modo diferencial es

$$A_d = -h_{fe} \frac{h_{oep}^{-1} \parallel h_{oen}^{-1}}{h_{ie}} \quad (6.24)$$

donde h_{oep} y h_{oen} es la resistencia de salida de un transistor PNP y NPN respectivamente.




Figura 6.9. Amplificador diferencial con a) carga activa y b) carga activa modificada.

En la figura 6.9.b se presenta un amplificador diferencial con una carga activa constituida por un espejo de corriente (Q3,Q4) que necesita menos dispositivos que el caso anterior. Tiene una única salida que proporciona

una conversión de entrada diferencial-salida simple (*differential to single-ended conversion*) y, aunque en principio se rompe la simetría del amplificador diferencial, este circuito tiene una ganancia en modo diferencial que se aproxima al valor expresado en la ecuación 6.24.

6.3.2.- Ejemplo de un amplificador diferencial bipolar complejo

En este apartado se va a realizar una análisis simplificado un amplificador diferencial completo de la figura 6.10 constituido por varias etapas amplificadoras conectadas en cascada. Básicamente, es un amplificador operacional formado por una etapa diferencial de entrada (Q1,Q2), otra etapa diferencial intermedia (Q7,Q8) y la etapa de salida en configuración de seguidor de emisor (Q9).




Figura 6.10. Amplificador diferencial completo.

- **Análisis DC.** El análisis en continua de este amplificador se realiza suponiendo nulas las entradas v_{i1} y v_{i2} y despreciando las corrientes de base.. En la polarización de las etapas diferenciales se utiliza dos espejos de corriente, uno basado en transistores NPN (Q3,Q4) y otro en PNP (Q5,Q6), cuya corriente de referencia se fija a través de R_D . Si se desprecia las corrientes de base de los transistores se verifica que

$$I_{C3} \approx I_{C4} \approx I_{C5} \approx I_{C6} = I_{EE} = \frac{2V_{CC} - 2V_{BE}}{R_D} = 1mA \quad (6.25)$$

Por consiguiente, aplicando el principio de simetría a ambos amplificadores diferenciales

$$I_{C1} \approx I_{C2} \approx I_{C7} \approx I_{C8} = \frac{I_{EE}}{2} = 0.5mA \quad (6.26)$$

Luego, la tensión de salida

$$v_o \approx I_{C8}R_{C2} + 3V_D - V_{BE9} - V_{CC} = 0V \quad (6.27)$$

es nula en ausencia de señal.




Figura 6.11. a) Aplicación del principio de simetría al circuito de la figura 6.10; b) Modelo equivalente de pequeña señal.

- **Ánálisis de pequeña señal.** Al despreciar el parámetro h_{oe} los espejos de corriente son ideales resultando que la ganancia en modo común es nula. Ello permite aplicar los principios de simetría del amplificador diferencial en modo diferencial, reduciendo el análisis de este amplificador al circuito mostrado en la figura 6.11.a. La tensión de salida v_o es prácticamente la tensión del colector de Q8 al ser la ganancia en tensión de la etapa de salida prácticamente 1 (se trata de una seguidor de emisor). Además, Q8 tiene como carga la resistencia R_{C2} y la impedancia de entrada de Q9 que en la figura 6.11.a. se representa por Z_9 . El valor de Z_9 es

$$Z_9 = h_{ie} + (1 + h_{fe}R_E) \approx 2M\Omega \quad (6.28)$$

Por consiguiente, se puede hacer la siguiente aproximación $R_{C2} \parallel Z_9 \approx R_{C2}$. La ganancia del amplificador de la figura 6.11.a se puede obtener resolviendo el circuito equivalente de la figura 6.11.b. De esta forma,

$$\begin{aligned} A_d &= \frac{v_o}{v_{id1}/2} = \frac{v_{od2}/2}{v_{id1}/2} = \frac{v_{od1}/2}{v_{id1}/2} \frac{v_{od2}/2}{v_{od1}/2} = A_{d1}A_{d2} = \\ &= \left(\frac{-h_{fe}(R_{C1} \parallel h_{ie})}{h_{ie}} \right) \left(\frac{-h_{fe}R_{C2}}{h_{ie}} \right) \approx 92 \cdot 10^3 \end{aligned} \quad (6.29)$$

Luego, la ganancia del amplificador completo

$$A_{OL} = \frac{v_o}{v_{id}} = \frac{1}{2} \frac{v_o}{v_{id1}/2} = \frac{A_d}{2} \approx 46 \cdot 10^3 \quad (6.30)$$

La impedancia de entrada en modo diferencial es $Z_{id} = 2h_{ie} = 10k\Omega$, y la impedancia de salida vale

$$Z_o = R_E \parallel \frac{R_{C2} + h_{ie}}{1 + h_{fe}} \approx \frac{R_{C2} + h_{ie}}{1 + h_{fe}} = 110\Omega \quad (6.31)$$

En la figura 6.12 se muestra el modelo equivalente del amplificador completo.




Figura 6.12. Modelo equivalente simplificado del amplificador de la figura 6.10.

6.4.- Amplificadores diferenciales FET

La impedancia de entrada de un amplificador diferencial puede ser muy alta si se utiliza transistores FET. La

figura 6.13.a presenta un amplificador diferencial básico basado en los transistores NMOS, M1 y M2, cuya polarización se realiza a través de una fuente de corriente de valor I_{SS} con una resistencia interna R_{SS} y la figura 6.13.b muestra el circuito equivalente de pequeña señal. Al presentar este amplificador las mismas características de simetría descritas en el amplificador diferencial bipolar se puede utilizar la conversión a señal modo diferencial y modo común. Por similitud, en modo diferencial el terminal fuente de estos transistores se comporta como un nudo de masa virtual y en modo común la resistencia R_{SS} se descompone en dos en paralelo. Aplicando estos principios de simetría es sencillo comprobar que la ganancia en modo diferencial y común vale

$$A_d = -g_m(R_D \parallel r_d)$$

$$A_c = \frac{-\mu R_D}{2R_{SS}(1+\mu) + r_d + R_D} \quad (6.32)$$




Figura 6.13.a) Amplificador diferencial simple de transistores NMOS. b) Circuito equivalente de pequeña señal.

La ganancia de este amplificador puede mejorarse utilizando cargas activas. En las figura 6.14 aparece un amplificador diferencial NMOS con carga activa formado por los transistores M3 y M4. M3 y M4 tienen la puerta y el drenador cortocircuitado de forma que en pequeña señal pueden ser sustituidos por un elemento resistivo de valor $r_{dl} \parallel 1/g_{ml}$ (subíndice l de *load*). Las expresiones de la A_d y A_c son similares a las descritas en la ecuación 6.32 sustituyendo la R_D por la carga equivalente $r_{dl} \parallel 1/g_{ml}$.

La tecnología CMOS permite realizar también amplificadores diferenciales con carga activa. El amplificador de la figura 6.15.a utiliza un espejo de corriente de transistores PMOS como carga activa y el de la figura 6.15.b otro espejo de corriente autopolarizado con salida simple que realiza una conversión salida simple-entrada diferencial. En ambos casos se puede demostrar que, en primera aproximación, las ganancias en modo diferencial y común valen

$$A_d = \pm g_{mi}(r_{dl} \parallel r_{di}) \quad y \quad A_c = \frac{-1}{2g_{mi}R_{SS}\left(1 + \frac{r_{dl}}{r_{di}}\right)} \quad (6.33)$$




Figura 6.14. Amplificador diferencial NMOS con carga activa.

siendo el subíndice l relacionado con M3 y M4 y el subíndice i con M1 y M2.




Figura 6.15. Amplificador diferencial CMOS con a) espejo de corriente y b) autopolarizado.

Los transistores JFET al tener una tecnología compatible con los BJT pueden ser fabricados simultáneamente en un circuito integrado. Con ello, se combina las características de ambos dispositivos como son su alta impedancia de entrada (JFET) y linealidad y altas prestaciones (BJT). En la figura 6.16 se muestra un ejemplo práctico correspondiente a la etapa de entrada del amplificador operacional TL080 de Texas Instruments que utiliza PJFET como transistores de entrada de la etapa diferencial y transistores bipolares para polarización y amplificación. La etapa de entrada diferencial está constituida por Q6 y Q7 cuya carga activa lo forma la fuente de corriente Q1 y Q2; las corrientes de entrada son del orden de pA. Q4 actúa como amplificador en configuración seguidor de emisor con objeto de introducir una carga de muy alto valor a Q7 y servir de etapa de interfase con la siguiente etapa amplificadora basada en Q5. Q3 introduce una carga similar a Q4 para mantener la simetría de la etapa diferencial. Q8, Q9 y Q10 son fuentes de corriente (Widlar y espejo de corriente respectivamente) para polarización del circuito. Como es frecuente en los amplificadores operacionales, factores de disimetría en la etapa diferencial hace que en ausencia de señal de entrada la salida no sea nula, en contra de lo que debe suceder en teoría (*offset null*). Para corregir este efecto, algunos amplificadores tienen salidas al exterior que mediante un potenciómetro variable se corrige el desequilibrio de la etapa diferencial y se anula este efecto. En la figura se indica la situación y valor típico del potenciómetro.




Figura 6.16. Etapa de entrada del TL080 basada en JFET con corrección de *offset*.

Para corregir este efecto, algunos amplificadores tienen salidas al exterior que mediante un potenciómetro variable se corrige el desequilibrio de la etapa diferencial y se anula este efecto. En la figura se indica la situación y valor típico del potenciómetro.

Problemas

P6.1 Para el amplificador diferencial de la figura P6.1, se pide:

- La tensión v_{o1} y v_{o2} en DC.
- Ganancia en modo diferencial y común.
- Si $v_{i1}=1.02V$ senwt y $v_{i2}=1.025V$ senwt, determinar la v_{od} , v_{oc} , v_{o1} y v_{o2} .

Datos: $h_{FE}=100$, $h_{fe}=100$, $h_{ie}=3333\Omega$, $h_{re}=h_{oe}=0$.




Figura P6.1

P6.2 Repetir el problema P6.1 con el circuito de la figura P6.2.




Figura P6.2

P6.3 En la figura P6.3 se muestra un amplificador diferencial con carga activa (transistores Q6 y Q7). ¿Qué ventajas e inconvenientes presenta una carga activa frente a una carga resistiva?. Para este circuito, se pide:

- el valor adecuado de R_2 para que el circuito se encuentre polarizado correctamente. Despreciar las corrientes de base.
- A_d y A_c .

Datos: NPN: $h_{ie}=5k\Omega$, $h_{fe}=100$, $h_{oe}=1/50k\Omega$, $h_{re}\sim 0$. PNP: $h_{ie}=6k\Omega$, $h_{fe}=60$, $h_{oe}=1/50k\Omega$, $h_{re}\sim 0$.






Figura P6.3

P6.4 Calcular la tensión v_{o1} y v_{o2} en continua y la A_d del amplificador diferencial basado en un par Darlington de la figura P6.4. Datos: $h_{FE}=90$, $h_{ie}=5k\Omega$, $h_{fe}=100$, $h_{re}=h_{oe}=0$.




- P6.5** Comprobar que aplicando el principio de simetría el amplificador diferencial de la figura P6.5 verifica las siguientes expresiones. Nota: $h_{re}=h_{oe}=0$.

$$A_d = -\frac{h_{fe} \left(R_C \parallel \frac{R_L}{2} \right)}{h_{ie}} \quad \text{y} \quad A_c = -\frac{h_{fe} R_C}{h_{ie} + (1 + h_{fe}) 2 R_E}$$




- P6.6** Calcular la I_D de los transistores NMOS del amplificador diferencial de la figura P6.6. Determinar la A_d y la tensión de salida v_o1 cuando $v_{i1}=2V+0.1V \sin \omega t$ y $v_{i2}=2V$.

Datos: $k=33\mu A/V^2$, $V_T=1V$, $W_1=W_2=10\mu m$, $W_3=20\mu m$, $L_1=L_2=L_3=4\mu m$.




- P6.7** Determinar el valor de la resistencia R para que que el circuito de la figura P6.7 esté polarizado correctamente. Calcular el valor de la A_d . Datos: $W_1=W_2=15\mu m$, $W_3=W_4=W_5=30\mu m$, $L_1=L_2=L_3=L_4=L_5=4\mu m$
- NMOS: $k=66\mu A/V^2$, $V_T=1V$, $gm_1=gm_2=1m\Omega^{-1}$, $r_{dl}=r_{d2}=100k\Omega$;
- PMOS: $k=33\mu A/V^2$, $V_T=-1V$, $gm_3=gm_4=gm_5=0.5m\Omega^{-1}$, $r_{d3}=r_{d4}=r_{d5}=150k\Omega$.



- P6.8** Calcular la tensión v_{o1} y v_{o2} en continua y la relación $A_1=v_{o1}/i_1$ y $A_2=v_{o2}/i_1$ del amplificador de la figura P6.8. Datos: $h_{fe}=100$, $h_{ie}=2k\Omega$. Nota: Despreciar las intensidades de base frente al resto de las

intensidades del circuito.



P6.9 El circuito de la figura P6.9 es un amplificador diferencial típico de un amplificador operacional. Para este circuito se pide:

- Calcular las intensidades I_1, I_2, I_3, I_4, I_5 e I_6 y el valor de v_o en continua. Utilizar los principios de simetría de los amplificadores diferenciales. Despreciar la I_B frente a I_C ($I_B \ll I_C$).
- Calcular la ganancia en modo diferencial.
- Si $v_{i1}=10\text{mV} \text{ sen} \omega t$ y $v_{i2}=0 \text{ V}$, calcular

la v_o .

Datos: NPN: $h_{fe}=200$, $h_{ie}=5\text{k}\Omega$, $h_{oe}^{-1}=50\text{k}\Omega$, $h_{re}=0$; PNP: $h_{fe}=150$, $h_{ie}=3\text{k}\Omega$, $h_{oe}^{-1}=50\text{k}\Omega$, $h_{re}=0$

Nota: Considerar únicamente el parámetro h_{oe} en los transistores Q2, Q3, Q10 y Q11. En el resto se tomará como nulo.

P6.10 Comprobar el valor de las tensiones indicadas en el esquema del amplificador operacional MC1530 de la figura P6.10.

Nota: Despreciar las intensidades de base.

P6.11 La figura P6.11 muestra el esquema de un amplificador operacional sencillo. Se pide:

- Calcular las intensidades que circula por cada uno de los transistores y el valor de v_o en continua. Utilizar los principios de simetría de los amplificadores diferenciales. Despreciar la I_B frente a I_C ($I_B \ll I_C$).
- Determinar la potencia de disipación de este circuito.
- Si los transistores Q1 y Q2 tienen una $h_{FE}=100$, calcular las corrientes de entrada.




Figura P6.9

- d) Obtener el modelo equivalente en tensión del amplificador utilizando las aproximaciones que se consideren

oportunas.

Datos: NPN: $h_{fe}=150$, $h_{ie}=5\text{k}\Omega$, $h_{oe}=h_{re}=0$;
PNP: $h_{fe}=120$, $h_{ie}=4\text{k}\Omega$, $h_{oe}=h_{re}=0$.




Figura P6.10




Figura P6.11

TEMA 7

Etapas de salida

7.1.- Introducción

Las etapas de salida, también denominadas etapas de potencia, son configuraciones especiales localizadas a la salida de un amplificador utilizadas para proporcionar cierta cantidad de potencia a una carga con aceptables niveles de distorsión. Además, una etapa de salida debe ser independiente del propio valor de la carga, tener reducido consumo estático de potencia y no limitar la respuesta en frecuencia del amplificador completo.

Las etapas de salida son diseñadas para trabajar con niveles de tensión y corriente elevados. Las aproximaciones y modelos de pequeña señal no son aplicables o deben ser utilizados con mucho cuidado. Sin embargo, la linealidad de una etapa es una medida que proporciona la calidad del diseño, muchas veces caracterizada a través de la distorsión armónica total (*total harmonic distortion* o THD). Este parámetro es un valor eficaz o rms de las componentes armónicas de la señal de salida, sin incluir la fundamental de la entrada, expresada a través del porcentaje en términos de rms respecto a la fundamental. Los equipos de sonido de alta fidelidad tienen un THD inferior a 0.1%.

Otro parámetro importante de una etapa de potencia es su eficiencia, que indica el porcentaje de potencia entregada a la carga respecto de la potencia total disipada por la etapa. Un valor alto de eficiencia se traduce en una mayor duración del tiempo de vida de las baterías o en el uso de fuentes de alimentación de bajo coste, además de minimizar los problemas de disipación de potencia y coste del propio transistor de potencia. Es por ello, que las etapas de salida utilizan transistores de potencia ($> 1W$) y el uso de aletas refrigeradoras resulta en algunos casos imprescindible.

Las etapas de salida tradicionalmente son clasificadas de acuerdo a la forma de onda de la corriente de colector del transistor de salida en clase A, clase B, clase AB y clase C. La figura 7.1 ilustra esta clasificación. En la etapa clase A (figura 7.1.a), el transistor es polarizado con un corriente en continua de valor I_{CQ} mayor que la corriente de alterna de amplitud I_c de forma que el periodo de conducción es de 360° . En contraste, en la clase B (figura 7.1.b) la polarización DC es nula y sólo conduce en un semiperíodo de la señal de entrada (180°). Como se estudiará más tarde, existe otro transistor que estará activo en el siguiente semiperíodo alternando las fases. La etapa clase AB (figura 7.1.c), intermedio entre la A y la B, el transistor conduce un ángulo ligeramente superior a 180° y mucho menor que 360° . En la etapa clase C (figura 7.1.d) conduce ángulos inferiores a 180° y son empleadas usualmente en radiofrecuencia como por ejemplo teléfonos móviles y transmisores de radio y TV. Por sencillez, en este tema sólo se estudiarán las etapas de salida clase A, B y AB.




Figura 7.1. Clasificación de las etapas de salida: **a)** clase A, **b)** clase B, **c)** Clase AB y **d)** Clase C.

7.2.- Cálculos de potencia

En el análisis de etapas de salida es importante realizar cálculos de potencia. Los transistores tienen limitaciones sobre la cantidad de potencia que pueden suministrar o disipar, cuyo valor no debe superar un máximo establecido por el fabricante. A su vez, la etapa de salida debe proporcionar una determinada potencia a la carga.

- **Potencia promedio (average).** La potencia promedio suministrada o disipada por un circuito lineal o no lineal se define como

$$P = \frac{1}{T} \int_0^T V(t)I(t)dt \quad (7.1)$$

siendo $V(t)$ e $I(t)$ la tensión y corriente que circula por el circuito y T el periodo. En la práctica, un amplificador tiene dos componentes: DC y AC (que por sencillez se considera del tipo sinusoidal). De esta manera, las tensiones y corrientes se pueden expresar como

$$\begin{aligned} V(t) &= V_{DC} + v(t) \\ I(t) &= I_{DC} + i(t) \end{aligned} \quad (7.2)$$

Sustituyendo 7.2 en 7.1 resulta que la potencia promedio es

$$P = \frac{1}{T} \int_0^T (V_{DC} + v(t))(I_{DC} + i(t))dt = V_{DC}I_{DC} + \frac{1}{T} \int_0^T v(t)i(t)dt \quad (7.3)$$

puesto que las componentes $v(t)$ e $i(t)$ son sinusoidales con un valor promedio nulo, es decir,

$$\frac{1}{T} \int_0^T v(t)dt = \frac{1}{T} \int_0^T i(t)dt = 0 \quad (7.4)$$

La ecuación 7.3 indica que la potencia promedio suministrada (o consumida) por un circuito tiene dos componentes, uno relativo a términos de corriente continua y otra a términos de corriente alterna, supuesto que las componentes de tensión e intensidad tienen valor promedio nulo.

La potencia promedio de una componente sinusoidal también puede expresarse en términos de valores eficaces como

$$P = I_{ef}V_{ef} = \sqrt{\frac{1}{T} \int_0^T i^2(t)dt} \sqrt{\frac{1}{T} \int_0^T v^2(t)dt} \quad (7.5)$$

En el caso de que $v(t)$ e $i(t)$ sean señales sinusoidales, resulta que $I_{ef} = \hat{V}_o / \sqrt{2}$ e $I_{ef} = \hat{I}_o / \sqrt{2}$, siendo \hat{V}_o e \hat{I}_o las amplitudes. Por ejemplo, las tensión de 220 V de la red eléctrica es un valor eficaz que corresponde a una tensión pico de $220\sqrt{2}=311$ V. Como resultado, la ecuación 7.5 se transforma en

$$P = I_{ef}V_{ef} = \frac{1}{2} \hat{I}_o \hat{V}_o \quad (7.6)$$

• **Potencia promedio entregada a una carga resistiva.** La potencia promedio entregada a una carga resistiva de valor R_L suponiendo solamente componentes sinusoidales, se obtiene aplicando la ecuación 7.1

$$P = \frac{1}{T} \int_0^T v(t)i(t)dt = \frac{1}{T} \int_0^T R_L i^2(t)dt = \frac{1}{T} \int_0^T \frac{v^2(t)}{R_L} dt \quad (7.7)$$

Si se considera que la intensidad es sinusoidal, $i(t) = \hat{I}_o \cos \omega t$, la ecuación 7.7 se transforma en

$$P = \frac{1}{T} \int_0^T R_L (\hat{I}_o \cos \omega t)^2 dt = \frac{R_L}{T} \int_0^T \frac{\hat{I}_o^2}{2} (1 + \cos 2\omega t) dt = \frac{\hat{I}_o^2}{2} R_L = \frac{1}{2} \hat{I}_o \hat{V}_o = \frac{\hat{V}_o^2}{2R_L} \quad (7.8)$$

• **Potencia promedio suministrada por una fuente de alimentación.** Una fuente de alimentación mantiene la tensión constante (V_{CC}) mientras la intensidad varía con el tiempo. Suponiendo corrientes sinusoidales, la potencia promedio suministrada por una fuente de alimentación viene dada por

$$P = \frac{1}{T} \int_0^T V_{CC} I(t)dt = \frac{1}{T} \int_0^T V_{CC} (I_{DC} + i(t))dt = V_{CC} I_{DC} \quad (7.9)$$

es decir, solamente depende de sus componentes DC y es independiente de las corrientes en alterna.

- **Rendimiento.** El rendimiento (η) se define como la relación entre la potencia promedio en alterna disipada por la resistencia de carga y la potencia suministrada por las fuentes de alimentación al circuito, y se expresa como

$$\eta = \frac{P_{L,ac}}{P_{cc}} \quad (7.10)$$

El rendimiento es un parámetro muy importante en las etapas de salida ya que proporcionan una medida del porcentaje de potencia suministrada por las fuentes de alimentación que es desviada a la carga. Su valor está comprendido $0 \leq \eta \leq 1$. Un rendimiento bajo $\eta < 0.25$ indica que la mayoría de la potencia es disipada por los dispositivos del circuito de forma que un porcentaje muy bajo se destina a la carga. Por el contrario, una valor alto ($\eta > 0.75$) indica que la carga es el elemento que recibe mayor aportación de potencia.




Figura 7.2. a) Etapa de salida clase A y b) curva de transferencia en tensión (VTC) referida a v_s .

7.3.- Etapa de salida clase A

La etapa de salida clase A más sencilla es el seguidor de emisor aunque su eficiencia es bastante baja (< 0.25). La figura 7.2.a muestra el esquema de este tipo de etapa polarizada con una fuente de tensión adicional (V_{BB}) para que en ausencia de señal ($v_s=0$) la V_o sea $V_{CC}/2$; en este caso $V_{BB}=V_{CC}/2+V_{BE}$. Es decir, la corriente de colector en continua de este transistor es

$$I_{CQ} = \frac{V_{CC}}{2R_L} \quad (7.11)$$

La figura 7.2.b presenta su curva de transferencia en tensión (VTC) respecto a la señal de entrada v_s . Al tratarse de un seguidor de emisor la ganancia es ~ 1 , luego la pendiente de la recta también es 1. Fácilmente se comprueba que la amplitud máxima de la tensión de salida es $V_{CC}/2$ limitada por la tensión de alimentación y siempre que Q esté centrada sobre la recta de carga estática. La potencia de disipación promedio en alterna disipada por R_L se obtiene a partir de la ecuación 7.8

$$P_L = \frac{\hat{V}_o^2}{2R_L} \quad (7.12)$$

y esa potencia es máxima cuando $\hat{V}_o(\max) = V_{CC}/2$ de forma que

$$P_{L(\max)} = \frac{(V_{CC})^2}{8R_L} \quad (7.13)$$

La potencia suministrada por las fuentes de alimentación se obtienen a partir de la ecuación 7.9

$$P_{CC} = V_{BB}I_{BQ} + V_{CC}I_{CQ} \cong V_{CC}I_{CQ} = \frac{(V_{CC})^2}{2R_L} \quad (7.14)$$

al ser $I_{BQ} \ll I_{CQ}$ y sustituyendo I_{CQ} por la ecuación 7.11. La máxima eficiencia se determina por las ecuaciones 7.13 y 7.14

$$\eta_{\max} = \frac{P_{L(\max)}}{P_{CC}} = \frac{1}{4} = 0.25 \text{ (25\%)} \quad (7.15)$$

7.4.- Etapa de salida clase B (Push-Pull)

La mayor desventaja de la anterior etapa de salida es el consumo estático de potencia incluso en ausencia de señal de entrada. En muchas aplicaciones prácticas existen largos tiempos muertos (*standby*) a la espera de señal de entrada o con señales intermitentes como es el caso de voz humana. Etapas de salida que desperdician potencia en períodos *standby* tiene efectos perniciosos importantes. En primer lugar, se reducen drásticamente el tiempo de duración de las baterías de los equipos electrónicos. En segundo lugar, ese consumo de potencia continuado provoca un incremento de temperatura en los dispositivos que limitan su tiempo medio de vida dando lugar a una mayor probabilidad de fallar con el tiempo el sistema electrónico.

La etapa de salida clase B tiene consumo estático de potencia en modo *standby* prácticamente cero. Utiliza dos transistores, uno NPN y otro PNP, en contrafase que conducen alternativamente en función de si la señal de entrada es positiva o negativa. De ahí, el nombre de *push-pull*. Otra ventaja adicional es su mejor eficiencia que puede alcanzar un valor máximo próximo al 78% muy superior al 25% de la etapa de salida clase A.




Figura 7.3. Etapa de salida clase B (*push-pull*): a) estructura básica y b) VTC.

En la figura 7.3.a se presenta la estructura básica de una etapa de salida clase B (*push-pull*). Utiliza transistores NPN y PNP que deben ser *complementarios*, es decir, de idénticas características para lograr una simetría en su modo de operación. Obsérvese como ambos transistores operan como seguidor de emisor con una ganancia en tensión muy próxima a 1.

La figura 7.3.b muestra la VTC de este circuito. Para $v_i=0$, ambos transistores se encuentran en corte ($v_o=0$) y el consumo estático de corriente es nulo (modo *standby*). Si se incrementa la tensión de entrada hasta que Q1 entra en conducción, $v_i > V_{BE1(on)}$, entonces aparece niveles apreciables de corriente en Q1 que circularán por la resistencia de carga; en este caso Q2 está en corte al verificarse $V_{BE2} > 0$. A partir de ahora, Q1 opera en la región lineal hasta alcanzar la saturación ($v_i > V_{CC} + V_{BE1} - V_{CE1(sat)}$). Similares resultados se obtienen para $v_i < 0$ siendo ahora Q2 el transistor que entra en la región lineal con una tensión máxima de salida limitada por la región de saturación ($v_i < -V_{CC} - V_{EB2} + V_{CE2(sat)}$), estando siempre Q1 en corte. Resumiendo, con $v_i > V_{BE1(on)}$ Q1 está en conducción y Q2 en corte y con $v_i < -V_{EB2(on)}$ Q1 está en conducción y Q2 en corte. Además, existe una zona muerta $-V_{EB2(on)} < v_i < V_{BE1(on)}$ que ambos transistores están en corte. Esta característica introduce una distorsión de salida, denominada distorsión de cruce (*crossover*), cuyo efecto puede observarse claramente en la figura 7.4. En la curva de la izquierda se observa una señal de entrada con diferentes amplitudes y en la derecha la tensión de la salida. En el caso 1, una señal de entrada de amplitud pequeña resulta fuertemente distorsionada debido al rango de valores necesarios para que algún transistor entre en conducción ($2V_{BE(on)}$). En el caso 2, al tener la señal de entrada suficiente amplitud este efecto es menos importante pero sigue existiendo un intervalo nulo de tensión en la salida cuando $-V_{EB2(on)} < v_i < V_{BE1(on)}$. El caso 3, una amplitud excesiva a la entrada origina recorte (*clipping*) a la salida; claramente se puede observar en la VTC de la figura 7.3.b los límites máximos de salida.




Figura 7.4. Salida de la etapa clase B *push-pull* para diferentes amplitudes de entrada.

7.4.1- Potencia de salida y eficiencia de la etapa clase B

A continuación se estudia la potencia y eficiencia de esta etapa suponiendo despreciable el efecto de distorsión de cruce, aproximación válida cuando las tensiones de alimentación son altas. En la figura 7.5 se muestran las formas de onda y corrientes de colector de la etapa clase B de la figura 7.3.a; estas corrientes definen a su vez las corrientes que suministra las fuentes de alimentación. Las corrientes de colector de los transistores tienen validez únicamente en un semiperíodo (periodo de conducción del transistor). Para obtener la potencia promedio suministrada por una fuente de alimentación es necesario utilizar la ecuación 7.9, resultando

$$\begin{aligned}
 P_{CC} &= \frac{1}{T} \int_0^T V_{CC} i_C(t) dt = \frac{V_{CC}}{T} \int_0^T \hat{I}_o \sin \omega t dt = \frac{V_{CC}}{T} \int_0^{T/2} \hat{I}_o \sin \omega t dt = \\
 &= \frac{V_{CC}}{T} \hat{I}_o \left[\frac{\cos \omega t}{\omega} \right]_0^{T/2} = \frac{V_{CC}}{T} \hat{I}_o \frac{2}{\omega} = \frac{V_{CC}}{T} \hat{I}_o \frac{2}{2\pi} = V_{CC} \frac{\hat{I}_o}{\pi} = \frac{V_{CC}}{\pi} \frac{\hat{V}_o}{R_L}
 \end{aligned} \tag{7.16}$$




Figura 7.5. Formas de onda. a) Tensión de entrada b) salida, c) Corriente de colector de Q1 y d) de Q2.

Puesto que cada fuente proporciona la misma magnitud de potencia, la potencia promedio total por ambas fuentes de alimentación es el doble de lo indicado en la ecuación 7.16 ($2P_{CC}$).

La potencia promedio entregada a la carga es

$$P_L = \frac{1}{2} \frac{\hat{V}_o^2}{R_L} \tag{7.17}$$

Luego, la eficiencia de esta etapa

$$\eta = \frac{P_L}{2P_{CC}} = \frac{\pi}{4} \frac{\hat{V}_o}{V_{CC}} \tag{7.18}$$

Obsérvese cómo la eficiencia de esta etapa es independiente de R_L y varía linealmente con la amplitud de salida. La eficiencia máxima se produce para una amplitud máxima de la tensión de salida que es $V_{CC} - V_{CE}(\text{sat}) \equiv V_{CC}$, resultando que

$$\eta_{\max} = \frac{\pi}{4} \frac{V_{CC} - V_{CE}(\text{sat})}{V_{CC}} \approx \frac{\pi}{4} = 0.785 \quad (78.5\%) \tag{7.19}$$

7.5.- Etapa de salida clase AB (Push-Pull)

La distorsión de cruce característica de la etapa de salida clase B anterior puede ser eliminada añadiendo algún circuito que polarice a los transistores de salida con unas corrientes de polarización bajas, pero suficientes para que su punto de trabajo esté en la región lineal (próxima a la región de corte). Las figuras 7.6.a y 7.6.b presentan las configuraciones más utilizadas para polarizar los transistores de salida: con diodos y con un multiplicador V_{BE} .




Figura 7.6. Etapa clase AB con polarización por a) diodos y b) multiplicador V_{BE} .

- **Polarización con diodos.** La figura 7.6.a muestra la polarización basada en dos diodos. En ausencia de señal, $v_i=0$, la caída de tensión en diodo D1 hace que el transistor Q1 esté en la región lineal con una corriente de colector baja y lo mismo sucede a Q2 con el diodo D2; es decir, ambos transistores conducen. Cuando se aplica una tensión a la entrada uno de los transistores estará en la región lineal y el otro cortado, funcionando de una manera similar a la etapa clase B anterior pero con la ausencia de distorsión de cruce. En este caso la potencia promedio suministrada por una fuente de alimentación, utilizando la ecuación 7.16, es

$$P_{CC} = \frac{V_{CC}}{\pi} \frac{\hat{V}_o}{R_L} + I_Q V_{CC} \quad (7.20)$$

En general, el segundo término es despreciable frente al primero y el valor de la eficiencia indicada en las ecuaciones 7.18 y 7.19 siguen siendo válidas.

La polarización con diodos presenta una importante ventaja al proporcionar estabilización de la polarización con la temperatura. Al aumentar la temperatura, la V_{BE} de los transistores disminuye pero a su vez la caída de tensión de los diodos también lo que permite mantener constante la corriente de polarización de los transistores de salida.

- **Polarización con un multiplicador V_{BE} .** Otro procedimiento para obtener la diferencia de tensión $2V_{BE}$ entre la base de los transistores necesaria para eliminar la distorsión de cruce es utilizar lo que se denomina un

multiplicador de V_{BE} mostrado en la figura 7.6.b. Este circuito consiste en un transistor (Q3) con dos resistencias (R_1 y R_2) conectadas entre su colector y emisor con la base. Si se desprecia la corriente de base (para ello R_1 y R_2 deben ser de unos pocos $k\Omega$) entonces la corriente que circula por R_1 es V_{BE3}/R_1 y la tensión entre el colector y emisor de ese transistor es

$$V_{CE3} = \frac{V_{BE3}}{R_1} (R_1 + R_2) = V_{BE3} \left(1 + \frac{R_2}{R_1}\right) \quad (7.21)$$

es decir, la tensión V_{CE3} se obtiene multiplicando la V_{BE3} por un factor $(1+R_1/R_2)$.




Figura 7.7. Ejemplo de la etapa clase B del amplificador operacional μ A741: a) Estructura del circuito y b) VTC.

- **Etapa de salida de un amplificador operacional.** Como ejemplo práctico en la figura 7.7.a se muestra la estructura simplificada de la etapa de salida del amplificador operacional μ A741 y su curva de transferencia en tensión. La tensión de entrada se aplica a la base de Q6 y la salida está formada por Q1 y Q2. Q3 polariza a Q4 y Q5 para eliminar la distorsión de cruce tal como se muestra en la VTC de la figura 7.7.b. Sin embargo, en ausencia de señal ($v_o=0$) aparece una pequeña corriente (0.17mA) que circula por Q1 y Q2 al no estar totalmente en corte. (clase AB)

7.6.- Protección contra sobrecarga

Una carga resistiva de salida muy baja, en el caso extremo un cortocircuito, puede dañar una etapa de salida. Para evitar este problema, a estas etapas se incorporan circuitos de protección que limitan la intensidad máxima de salida. En la figura 7.8.a se muestra un ejemplo típico de este circuito constituido por Q2 y R que limitan la intensidad I_o máxima de Q1. El funcionamiento es el siguiente. Para corrientes I_o bajas, el transistor Q2 está cortado ya que $I_o R < V_{BE2\gamma}$; en estas condiciones $I_i = I_{B1}$ e $I_o = \beta I_i$. Q2 va a entrar en conducción cuando la caída de tensión en R es suficientemente alta para polarizar la unión base-emisor. Si Q2 conduce “roba” intensidad de base a Q1 porque ahora $I_i = I_{C2} + I_{B1}$ o $I_{B1} = I_i - I_{C2}$ siendo la intensidad de salida prácticamente constante de valor $I_o = V_{BE2}/R \approx 28mA$. Este efecto se observa en la gráfica de la figura 7.8.b. Sin Q2, la corriente de salida I_o depende linealmente de la intensidad de entrada I_i . Con Q2, este transistor actúa cuando la I_o alcanza los 28mA

limitando la intensidad de salida alrededor de este valor.




Figura 7.8. a) Circuito de protección para limitar la intensidad de salida. b) Característica de transferencia entrada/salida de Q1 sin y con Q2.

7.7.- Distorsión armónica

En un amplificador ideal la señal de salida es una réplica exacta de la señal de entrada. En amplificadores reales, debido a las características no lineales de los dispositivos, aparecen distorsiones que introducen modificaciones en las señales de salida. Entre los diferentes tipos de distorsiones, la distorsión armónica es uno de los más característicos. Por ejemplo, una señal pura a la entrada de 1kHz se transforma a la salida del amplificador con distorsión armónica en otra señal que además de tener la componente fundamental (1kHz) posee señales de armónicas de 2kHz (segundo armónico), 3kHz (tercer armónico), etc. Los analizadores de espectro son instrumentos que miden los armónicos presentes en señales y aplican técnicas basadas en el análisis de Fourier para descomponer las diferentes componentes frecuenciales. El analizador de formas de onda permite de una manera más precisa medir a través de técnicas de filtrado las componentes armónicas de una señal distorsionada. En las etapas de salidas clase AB y B, la distorsión es debida principalmente a los armónicos impares, siendo el tercer armónico el dominante.

La distorsión armónica total o THD (*Total Harmonic Distortion*) es un parámetro que mide la distorsión armónica que presenta una señal a través de las componentes frecuenciales. El THD se define como

$$\text{THD} = \sqrt{D_2^2 + D_3^2 + D_4^2 + \dots} \quad (7.22)$$


donde D_2 es el cociente entre la amplitud del armónico de segundo orden y la amplitud de la componente fundamental, D_3 es cociente entre la amplitud del armónico del tercer orden y la amplitud de la componente fundamental, ...

Cuando la distorsión armónica aparece en la salida, la potencia promedio calculado para la señal sin distorsionar (P_0) no es correcta. La potencia promedio total de una señal distorsionada se define como


$$P_D = P_0 (1 + \text{THD}^2) \quad (7.23)$$

7.8.- Amplificadores de potencia integrados

Existe en el mercado una gran variedad de amplificadores de potencia realizados en circuitos integrados. La mayoría de ellos consisten en una etapa amplificadora de alta ganancia seguida de una etapa de salida clase AB. El LM380 de National Semiconductor Corporation es ejemplo típico de un amplificador integrado de ganancia fija (50). Este amplificador ha sido diseñado para operar con tensiones de alimentación V_s entre 12-22 V, proporciona una potencia de salida 2.5 W y tiene un consumo estático de potencia reducido de 0.13W a $V_s=18V$. La selección de V_s depende del valor de la resistencia de carga y la potencia requerida de salida. El fabricante proporciona curvas de la potencia de disipación del circuito con la potencia de salida para diferentes valores de V_s y resistencia de carga. La figura 7.9.a presenta una de esas curvas para una carga de 8Ω (carga típica de un altavoz) e incluye además las rectas correspondientes a una THD del 3% y 10%. La figura 7.9.b muestra una aplicación típica de este amplificador. Otro ejemplo de amplificador de potencia es el LH0101 de National Semiconductor fabricado en tecnología de película delgada capaz de proporcionar hasta 60 W de salida y con un ancho de banda de 300kHz.



a)



b)

Figura 7.9. a) Curva de disipación con la potencia de salida de amplificador de audio LM380 para diferentes valores de la tensión de alimentación. b) Aplicación típica de este amplificador.

7.9.- Consideraciones térmico-ambientales

La potencia entregada a un dispositivo en forma de corriente eléctrica se transforma en calor. Este calor hace aumentar su temperatura que debe ser mantenida dentro de unos límites aceptables. Por ejemplo, la temperatura máxima que puede soportar las uniones de un semiconductor (diodos, transistores, etc ..) está comprendida entre 150 y 175 °C. La figura 7.10 describe gráficamente el sistema de conversión eléctrica en calor y su proceso de disipación. El semiconductor recibe corriente eléctrica que se transforma en calor. Este calor se transmite a la cápsula y ésta la radiará al exterior. Si la potencia disipada por el semiconductor es constante se alcanzará un equilibrio térmico




Figura 7.10. Radiación de calor.

estable después de un tiempo suficiente, siempre que no se deteriore el dispositivo.

Para medir la capacidad de eliminar el calor se introduce el concepto de *resistencia térmica* (generalmente representada por el símbolo θ) como la resistencia que opone los materiales al paso de la transmisión de calor entre dos temperaturas. Como es evidente, una encapsulado metálico disipará más calor que uno de plástico por presentar menor resistencia térmica el primero que el segundo. El aumento de la temperatura de la unión de un semiconductor por encima de la temperatura de la cápsula está relacionado con la potencia disipada mediante la ecuación

$$T_j - T_c = P_j \theta_{jc} \quad (7.24)$$

donde T_j es la temperatura en °C de la unión del semiconductor, T_c es la temperatura en °C de la cápsula, P_j es la potencia eléctrica en W y θ_{jc} es la resistencia térmica en °C/W entre la unión y la cápsula. Esta resistencia térmica es función del tipo de semiconductor y cápsula (plástico, cerámico, metálica,...) y es especificada por el fabricante. La temperatura de la cápsula se transmite a su vez al exterior. El aumento de la temperatura de la cápsula por encima de la temperatura ambiente (T_a) se expresa mediante la ecuación

$$T_c - T_a = P_j \theta_{ca} \quad (7.25)$$

siendo θ_{ca} la resistencia térmica entre la cápsula y el exterior. La relación entre la potencia eléctrica absorbida por la unión, su temperatura y la temperatura ambiente se obtiene combinando las ecuaciones 7.24 y 7.25 resultando que

$$T_j - T_a = P_j (\theta_{jc} + \theta_{ca}) = P_j \theta_{ja} \quad (7.26)$$




Figura 7.11. Curvas de degradación: a) de la temperatura de la cápsula; b) de la temperatura ambiente.

El fabricante suele proporcionar dos tipos de resistencia

- 1) θ_{ja} o R_{thj-a} o resistencia térmica entre la unión y el ambiente. Resistencia térmica propia del transistor que incluye la resistencia térmica de la cápsula-ambiente.
- 2) θ_{jc} o R_{thj-c} o resistencia térmica entre la unión y la cápsula.

Ambos parámetros se expresan también a través de las curvas de degradación tal como se muestran en las gráficas de figura 7.11. Indican la máxima disipación de potencia admisible para una temperatura de cápsula

(figura 7.11.a) o para una temperatura ambiente (figura 7.11.b). Estas curvas se obtienen a partir de las ecuaciones 7.24 y 7.25 limitadas por la potencia máxima ($P_j(\max)$) de disipación del dispositivo y la temperatura máxima ($T_j(\max)$) que puede alcanzar la unión. La figura 7.12 presenta diferentes tipos de encapsulados utilizados por el fabricante y la tabla 7.1 sus correspondientes resistencias térmicas θ_{jc} y θ_{ja} . Los transistores de potencia tienen encapsulados tipo TO.3 de baja θ_{ja} a diferencia de los de baja potencia que usan encapsulados de mayor resistencia térmica. Como es evidente, el coste de un encapsulado es inversamente proporcional a su resistencia térmica.

La disminución de la resistencia térmica de los dispositivos se realiza utilizando aletas refrigeradoras, también denominados radiadores, que se adhieren al dispositivo a través de mica o pasta de silicona. En la figura 7.13 se presenta el sistema de fijación de una aleta a un dispositivo. La ecuación de disipación de calor en este tipo de estructuras es

$$T_j - T_a = P_j(\theta_{jc} + \theta_{cr} + \theta_{ra}) \quad (7.27)$$

θ_{jc} es un parámetro fijado por el encapsulado proporcionado por el fabricante, θ_{cr} es la resistencia térmica entre el dispositivo y la aleta refrigeradora y θ_{ra} es la resistencia térmica de la aleta. La θ_{cr} está tabulada para diferentes encapsulados en función del tipo de material utilizado para fijar la aleta a la cápsula del dispositivo. Una conexión directa es el procedimiento que tiene una θ_{cr} más baja que puede ser reducido aún más si se añade pasta de silicona especial para estas aplicaciones. Sin embargo, muchos fabricantes utilizan los encapsulados metálicos como salida de un terminal del dispositivo; por ejemplo, muchos transistores de potencia que utilizan el modelo TO.3 tienen el colector conectado al revestimiento metálico exterior. Con ello, no existe aislamiento eléctrico entre dispositivo y aleta y puede resultar peligroso en muchos casos. La mica o mica+pasta de silicona es el aislante eléctrico más utilizado pero que tiene como inconveniente el de aumentar la resistencia térmica.




Figura 7.12. Diferentes tipos de encapsulados.

Tipo de contenedor	θ_{jc} o R_{thj-c}	θ_{ja} o R_{thj-a}
TO5-TO.39	10 a 60 °C/W	175 a 220 °C/W
TO.202	12 a 15 °C/W	60 a 90 °C/W
TO.126-SOT.32	3 a 15 °C/W	80 a 100 °C/W
TO.220-TO.66 (Plástico)	1.5 a 4.2 °C/W	60 a 70 °C/W
TO.3 (Plástico)	1 a 2 °C/W	35 a 45 °C/W
TO.66-SOT.9	4 a 5 °C/W	75 a 85 °C/W
TO.59-TO.60	1.5 a 3 °C/W	70 a 90 °C/W
TO.3	0.8 a 3 °C/W	30 a 40 °C/W
TO.117	15 a 35 °C/W	70 a 90 °C/W
SOT.48-SOE.2	1.8 a 6 °C/W	40 a 70 °C/W
DIAL.4L	1.25 a 5.6 °C/W	40 a 70 °C/W

Tabla 7.1. Resistencias térmicas para los encapsulados de la figura 7.13.




Figura 7.13. Montaje de una aleta refrigeradora.

Tipo contenedor	Contacto directo	Contacto directo más pasta de silicona	Contacto con mica	Contacto con mica más pasta de silicona
TO.39-TO.5	1	0.7	—	—
TO.126	1.4	1	2	1.5
TO.220	0.8	0.5	1.4	1.2
TO.202	0.8	0.5	1.4	1.2
TO.152	0.8	0.5	1.4	1.2
TO.90	0.5	0.3	1.2	0.9
TO.3 (Plástico)	0.4	0.2	1	0.7
TO.59	1.2	0.7	2.1	1.5
TO.117	2	1.7	—	—
SOT.48	1.8	1.5	—	—
DIAL.4L	1.1	0.7	—	—
TO.66	1.1	0.65	1.8	1.4
TO.3	0.25	0.12	0.8	0.4

Tabla 7.2. Resistencias térmicas capsula-aleta para diferentes tipos de aislante (en °C/W).




Figura 7.14. Diferentes tipos de aletas refrigeradoras.

Por último, el diseñador puede escoger la aleta refrigeradora más adecuada en función de las necesidades de potencia. En la figura 7.14 se presentan las más típicas. Suelen ser fabricados de aluminio ennegrecido para favorecer la disipación de calor. Las de mayor tamaño presentan menor resistencia térmica pero, a su vez, el precio es mayor. A veces, se añade a estas aletas un ventilador con objeto de producir aire en movimiento que refrigerue las aletas.


7.10.- Dispositivos de potencia

7.10.1.- Transistores bipolares de potencia


Los transistores BJT de potencia están diseñados para soportar niveles de tensión y corriente elevados y tienen una estructura física bastante diferente en comparación con los transistores de pequeña señal. La unión colector-base tiene gran área y el colector está fijado al encapsulado metálico para reducir su resistencia térmica. Los fabricantes proporcionan una zona de operación segura o SOA (*safe operating area*) para evitar el deterioro del dispositivo por efecto Joule. La figura 7.15.a indica esta zona dentro de las características i_C, v_{CE} del transistor en donde distinguen cuatro zonas límitrofes:

- 1 La corriente máxima del colector está limitada por los cables de conexión al encapsulado.
- 2 Hipérbola de disipación máxima definida por $v_{CE}i_C = P_D(\max)$.
- 3 Fenómenos de segunda ruptura debido a la no uniformidad en la corrientes de la unión emisor-base que originan zonas de alta temperatura y deriva térmica que destruyen esa unión.
- 4 Ruptura de la unión colector-emisor.

El fabricante proporciona la zona SOA en escala logarítmica de forma que las curvas se transforman en rectas. Un ejemplo de esta gráfica aparece en la figura 7.15.b extraída de las características del 2N3055. Las diferentes curvas se obtienen aplicando pulsos no repetitivos



a)



b)

Figura 7.15. a) Región SOA de un transistor bipolar de potencia. b) SOA en escala logarítmica para el transistor de potencia NPN 2N3055.

Las principales diferencias de un transistor bipolar de potencia con respecto a un transistor de pequeña señal son:

- 1.- A corrientes muy altas, la ecuación de Ebers-Moll en la región lineal es $I_C = I_S \exp(V_{BE}/2V_T)$.
- 2.- La h_{FE} es típicamente baja, entre 30 y 80, pudiendo llegar incluso a 5.
- 3.- La h_{ie} es más pequeña que la resistencia de difusión de los terminales. Los modelos de pequeña señal no son válidos.
- 4.- La f_T es baja, unos pocos MHz.
- 5.- La I_{CBO} es alta (μA) y se dobla cada $10^\circ C$.
- 6.- La BV_{CE0} está entre 50 y 60 V, pudiendo alcanzar valores de 500 V.
- 7.- $I_C(\max)$ es del orden de amperios llegando incluso a 100A.

7.10.2.- Transistores MOS de potencia

Los transistores MOS de potencia, similar a los transistores bipolares anteriores, son capaces de manejar niveles de tensión y corrientes elevados. Los transistores MOS de pequeña señal tienen una estructura incompatible para aplicaciones de potencia. Por ello, ha surgido una estructura muy popular basado en transistores MOS de enriquecimiento conocido como DMOS o de doble difusión MOS (*double-diffused vertical MOS transistor*) mostrado en la figura 7.16. La corriente controlada por la tensión de la puerta fluye desde las dos fuentes hasta el drenador a través del substrato ligeramente dopado. Los transistores DMOS son de canal estrecho pero poseen tensiones de ruptura de hasta 600 V y son capaces de manejar corrientes de 50 A. Este dispositivo se ha impuesto al V-groove MOS de la década de los 80 salvo, quizás, en aplicaciones de alta frecuencia.






Figura 7.16. Estructura física de un transistor vertical de alta potencia MOS (DMOS) de doble difusión.

Una característica del DMOS es la relación lineal entre la corriente de drenador y la tensión de puerta cuando se alcanza la velocidad de saturación. Este fenómeno se produce cuando los portadores móviles alcanzan una velocidad límite debido al elevado campo eléctrico a lo largo del canal estrecho. La figura 7.17.a describe la relación $i_D - v_{GS}$ de un transistor DMOS. Se distinguen tres regiones: corte cuando la $v_{GS} < V_T$, ley cuadrática en la cual la relación entre i_D y v_{GS} sigue la ecuación cuadrática clásica de un transistor MOS y lineal que debido a la velocidad de saturación existe una relación lineal entre la i_D y v_{GS} utilizada para amplificación. Otro aspecto importante de los DMOS es la variación de sus características con la temperatura. Un ejemplo es la curva $i_D - v_{GS}$ del transistor DMOS IRF 630 de Siliconix mostrada en la figura 7.17.b. Existe un punto alrededor de $v_{GS} = 5.4V$ en donde la intensidad i_D es insensible con la temperatura conocido como punto con coeficiente de temperatura cero; tensiones inferiores a ese punto el transistor presenta un coeficiente térmico positivo y superiores negativo. Por ello, los transistores DMOS no sufren de deriva térmica para tensiones de polarización superiores a ese valor.

Por último, los transistores DMOS comparados con los bipolares de potencia presentan una serie de ventajas. Los DMOS carecen de fenómenos de segunda ruptura que limitan la SOA de los bipolares (figuras 7.15.a y 7.15.b) y no requieren corrientes de polarización elevados (son dispositivos controlados por tensión). No obstante, las capacidades asociadas a sus terminales son altas que precisan de etapas amplificadoras previas capaces de cargar y descargar esas capacidades a una velocidad adecuada. Sin embargo, al ser los DMOS más rápidos que los bipolares se utilizan en aplicaciones de commutación como, por ejemplo, circuitos de control de motores.



a)



b)

Figura 7.17. a) Característica i_D - V_{GS} de un DMOS. b) Característica i_D - V_{GS} con la temperatura del RF630.

7.10.3.- Transistores IGBT's

El IGBT o *insulated gate bipolar transistor* es dispositivo triterminal - puerta, emisor y colector- que reune las características de los transistores bipolares y FET siendo capaz de controlar grandes potencias (1MVA) con tensiones de puerta relativamente bajas (12 V a 15 V) y frecuencias de commutación elevadas (500kHz). La combinación de una SOA muy amplia, alta velocidad y baja tensión de saturación les hace idóneos para aplicaciones de control de grandes potencias como es el control de motores, equipos de soldadura, etc.







Figura 7.19. a) Símbolo del IGBT y b) modelo eléctrico equivalente simplificado.

La figura 7.18.a muestra el símbolo de un IGBT y la figura 7.18.b su modelo eléctrico equivalente simplificado donde se puede observar sus características combinadas de un transistor MOSFET y transistor bipolar resultando ser un elemento bidireccional en corriente (la corriente puede circular en ambos sentidos) controlado por tensión. En las figuras 7.19.a y 7.19.b se presentan dos gráficas correspondientes al IGBT M6W20W120 (20A-1200 V) de Motorola. En la primera se observa las características I_C - V_{CE} para diferentes tensiones de puerta (V_{GE}); con tensiones de puerta de unos pocos voltios se controla corrientes de varios amperios. La segunda gráfica presenta la relación cuadrática similar a un MOSFET que existe entre la tensión de puerta (V_{GE}) y la corriente I_C . A partir de una tensión threshold, que en el M6W20W120 es de 6 V, el IGBT entra en coducción con corrientes de varias decenas de amperios; obsérvese que a $V_{GE}=12$ V el coeficiente térmico es nulo, es decir, la I_C es independiente con la temperatura.



a)



b)

Figura 7.19. Características eléctricas del M6W20W120 de Motorola. Características a) I_C - V_{CE} y b) I_C - V_{GE} .

Problemas

- P7.1** Calcular el rendimiento de la etapa de salida clase A de la figura P7.1 para $v_s=10\text{mV}$ senwt y su rendimiento máximo. Datos: $h_{FE}=120$, $h_{fe}=150$, $h_{ie}=2\text{k}\Omega$.




Figura P7.1

- P7.2** Para la etapa de salida de la figura P7.2, se pide:

- El valor de V_{BB} para que la v_o tenga una componente en continua de $V_{CC}/2$.
- Calcular la eficiencia cuando $v_s=5\text{V}$ senwt y la eficiencia máxima.
- Determinar la potencia promedio máxima que va a disipar el transistor.




Figura P7.2

- P7.3** La figura P7.3 muestra a un amplificador de la clase A que utiliza una fuente de corriente I_Q para polarizar el transistor de salida. Para este circuito, se pide:

- El valor de V_{BB} para que la $v_o=0$ en

- ausencia de señal ($v_s=0$).
- Calcular la eficiencia cuando $v_s=5\text{V}$ senwt y la eficiencia máxima.
- Dato: $I_S=10^{-15}\text{A}$.




Figura P7.3

- P7.4** Calcular la eficiencia máxima de la etapa de salida de la figura P7.4.




Figura P7.4

- P7.5** El circuito de la figura P7.5 es una clase AB polarizado con diodos para eliminar la distorsión de cruce. Se pide:

- Calcular el rendimiento de la etapa si $v_i=5\text{ V}$ senwt despreciando el efecto de I_Q .
- Repetir el apartado a) incluyendo a las fuentes de corriente.
- Si $v_i=7.5\text{ V}$ senwt calcular la potencia

promedio de las fuentes de alimentación, de la resistencia de carga y de cada uno de los transistores. Obtener el valor de la corriente de colector pico de un transistor.

- d) Una característica sorprendente de esta etapa es que la potencia de disipación máxima de un transistor no se produce para una tensión máxima de salida como en principio parece lógico, sino cuando la tensión de salida toma el valor de

$$v_o = \frac{2V_{CC}}{\pi} = 0.636V_{CC}$$

Demostrar esa condición y determinar la potencia promedio de disipación máxima de un transistor. Comparar esta potencia con la que se obtiene cuando la tensión de salida es máxima.




Figura P7.5




Figura P7.6

- P7.6** Para la etapa de salida de la figura P7.6, calcular: la corriente de polarización de los transistores Q1 y Q2, eficiencia máxima y la potencia promedio de los transistores cuando la tensión de salida es máxima. Nota: considerar que todos los transistores tienen idénticas características eléctricas.

- P7.7** Determinar la corriente de salida del circuito de la figura P7.7. ¿Qué ventajas tiene respecto al circuito de la figura 7.8?




Figura P7.7

- P7.8** En un experimento para determinar la THD de un amplificador se ha aplicado una señal sinusoidal a la entrada de frecuencia 100Hz y a la salida el equipo de instrumentación de análisis de ondas ha obtenido la siguiente señal

$$v_o = 2.5 \text{ V} \text{ sen}(2\pi 100t) + 0.25 \text{ V} \text{ sen}(2\pi 200t) + 0.1 \text{ V} \text{ sen}(2\pi 300t) + 0.05 \text{ V} \text{ sen}(2\pi 400t)$$

Determinar las componentes de distorsión armónica de segundo, tercero y cuarto orden, y el THD. Si la potencia de salida ideal es de 25 W, calcular la potencia de salida real debida a la distorsión armónica.

- P7.9** Calcular la potencia máxima que puede disipar el transistor 2N3904 si la temperatura de la cápsula no debe superar los 100 °C.

- P7.10** Calcular la potencia máxima que puede disipar el transistor 2N3904 si la temperatura ambiente

es de 50°C.

P7.11 Un transistor de potencia, de silicio, tiene las siguientes especificaciones térmicas:

$$P_{D(\text{máx})}=20\text{W}, \theta_{ja}=7 \text{ }^{\circ}\text{C/W} \text{ y } \theta_{jc}=0.7 \text{ }^{\circ}\text{C/W}.$$

- a) Obtener la temperatura máxima de la unión.
- b) El transistor está montado directamente sobre un radiador de calor de aluminio que tiene $\theta_{ra}= 4 \text{ }^{\circ}\text{C/W}$ y la resistencia térmica cápsula-radiador es de $\theta_{cr}= 0.2 \text{ }^{\circ}\text{C/W}$. Hallar la máxima disipación permisible.

P7.12 Un transistor tiene un encapsulado TO.126 y una temperatura T_j máxima de 150°C. Determinar la potencia máxima que puede disipar sin aleta, en el caso que la temperatura ambiente nunca sea inferior a 45 °C. En estas condiciones, indicar la resistencia térmica máxima de la aleta que permita duplicar la anterior potencia máxima.

P7.13 Un diodo Zener de 2 W debe disipar 5 W y la temperatura máxima de la unión es 175°C. Calcular la θ_{ja} . Si la temperatura ambiente de 50°C y $\theta_{jc}=15 \text{ }^{\circ}\text{C/W}$, determinar la máxima resistencia térmica entre la cápsula-ambiente que evite dañar al diodo. Si el encapsulado del diodo es del tipo TO.202, proponer un tipo de aleta que verifique todos los requerimientos.

P7.14 La etapa clase AB del problema P7.5 va a ser construido con transistores 2N3904 y 2N3906. Determinar el valor de la resistencia térmica de la aleta refrigeradora que asegure el correcto funcionamiento de los transistores en el peor caso.

TEMA 8

El amplificador operacional: Fundamentos y aplicaciones básicas

8.1.- Introducción

El término de amplificador operacional (*operational amplifier* o *OA* o *op amp*) fue asignado alrededor de 1940 para designar una clase de amplificadores que permiten realizar una serie de operaciones tales como suma, resta, multiplicación, integración, diferenciación..., importantes dentro de la computación analógica de esa época. La aparición y desarrollo de la tecnología integrada, que permitía fabricar sobre un único substrato monolítico de silicio gran cantidad de dispositivos, dió lugar al surgimiento de amplificadores operacionales integrados que desembocaron en una revolución dentro de las aplicaciones analógicas. El primer OA fue desarrollado por R.J. Widlar en Fairchild. En 1968 se introdujo el famoso OA 741 que desbancó a sus rivales de la época con una técnica de compensación interna muy relevante y de interés incluso en nuestros días. Los amplificadores basados en tecnología CMOS han surgido como parte de circuitos VLSI de mayor complejidad, aunque sus características eléctricas no pueden competir con los de la tecnología bipolar. Su campo de aplicación es más restrictivo pero su estructura sencilla y su relativa baja área de ocupación les hacen idóneos en aplicaciones donde no se necesitan altas prestaciones como son los circuitos de capacidades conmutadas (*switched-capacitor*). Combinando las ventajas de los dispositivos CMOS y bipolares, la tecnología Bi-CMOS permite el diseño de excelentes OAs.




Figura 8.1. Bloques funcionales de un OA.

Los OAs integrados están constituidos por muy diversas y complejas configuraciones que dependen de sus prestaciones y de la habilidad del diseñador a la hora de combinarlas. Tradicionalmente, un OA está formado por cuatro bloques bien diferenciados conectados en cascada: amplificador diferencial de entrada, etapa amplificadora, adaptador y desplazamiento de nivel y etapa de salida. Estos bloques están polarizados con fuentes de corrientes, circuitos estabilizadores, adaptadores y desplazadores de nivel. La figura 8.1 muestra a nivel de bloque la configuración de un OA. La etapa diferencial presenta las siguientes características: tiene dos entradas (inversora y no inversora), su relación de rechazo en modo común es muy alto, las señales van directamente acopladas a las entradas y presentan una deriva de tensión de salida muy pequeña. El amplificador intermedio proporciona la ganancia de tensión suplementaria. Suelen ser un EC con carga activa y está acoplada al amplificador diferencial a través de un seguidor de emisor de muy alta impedancia de entrada para minimizar su efecto de carga. El adaptador permite acoplar la etapa intermedia con la etapa de salida que generalmente es una clase AB.




Figura 8.2. Esquemático del OA 741. a) Esquema completo, b) Esquema simplificado.

La figura 8.2.a describe el esquema de OA 741. Este OA mantiene la filosofía del diseño de circuitos integrados: gran número de transistores, pocas resistencias y un condensador para compensación interna. Esta filosofía es el resultado de la economía de fabricación de dispositivos integrados donde se combina área de silicio, sencillez de fabricación y calidad de los componentes. El 741 requiere dos tensiones de alimentación que normalmente son de $\pm 15V$. La masa del circuito es el nudo común a las dos fuentes de alimentación. La figura 8.2.b describe la versión simplificada con los elementos circuitales más importantes. En este circuito se observa la etapa diferencial constituida por los transistores Q1 y Q2, la etapa amplificadora intermedia por Q16, Q17 y Q23,

y la etapa de salida *push-pull* por Q14 y Q20.

El OA es un amplificador de extraordinaria ganancia. Por ejemplo, el μ A741 tiene una ganancia de 200.000 y el OP-77 (Precision Monolithics) de 12.000.000. En la figura 8.3 se muestra el símbolo de un OA. Aunque no se indica explícitamente, los OA son alimentados con tensiones simétricas de valor $\pm V_{cc}$; recientemente han sido puestos en el mercado OA de polarización simple (*single supply*). Las entradas, identificadas por signos positivos y negativos, son denominadas entradas invertidas y no-invertidas. Si denominamos V_p y V_n a las tensiones aplicadas a la entrada de un OA, se define la tensión de entrada en modo diferencial (V_d) y modo común (V_c) como

$$\begin{aligned} V_d &= V_p - V_n \\ V_c &= \frac{V_p + V_n}{2} \end{aligned} \quad (8.1)$$

La tensión de salida se expresa como

$$V_o = A_d V_d + A_c V_c \quad (8.2)$$

La A_d , denominada ganancia en modo diferencial, viene reflejada en las hojas de características del OA como *Large Signal Voltage Gain* o *Open Loop Voltage Gain*. La A_c , o ganancia en modo común no se indica directamente, sino a través del parámetro de relación de rechazo en modo común o CMRR (*Common-Mode Rejection Ratio*) definido como

$$CMRR = \frac{A_d}{A_c} \quad \text{o} \quad CMRR(\text{dB}) = 20 \log \frac{A_d}{A_c} \quad (8.3)$$

El μ A741 tiene un CMRR típico de 90dB. Fácilmente se demuestra que sustituyendo la ecuación 8.3 en 8.2 resulta

$$V_o = A_d V_d \left(1 + \frac{1}{CMRR} \frac{V_c}{V_d} \right) \quad (8.4)$$

8.2.- El OA ideal

Un OA ideal, indicado esquemáticamente en la figura 8.4, presenta las siguientes características:

- 1) Resistencia de entrada ∞ .
- 2) Resistencia de salida 0.
- 3) Ganancia en tensión en modo diferencial ∞ .
- 4) Ganancia en tensión en modo común 0 (CMRR= ∞).
- 5) Corrientes de entrada nulas ($I_p = I_n = 0$).
- 6) Ancho de banda ∞ .
- 7) Ausencia de desviación en las características con la temperatura.

Las características 1) y 2) definen, desde el punto de vista de impedancias, a un amplificador de tensión ideal




Figura 8.3. Símbolo de OA,

que no está afectado por el valor de la carga que se conecta a su salida. Por otra parte, las características 4) y 5) aplicadas a la ecuación 8.2 crean una indeterminación ya que al ser $A_d=\infty \Rightarrow V_o=A_d V_d$ debería ser infinito. Sin embargo, esa indeterminación se resuelve cuando $V_d=0$; el producto $A_d V_d$ da como resultado un valor finito. Por ello, la entrada del OA ideal tiene corrientes de nulas ($I_p=I_n=0$) y verifica que $V_p=V_n$ (en el caso de realimentación negativa); este modelo simplifica mucho el análisis de circuitos basados en el OA. El modelo del OA ideal solo es un concepto idealizado del OA real que sin embargo resulta muy práctico y se acerca con mucha exactitud al comportamiento real de estos circuitos.




Figura 8.4. Representación del OA ideal.

8.3.- Configuraciones básicas del OA

- **Amplificador inversor.** La ganancia en tensión del amplificador inversor (figura 8.5) se obtiene analizando el circuito y aplicando las características del OA ideal. Si las corrientes a través de las líneas de entrada son nulas, se cumple

$$\frac{V_i - V_n}{R_1} = \frac{V_n - V_o}{R_2} \quad (8.5)$$

En el OA ideal $V_n=V_p$. Pero en este caso $V_p=0 \Rightarrow V_n=0$, y por ello, a este nudo se le denomina masa virtual al tener una tensión de 0. Si $V_n=0$, sustituyendo en la ecuación 8.5 resulta que la ganancia vale

$$A = \frac{V_o}{V_i} = -\frac{R_2}{R_1} \quad (8.6)$$

El término inversor es debido al signo negativo de esta expresión que indica un desfase de 180° entre la entrada y salida. La impedancia de entrada de este circuito es R_1 .

- **Amplificador no-inversor.** La ganancia en tensión del amplificador no-inversor (figura 8.6) se resuelve de manera similar al anterior caso a partir de las siguientes ecuaciones

$$\begin{cases} V_n = \frac{R_1}{R_2 + R_1} \\ V_n = V_p = V_i \end{cases} \quad (8.7)$$

resultando que

$$A = \frac{V_o}{V_i} = 1 + \frac{R_2}{R_1} \quad (8.8)$$

La impedancia de entrada es ∞ .




Figura 8.5. Amplificador inversor.




Figura 8.6. Amplificador no-inversor.

- **Seguidor.** Por último, la configuración seguidor (figura 8.7) tiene una ganancia $A_V=1$, pero la impedancia de entrada y salida de este circuito valen $Z_i \approx A_d R_i$ y $Z_o \approx R_o / A_d$, siendo R_i y R_o las impedancias de entrada y salida del OA. Por ejemplo, el 741 tiene las siguientes características: $A_d=200.000$, $R_i=1M\Omega$ y $R_o=75\Omega$. Aplicando las anteriores relaciones, se obtiene que las impedancias de entrada y salida del seguidor valen $Z_i=2 \cdot 10^{10}\Omega$ y $Z_o=3.7 \cdot 10^{-4}\Omega$.




Figura 8.7. Amplificador seguidor.

8.4.- Otras configuraciones básicas del OA

- **Amplificador sumador.** El circuito mostrado en la figura 8.8, como su propio nombre indica, permite sumar algebraicamente varias señales analógicas. La tensión de salida se expresa en términos de la tensión de entrada como

$$V_o = -R_f \left(\frac{V_1}{R_1} + \frac{V_2}{R_2} + \frac{V_3}{R_3} + \dots \right) = -R_f \left(\sum_{i=1}^N \frac{V_i}{R_i} \right) \quad (8.9)$$




Figura 8.8. Amplificador sumador.




Figura 8.9. Amplificador restador.

- **Amplificador restador.** Analizando el circuito de la figura 8.9, fácilmente se obtiene la siguiente expresión

$$V_o = \left(1 + \frac{R_2}{R_1} \right) \left(\frac{R_4}{R_3 + R_4} V_2 - \frac{R_2}{R_1 + R_2} V_1 \right) \quad (8.10)$$

Si se verifica la siguiente relación entre las resistencias

$$\frac{R_4}{R_3} = \frac{R_2}{R_1} \quad (8.11)$$

se obtiene la expresión simplificada que indica como la tensión de salida es función de la diferencia de las tensiones de entrada:

$$V_o = \frac{R_2}{R_1} (V_2 - V_1) \quad (8.12)$$

- **Integrador y derivador.** Un integrador se obtiene sustituyendo en la configuración inversora la resistencia de realimentación por un condensador. La relación que existe entre la tensión y corriente a través de un condensador es

$$I = C \frac{dV}{dt} \quad (8.13)$$

Al aplicar esta ecuación al circuito de la figura 8.10.a resulta que la tensión de salida es la integral de una señal analógica a la entrada

$$V_o = -\frac{1}{RC} \int V_i(t) dt + Cte \quad (8.14)$$

donde Cte depende de la carga inicial del condensador. El circuito dual mostrado en la figura 8.10.b implementa la ecuación diferencial

$$V_o = -RC \frac{dV_i}{dt} \quad (8.15)$$




Figura 8.10. a) Integrador, b) derivador

- **Logarítmico y antilogarítmico (exponencial).** Un amplificador inversor cuya resistencia de realimentación es sustituida por un diodo, tal como se muestra en la figura 8.11.a, se comporta como un circuito cuya salida es proporcional al logaritmo de la tensión de entrada. Esta relación se obtiene a partir de la característica tensión-corriente del diodo que aplicado a este circuito es

$$I_d = I_S \left(\exp\left(\frac{-V_o}{\eta V_T}\right) - 1 \right) \quad (8.16)$$

En el caso de que $-V_o/\eta V_T \gg 1$, el 1 es despreciable frente al término exponencial. Y como $V_i = I_d R$, la relación logarítmica buscada es

$$V_o = -\eta V_T \ln \frac{V_i}{R I_S} = -\eta V_T \ln V_i - Cte. \quad (8.17)$$

La figura 8.11.b describe la versión del amplificador logarítmico basado en un transistor bipolar NPN. La versión dual de estos circuitos se indican en las figuras 8.12.a y 8.12.b. Fácilmente se comprueba que la

expresión de este amplificador exponencial es

$$V_o = -I_S R \exp(V_i / \eta V_T) \quad (8.18)$$




Figura 8.11. Amplificador logarítmico. a) basado en un diodo , b) basado en un transistor bipolar.




Figura 8.12. Amplificador antilogarítmico o exponencial. a) basado en un diodo , b) basado en un transistor bipolar.

8.5.- Limitaciones prácticas del OA

El OA real tiene unas limitaciones y especificaciones que pueden ser importantes en algunas aplicaciones. En este apartado se presentan las especificaciones más importantes en dominio DC, transitorio y frecuencia propias de cualquier OA.

8.5.1.- Tensiones y corrientes “off-set” de entrada

Un OA debe tener 0V a su salida cuando la entrada vale 0V. Sin embargo, en amplificadores reales no es cierto y aparece indeseables tensiones de salida del orden de decenas a centenas de mV en ausencia de señal de entrada. Este efecto es debido a las corrientes de entrada y disimetrías de la etapa diferencial. El modelo de este comportamiento se realiza a través de los siguientes parámetros: tensión *off-set* de entrada o V_{OS} (*input offset voltage*), corriente *offset* de entrada I_B (*input offset current*) y corriente de polarización de entrada I_{OS} (*input bias current*). Para el OA 741, estos parámetros valen $V_{OS}=1\text{mV}$, $I_{OS}=20\text{nA}$ e $I_B=80\text{nA}$. En la figura 8.13 se indica el modelo utilizado para caracterizar estos parámetros. La I_{OS} e I_B se definen a partir de las corrientes de entrada del OA como:

$$I_{OS} = I_p - I_n \quad \text{e} \quad I_B = \frac{I_p + I_n}{2} \quad (8.19)$$

Existen versiones de OA que reducen al mínimo estos parámetros aunque a veces implique degradar otros aspectos de ejecución y encarecer su precio. Por ejemplo, la utilización de transistores superbeta en la etapa

diferencial de entrada permiten obtener lograr que la $I_{OS}=1.52\text{nA}$ y la $I_B=0.2\text{nA}$ en el LM308 y LM312 (National Semiconductor); el OP-08 (Precision Monolithics) consigue una $I_{OS}=0.08\text{nA}$ y una $I_{OS}=1\text{nA}$. La técnica de cancelación de I_B se aplica al LT1008 (Linear Technology) para lograr que $I_{OS}=30\text{pA}$ e $I_B=\pm 30\text{pA}$. OAs cuya entrada diferencial esté constituido por transistores JFET tienen valores de $I_{OS}=3\text{pA}$ e $I_B=\pm 30\text{pA}$ como el LF355 (National Semiconductor) y llegar incluso a valores por debajo de 100fA como en AD549 (Analog Devices) y OPA-128 (Burr-Brown). Similares valores se obtienen para tecnologías Bi-MOS y CMOS. Por ejemplo, el CA3130 de RCA en BiMOS ($I_{OS}=0.1\text{pA}$ e $I_B=\pm 2\text{pA}$) y la serie ICL761 de Intersil en CMOS ($I_{OS}=0.5\text{pA}$ e $I_B=\pm 1\text{pA}$) son claros ejemplos. El OP-27 (Precision Monolithics) está diseñado para tener una baja V_{OS} ($10\mu\text{V}$). Las técnicas más utilizadas para la cancelación de estos parámetros se basan en aplicar una tensión de entrada determinada y ajustable a través de un potenciómetro externo conectado a la alimentación del OA que permite poner la salida a 0 en ausencia de señal y anular los efectos de *offset*. En algunos casos, como sucede en el 741, se utilizan dos salidas externas etiquetadas como *offset null* en donde se conecta un potenciómetro que permite la eliminación del *offset* (figura 8.14).




Figura 8.13. Modelo de un OA con corrientes y tensiones "offset".




Figura 8.14. Corrección externa en el OA 741 para anular los efectos "offset".

8.5.2.- Parámetros de frecuencia

Los OA son diseñados para tener alta ganancia con un ancho de banda elevado, características que les hacen ser inestables con tendencia a la oscilación. Para asegurar estabilidad en su operación es preciso utilizar técnicas de compensación internas y/o externas que limitan su operación. El ejemplo más típico se encuentra en el 741 con un condensador interno de 3pF que introduce una frecuencia de corte superior (f_C) de 5Hz como se observa en la figura 8.14. A la frecuencia en la cual la ganancia toma 1 se denomina *ancho de banda de ganancia unidad* o f_1 . Una relación importante que verifica el OA es

$$A_{OL} \cdot f_C = A \cdot f = f_1 \quad (8.20)$$




Figura 8.14. Respuesta en frecuencia del OA 741.

Esta ecuación demuestra que a la frecuencia de ganancia unidad también puede ser denominada producto ganancia-ancho de banda del OA. La relación 8.20 indica que el ancho de banda aumenta en la misma proporción que disminuye su ganancia, siendo el producto de ambas una constante que corresponde que la frecuencia f_1 . En la configuración inversora y no-inversora de las figuras 8.5 y 8.6, se demuestra que la frecuencia de corte superior f_C de estos amplificadores vale

$$f_C = \frac{f_1}{1 + \frac{R_2}{R_1}} \quad (8.21)$$

8.5.3.- Slew-Rate

Otro parámetro que refleja la capacidad del OA para manejar señales variables en el tiempo es el *slew-rate* (SR) definido como la máxima variación de la tensión de salida con el tiempo que puede proporcionar la etapa de salida del OA; se mide en $V/\mu s$ y se expresa como

$$SR = \frac{\Delta V_o}{\Delta t} \quad (V/\mu s) \quad (8.22)$$




Figura 8.15. Efecto de la distorsión debida al SR en la salida de un OA.

El SR del OA 741 vale $0.5V/\mu s$. Al intentar variar la tensión de salida con un valor mayor que el SR se producirá una distorsión o recorte de esa señal y el OA perdería sus características lineales. En la figura 8.15 se indica la distorsión típica que se aparece cuando se ha superado largamente el SR. En vez de obtener una onda sinusoidal se produce una especie de onda triangular cuya pendiente es efectivamente el valor de SR. Es importante determinar las condiciones a las cuales aparece el SR. Para ello, se supone una salida sinusoidal del OA de la forma

$$V_o = V_A \sin(2\pi ft) \quad (8.23)$$

La pendiente de V_o se determina derivando la ecuación 8.23

$$\frac{dV_o}{dt} = V_A 2\pi f \cos(2\pi ft) \quad (8.24)$$

El valor máximo de esta pendiente se producirá cuando el $\cos(2\pi ft)=1$, resultando que

$$\left. \frac{dV_o}{dt} \right|_{MAX} = V_A 2\pi f \quad (8.25)$$

Esta pendiente no solo depende de la frecuencia de la señal sino de la amplitud de la tensión de salida. Solamente habrá distorsión a la salida cuando se verifique que $V_A 2\pi f > SR$. La distorsión aparecerá en primer lugar por el paso por 0 de la señal sinusoidal y es prácticamente imperceptible. Si $V_A 2\pi f \gg SR$, entonces la distorsión es muy grande respondiendo el OA con una señal similar a la indicada en la figura 8.15.

La máxima frecuencia f_{MAX} con que puede operar un OA no depende solamente del ancho de banda (f_C), sino que puede estar limitada por el SR. Para determinar esa frecuencia, se resuelve las siguientes desigualdades

$$f_C \leq \frac{SR}{V_A 2\pi} \Rightarrow f_{MAX} = f_C \quad (\text{limita el ancho de banda})$$

$$f_C > \frac{SR}{V_A 2\pi} \Rightarrow f_{MAX} = \frac{SR}{V_A 2\pi} \quad (\text{limita el SR})$$

(8.26)

8.5.4.- Otros parámetros

Rango de tensión de entrada o *input voltage range*. Máxima diferencia de tensión a la entrada del OA. El OA 741 tiene un rango de entrada de $\pm 13V$.

Máxima variación de rango de tensión de salida o *maximum peak output voltage swing*. Indica para una alimentación de $\pm 15V$, el valor de tensión más alta que se puede esperar a la salida del OA. El OA 741 es de $\pm 14V$.

Resistencia y capacidad de entrada o *input resistance and capacitance*. Resistencia y capacidad equivalente en lazo abierto vista a través de los terminales de entrada. Para el OA 741 es de $2M\Omega$ y $1.4pF$, respectivamente.

Resistencia de salida o *output resistance*. El OA 741 tiene una resistencia de salida de 75Ω .

Consumo de potencia o *total power dissipation*. Consumo de potencia DC en ausencia de señal y para una tensión de alimentación de $\pm 15V$. El OA 741 es de $50mW$.

Máxima corriente de salida o *output short circuit current*. Corriente máxima de salida limitada por el circuito de protección. El OA 741 tiene $25mA$.


Variación máxima de la tensión de salida o *output voltage swing*. Es la amplitud pico-pico máxima que se puede conseguir sin que se produzca recorte. El OA 741 es de ± 13 a $\pm 14 V$ para $V_{CC} = \pm 15 V$.

Problemas

Nota: Si no se indica lo contrario, se debe utilizar el modelo ideal del OA.

P8.1 Para el circuito de la figura P8.1, se pide:


- Obtener la expresión de la tensión de salida V_o en términos de las tensiones de entrada V_1 y V_2 .
- Calcular y representar gráficamente el valor de V_o si $V_1=0.3$ V senwt y $V_2=1$ V.
- Si el OA es capaz de proporcionar una intensidad de salida máxima de 50mA, determinar el rango de valores permitidos de R_L .



$R_1=1k\Omega$
 $R_2=5k\Omega$
 $R_3=5k\Omega$
 $R_4=1k\Omega$
 $R_L=10k\Omega$

P8.2 Calcular el valor de V_o del circuito de la figura P8.2 si $V_1=0.5$ V y $V_2=0.4$ V senwt.

Nota: Aplicar superposición y considerar frecuencias medias.



$R_1=1k\Omega$
 $R_2=5k\Omega$
 $R_3=5k\Omega$
 $R_4=1k\Omega$
 $R_5=5k\Omega$
 $R_L=4k\Omega$
 $C=100nF$

P8.3 En los circuitos de la figuras P8.3(.a hasta .h), determinar la tensión de salida V_o en términos de las tensiones de entrada.





Figura P8.3.a



$R_1=1k\Omega$
 $R_2=5k\Omega$
 $R_3=2k\Omega$
 $R_4=10k\Omega$
 $R_L=10k\Omega$




Figura P8.3.c




Figura P8.3.d




Figura P8.3.e




Figura P8.4




Figura P8.3.f




Figura P8.3.g




Figura P8.3.h

- P8.4** El circuito de la figura P8.4 es una fuente de corriente Howland. Demostrar que la I_L es independiente del valor de Z_L y obtener la relación entre V_i e I_L .

- P8.5** Para el circuito de la figura P8.5, representar gráficamente V_o en función de la resistencia variable especificada a través del parámetro β , $0 \leq \beta \leq 1$.




Figura P8.5

- P8.6** En el circuito de la figura P8.6, el amplificador diferencial cuya $A_d = 100$ permite medir la diferencia de temperatura entre dos hornos. Para ello, se utiliza un puente de equilibrado con dos termistores R_1 y R_2 que se encuentran dentro de cada horno que tienen una temperatura de T_1 y T_2 , respectivamente. Los termistores en su rango lineal se comportan como resistencias dependientes de la temperatura que verifican la siguiente relación: $R = K_e \cdot T^{0.98}$, donde T es la temperatura en $^{\circ}\text{K}$ y $K_e = 100\Omega/\text{^{\circ}K}$. Si en el primer horno la temperatura es de $T_1 = 250^{\circ}\text{K}$ y en el segundo $T_2 = 300^{\circ}\text{K}$, calcular el valor de V_o . Proponer un amplificador diferencial que tenga una $Z_i = \infty$ y $A_d = 100$.




Figura P8.6

- P8.7** Demostrar que el circuito de la figura P8.7 se comporta como una fuente de intensidad controlada por la tensión de entrada V_i , $V_i > 0$. Dato: $h_{FE}=5$.




Figura P8.7

- P8.8** Comprobar que el circuito de la figura P8.8 se comporta como una fuente de intensidad de valor I_o . Determinar I_o y el rango de valores de R_L para que el circuito funcione correctamente.

Dato: $h_{FE}=100$.





Figura P8.8

- P8.9** El circuito de la figura P8.9 es un amplificador no inversor cuya ganancia G se programa digitalmente desde $G=1$ hasta $G=8$ en incrementos de valor 1 a través de las líneas de entrada D_1 , D_2 y D_3 . Este amplificador está constituido por un multiplexor que conecta el terminal – del OA a uno de los nudos de la cadena de resistencias en función del estado lógico de D_1 , D_2 y D_3 , según se indica en la tabla. Si $R_1=1k\Omega$, y tanto el multiplexor como el OA se consideran ideales, determinar R_2 a R_8 que fijen la ganancia G del amplificador al valor especificado en la tabla.



D_1	D_2	D_3	Pos.	G
0	0	0	1	8
0	0	1	2	7
0	1	0	3	6
0	1	1	4	5
1	0	0	5	4
1	0	1	6	3
1	1	0	7	2
1	1	1	8	1

Figura P8.9

- P8.10** Obtener la expresión de la impedancia de entrada Z_i del circuito de la figura P8.10.




Figura P8.10




Figura P8.11

- P8.11** El circuito de la figura P8.11 es un convertidor corriente-tensión. Obtener la expresión que relaciona la tensión de salida V_o con la corriente de entrada I_i .

- P8.12** Para el amplificador de la figura P8.12, se pide:

- Obtener V_o en función de V_1 y V_2 . ¿De qué tipo de circuito se trata?.
- Calcular el rango de valores de R_G para que la ganancia (en módulo) esté comprendida entre 10 y 100.

Datos: $R_1=R_2=10\text{k}\Omega$, $R_3=R_L=3\text{k}\Omega$.




Figura P8.12

- P8.13** La entrada del amplificador diferenciador de la figura P8.13 es una onda triangular simétrica de 1kHz. Representar gráficamente la forma de onda de salida.




Figura P8.13

- P8.14** Representar gráficamente las tensiones de salida V_{o1} y V_{o2} entre $t=0$ y $t=0.5\text{s}$ de los circuitos integradores conectados en cascada de la figura P8.14, supuesto $V_i=1\text{V}$.
Nota: Asumir que los condensadores inicialmente están descargados.




Figura P8.14




Figura P8.15.a




Figura P8.15.b

- P8.15** Obtener las funciones analógicas de los circuitos de las figuras P8.15.a y P8.15.b. Comprobar la compatibilidad de los signos de las tensiones.

- P8.16** Diseñar un circuito basado en AO's que realice la función analógica $V_o \propto (V_x)^2 \cdot (V_y)^3$, siendo V_x y V_y dos señales analógicas de entrada; el circuito debe funcionar correctamente con tensiones positivas. Nota: Poner todas las resistencias utilizadas en términos de una resistencia genérica R.

- P8.17** Obtener V_o en función de V_i del amplificador logarítmico de la figura P8.17 suponiendo que ambos transistores son idénticos.




Figura P8.17

- P8.18** Los amplificadores inversor y no inversor de las figuras P8.18.a y P8.18.b han sido realizados con el amplificador operacional 741. Si V_i es una onda sinusoidal de 0.4 V de amplitud, calcular la frecuencia máxima de

operación de ambos amplificadores especificando si está limitada por la frecuencia de corte superior o por el *Slew-Rate*. Determinar la amplitud de entrada para la cual la frecuencia de corte del amplificador y la frecuencia limitada por el *Slew-Rate* coinciden.




Figura P8.18.a




Figura P8.18.b

- P8.19** La figura P8.19 incluye a parte de las características eléctricas proporcionadas por el fabricante del amplificador operacional TL081C.

- ¿Qué representa el término *Unity Gain Bandwidth* y cómo se puede obtener a partir de la gráfica de respuesta en frecuencia?
- Obtener su frecuencia de corte superior e inferior utilizando los datos proporcionados en la tabla.
- Repetir el problema P8.18 si se reemplaza el 741 por el TL081C.
- Se desea construir un amplificador de audio con este OA. Determinar la máxima ganancia de este amplificador si su ancho de banda debe ser de 20kHz.




Figura P8.19

- P8.20** Obtener la curva de transferencia en tensión (VTC) de los circuitos de las figura P8.20.a a P8.20.d. Datos: $V_d = 0.7$ V.




Figura P8.20.a




Figura P8.20.b




Figura P8.20.c




Figura P8.20.d

P8.21 Para el circuito de la figura P8.21, se pide:

- Obtener la curva de transferencia en tensión (VTC) supuesto los diodos ideales ($V_d=0$).
- Obtener la VTC supuesto los diodos con una $V_d=0.7V$.
- Utilizando los resultados de b), representar gráficamente la V_o para la V_i descrita en la gráfica de la figura.





Figura P8.21

P8.22 El circuito de la figura P8.22 tiene dos líneas de entrada: una analógica, V_i , y otra digital, D que puede ser "0" o "1". Se pide:

- Expresar V_o en función de V_i y D.
- Representar gráficamente V_o para las señales V_i y D indicadas en la figura.

Nota: Los transistores NMOS son ideales y

pueden ser sustituidos por una llave cerrada cuando se aplica un "1" lógico a su puerta y una llave abierta en caso contrario.





Figura P8.22

P8.23 En la figura P8.23 se muestra un circuito *Sample&Hold* (muestreo y mantenimiento) que es un elemento importante de los convertidores Analógico-Digitales. Este circuito permite muestrear una señal analógica de entrada (V_i) en sincronismo con una señal digital CLK. En este caso, el transistor NMOS puede ser sustituido por una llave ideal controlada por CLK que permite realizar dos operaciones: *hold* (mantenimiento del dato analógico en el condensador C) si $CLK=0$ y transistor NMOS cortado, y *sample* (muestreo del dato de entrada) si $CLK=1$ y transistor conduce. Representar gráficamente la señal de salida (V_o) para la señal de entrada V_i y CLK indicada en la figura.

Nota: Despreciar los tiempos de carga y descarga del condensador C y considerar al transistor NMOS ideal.






Figura P8.23

TEMA 9

Comparadores de tensión

9.1.- Introducción: El OA como comparador

Los comparadores son circuitos no lineales que, como su nombre indica, sirven para comparar dos señales (una de las cuales generalmente es una tensión de referencia) y determinar cuál de ellas es mayor o menor. La tensión de salida tiene dos estados (binaria) y se comporta como un convertidor analógico-digital de 1 bit. Su utilización en las aplicaciones de generación de señal, detección, modulación de señal, etc, es muy importante y constituye un bloque analógico básico en muchos circuitos.

La función del comparador es comparar dos tensiones obteniéndose como resultado una tensión alta (V_{OH}) o baja (V_{OL}). En la figura 9.1.a se presenta el símbolo para representar comparadores que es el mismo que el utilizado para amplificadores operacionales. La operación de un comparador, representado en la VTC de la figura 9.1.b, se puede expresar como:

$$\begin{cases} V_o = V_{OL} & \text{si } V_p < V_n \\ V_o = V_{OH} & \text{si } V_p > V_n \end{cases} \quad (9.1)$$

En el caso de que la tensión V_n esté fijada a 0, entonces la tensión de salida $V_o = V_{OL}$ o $V_o = V_{OH}$ en función de si $V_p < 0$ o $V_p > 0$, respectivamente. El comparador acepta señales analógicas a la entrada y proporciona señales binarias a la salida. Este elemento constituye un nexo de unión entre el mundo analógico y digital.




Figura 9.1. Comparador de tensión: a) Símbolo, b) VTC.

Los OAs pueden actuar como comparadores cuando la ganancia diferencial en lazo abierto sea alta (>10.000) y la velocidad no sea un factor crítico. Como ejemplo, el OA 741 se comporta como un elemento de entrada lineal si la tensión de entrada en modo diferencial está comprendida entre los valores $-65\mu V < V_d < +65\mu V$. Fuera de ese rango la etapa de salida del amplificador entra en saturación y puede comportarse como comparador.




Figura 9.2. a) OA 741 como comparador; b) VTC; c) Ejemplo de formas de onda entrada-salida.

En la figura 9.2.a se muestra una aplicación sencilla del OA 741 como comparador. El amplificador carece de realimentación y la VTC de la figura 9.2.b indica que siempre que $V_i > V_T$, entonces la salida es alta, y viceversa, si $V_i < V_T$ la salida es baja. Los límites alto y bajo de V_o son establecidos por las tensiones de alimentación; en este caso $\pm 15V$. La figura 9.2.c muestra un ejemplo del comportamiento de este circuito a una entrada V_i analógica.

Aunque los OAs funcionalmente pueden actuar como comparadores, sus limitaciones hacen que sean inservibles para muchas aplicaciones. Tienen una limitación en frecuencia importante, un *slew-rate* bajo y unos retrasos tan elevados que únicamente son válidos a frecuencias bajas. Además, los OAs están pensados para actuar como amplificadores e incluyen técnicas de compensación en frecuencia no necesarias cuando operan como comparadores. A veces es necesario añadir una circuitería adicional cuando los niveles de tensión tienen que ser compatibles con TTL, ECL o CMOS. Por estas limitaciones, se han desarrollado comparadores monolíticos especialmente concebidos para aplicaciones de comparación.

9.2.- Comparadores de tensión monolíticos


Los comparadores monolíticos tienen una estructura similar a los OAs, excepto que utiliza unas técnicas circuitales especiales que mejoran la velocidad y facilitan la interfase de salida para hacerlo compatible con otros circuitos. Un parámetro importante de un comparador es su *respuesta temporal* definida como el tiempo necesario en alcanzar el 50% del nivel de salida cuando se aplica un escalón a la entrada. Los comparadores típicos tienen tiempos que varían entre 50 y 200ns. Sin embargo, los convertidores A/D, como por ejemplo los convertidores *flash*, precisan de comparadores de muy alta velocidad con tiempos de respuesta del orden de 10ns. Tales circuitos se pueden lograr usando configuraciones basadas en las familias lógicas ECL y Schottky TTL. Ejemplos de este tipo de comparadores son el LM361 (14ns) de National Semiconductor, ME521 (12ns max) de Signetics, el LT1016 (10ns) de Linear Technology y el Am-685 (6.5ns) de Avanced Micro-Devices.

Por último, ciertos comparadores monolíticos tienen incorporados líneas de *strobing* a la entrada para habilitar/deshabilitar el dispositivo y biestables a la salida para retener el resultado de la última comparación. Estas aplicaciones son muy útiles en determinados convertidores A/D y en interfases con microcomputadores.

9.2.1.- Familia 311

La serie 311 de National Semiconductor es una de las familias más populares en comparadores integrados. Puede operar con tensiones duales de $\pm 15V$ o con tensión simple de $+5V$ y la salida es en colector abierto (*open-collector*) con tensiones de alimentación independientes para seleccionar los niveles de tensión de salida. Posee además un circuito de protección que limitan la intensidad máxima de salida a 50mA. Las correcciones de

offset se puede realizar mediante un potenciómetro variable conectado a las entradas 5 y 6, similar a la técnica utilizada en amplificadores operacionales.



Características	
Response Time, typ (ns)	100
Supply Voltage, min/max (Volt)	5/36
Supply Current (mA)	5.1
Output Type	Open Drain
Output Current, typ (mA)	50
V _{OS} , Room max (mV)	7.5
Input Bias Current, max (nA)	300

Figura 9.3. Características del comparador LM311.




Figura 9.4. Polarización de la etapa de salida del LM311. a) Configuración con resistencia de colector o configuración normal y b) configuración seguidor de emisor.

La formas más sencillas de utilizar este comparador se muestran en la figura 9.4.a y 9.4.b. En la figura 9.4.a, el transistor de salida tiene conectado una resistencia R_L y dos tensiones de polarización independientes. Los niveles de tensión de salida son

$$\begin{cases} V_o = V_{OL} \approx V_{EE} & \text{si } V_p < V_n \text{ (Q en SATURACION)} \\ V_o = V_{OH} = V_{CC} & \text{si } V_p > V_n \text{ (Q en CORTE)} \end{cases} \quad (9.2)$$

La configuración seguidor de emisor de la figura 9.4.b resulta muy útil cuando se precisa de interfaces a masa tal como sucede en los SRC. Los niveles de tensión de salida son

Transfer Function




Figura 9.5. VTC de las configuraciones de la figura 9.4.

$$\begin{cases} V_o = V_{OL} \approx V_{CC} & \text{si } V_p < V_n \text{ (Q en SATURACION)} \\ V_o = V_{OH} = V_{EE} & \text{si } V_p > V_n \text{ (Q en CORTE)} \end{cases} \quad (9.3)$$


La gráfica de la figura 9.5 indica la VTC de las configuraciones de las figuras 9.4.a y 9.4.b proporcionadas por el fabricante. El seguidor de emisor presenta una polaridad contraria a la de resistencia de colector y su rango de tensiones de entrada en modo diferencial es mucho mayor.

Este comparador tiene versiones de baja potencia inferiores a $500\mu\text{W}$

(LP311), duales (LH2311) y con entrada JFET (LF311).

9.2.2.- Familia 339

La serie 339 de National Semiconductor es otra familia de comparadores muy utilizada cuando el coste es crítico ya que un mismo encapsulado contiene varios comparadores cada uno de ellos con dos entradas y una salida en colector abierto. La tensión de alimentación es común y todos los comparadores disipan potencia aunque solo se utilice uno de ellos. La figura 9.6 contiene la distribución circuital del encapsulado del “quad” LM339 y las principales características de este comparador descritas por el fabricante. La intensidad máxima de salida es de 16mA (typ) con 6mA (min). Esta familia tiene diferentes versiones como el LP339 de bajo consumo ($<60\mu A$), el LP365 cuyo consumo estático de corriente puede ser programado mediante una resistencia externa, el LM292 formado por dos OAs y dos comparadores, el CA3290 en de RCA en tecnología BiCMOS con corrientes de entrada del orden de pA, etc.



Features

- Wide supply voltage range
 - LM139/139A Series 2 to 36 V_{DC} or ± 1 to ± 18 V_{DC}
 - LM2901: 2 to 36 V_{DC} or ± 1 to ± 18 V_{DC}
 - LM3302: 2 to 28 V_{DC} or ± 1 to ± 14 V_{DC}
 - Very low supply current drain (0.8 mA) — independent of supply voltage
 - Low input biasing current: 25 nA
 - Low input offset current: ± 5 nA
 - Offset voltage: ± 3 mV
 - Input common-mode voltage range includes GND
 - Differential input voltage range equal to the power supply voltage
 - Low output saturation voltage: 250 mV at 4 mA
 - Output voltage compatible with TTL, DTL, ECL, MOS and CMOS logic systems

Figura 9.6. Encapsulado y características y del LM339.

9.3.- Algunas aplicaciones de los comparadores de tensión

Los comparadores de tensión son utilizados en diferentes fases de generación y transmisión de señal. En este apartado se describen algunas de las aplicaciones básicas que suelen constituir parte de sistemas más complejos.

9.3.1.- *Detector de nivel*

La función del detector de nivel es identificar cuando una variable física (tensión, corriente, temperatura, humedad, etc) es superior o inferior a un nivel de referencia. La salida del detector es binaria y puede ser utilizada para controlar un motor, relé o un diodo LED, por ejemplo. En la figura 9.7 se describe un detector de nivel basado en el LM339 en donde la tensión de entrada es comparada con la tensión de referencia de un diodo Zener; en función del resultado de comparación el LED conducirá o no. En este circuito se verifica que




Figura 9.7. Detector de nivel básico.

$$\begin{cases} V_Z < V_i \left(\frac{R_1}{R_1 + R_2} \right) & \rightarrow \text{LED ON} \\ V_Z > V_i \left(\frac{R_1}{R_1 + R_2} \right) & \rightarrow \text{LED OFF} \end{cases} \quad (9.4)$$

9.3.2.- Detector de ventana

El detector de ventana, también llamado comparador de ventana, permite determinar si una tensión de entrada está comprendida dentro de un rango de tensiones. El circuito puede ser construido fácilmente mediante dos comparadores y dos tensiones de referencia que definen el límite superior (V_{TH}) e inferior (V_{TL}). En el circuito de la figura 9.8 se presenta un comparador de ventana basado en el LM339 y su VTC. Si se verifica que $V_{TL} < V_i < V_{TH}$ entonces la salida es alta ($V_{OH} = V_{CC}$); en el resto de los valores la salida es baja ($V_{OL} \approx 0$ V).




Figura 9.8. Detector de ventana y su VTC.

9.3.3.- Medidor gráfico de barras

Un medidor gráfico de barras proporciona una indicación visual del nivel de señal a la entrada del circuito. Un ejemplo muy típico se encuentra en los indicadores luminosos de los amplificadores de sonido comerciales. Este circuito básicamente es una cadena de detectores de ventana con diferentes tensiones de comparación; la salida suele estar constituida por diodos LEDs para su visualización luminosa.

El medidor gráfico de barras se puede construir mediante comparadores, pero existen en el mercado varios circuitos integrados especialmente diseñados con este propósito como son el TL490C de Texas Instruments y el LM3914/15/16 de National Semiconductor. A modo de ejemplo en la figura 9.9 aparece el diagrama circuitual del medidor gráfico de barras LM3914. Está constituido por 10 comparadores cuya tensión de referencia se obtiene mediante una cadena de 10 de resistencias de $1k\Omega$ conectadas en serie que permiten seleccionar el rango de tensiones de comparación en función de las tensiones aplicadas a R_{HI} (pin 6) y R_{LO} (pin 4). La señal de entrada (pin 5) accede a la entrada negativa de los comparadores mediante un OA en configuración seguidor y tiene un diodo de protección para eliminar tensiones negativas. Este circuito dispone además de una fuente de tensión de referencia de 1.25V para ajustar su sensibilidad y un circuito adicional que permite seleccionar el modo de operación de los LEDs: simple o barras. A la derecha de esta figura se presenta un ejemplo de aplicación del

LM3914 para construir un medidor gráfico de barras entre 0 V y 5 V. En este circuito, la fuente tensión de referencia fija a 1.25 V la caída de tensión en R_1 . Aplicando el principio de divisor de tensión y suponiendo despreciable la intensidad que circula por la línea 8, la tensión en la línea 6 vale $V_6 = (1 + R_2/R_1)1.25 \text{ V} = 5.2 \text{ V}$. Las tensiones de referencia en los comparadores van a ser: 0.52 V, 1.04 V, 1.56, 2.08, ..., 4.68 V.




Figura 9.9. Diagrama circuitual del medidor gráfico de barras LM3914. A la derecha se muestra un ejemplo de aplicación de este circuito para un nivel de entrada de 0 V y 5 V.

9.4.- Disparador Schmitt

La realimentación negativa en un amplificador tiende a mantenerle dentro de la región lineal y una realimentación positiva fuerza a ese amplificador a operar en la región de saturación. Un disparador Schmitt es un comparador regenerativo con realimentación positiva que presenta dos tensiones de comparación a la entrada, V_{TH} y V_{TL} , en función del estado de la salida. La VTC de estos circuitos presenta histéresis y por ello también se les denomina comparador con histéresis. Sus principales aplicaciones se encuentran en el campo de comunicaciones digitales debido a su capacidad de eliminar ruidos y en circuitos generadores de formas de onda.

En la figura 9.10.a se muestra el esquema de un disparador de Schmitt inversor formado por un OA o un comparador. Las resistencias R_1 y R_2 introducen una realimentación positiva en el circuito que fuerza a operar al OA en saturación. La tensión de entrada V_i es comparada con V_p ; esta tensión se obtiene a través del divisor de tensión formado por R_1 y R_2 de forma que

$$V_p = \frac{R_1}{R_1 + R_2} V_o \quad (9.5)$$

Como V_o puede tener dos estados (V_{OH}, V_{OL}), existen dos tensiones umbrales o *threshold* definidos por

$$\begin{cases} V_{TH} = \frac{R_1}{R_1 + R_2} V_{OH} \\ V_{TL} = \frac{R_1}{R_1 + R_2} V_{OL} \end{cases} \quad (9.6)$$




Figura 9.10. a) Disparador de Schmitt inversor; b) VTC; c) Formas de onda entrada-salida.




Figura 9.11. a) Comparador inversor; b) VTC; c) Formas de onda entrada-salida.

En la figura 9.10.b se describe la VTC de este disparador Schmitt. Esta curva se obtiene fácilmente a partir de las ecuaciones 9.5 y 9.6. Cuando la V_i es muy negativa se verifica que $V_i < V_p$ resultando que $V_o = V_{OH}$ y $V_p = V_{TH}$ (tramo 1 de la VTC). Si se aumenta la V_i llegará un momento en que $V_i > V_p = V_{TH}$ y se producirá un cambio en la salida del comparador resultando que $V_o = V_{OL}$ y $V_p = V_{TL}$ (tramo 2 y 3 de la VTC); la tensión de comparación es ahora V_{TL} . Si se disminuye V_i se produce un nuevo cambio en la salida del comparador cuando $V_i < V_p = V_{TL}$ resultando que $V_o = V_{OH}$ y $V_p = V_{TH}$ (tramo 4 y 1 de la VTC). El efecto de esta VTC se pone de manifiesto en las formas de onda de entrada-salida que se muestra en la figura 9.10.c. El cambio en la salida del comparador únicamente se produce cuando la tensión de entrada V_i alcanza el valor de V_{TL} o V_{TH} . Esta característica le hace idóneo en entornos industriales con alto ruido en donde los comparadores originan múltiples transiciones de salida. Un ejemplo concreto se muestra en el comparador de la figura 9.11.a con la VTC de la figura 9.11.b. En la figura 9.11.c se puede observar la respuesta del comparador a la misma señal de entrada aplicada al disparador de Schmitt de la figura 9.10.c. En este caso, el ruido existente alrededor de la tensión de comparación (0 V) genera varias transiciones inexistentes en el disparador Schmitt. Este efecto es más perjudicial cuando se utiliza un comparador como elemento de detector de nivel. Pequeñas variaciones alrededor de la tensión de comparación debida a ruidos, fluctuaciones, etc, originan transiciones en la salida que deben ser eliminadas introduciendo una pequeña cantidad de histéresis para estabilizarlos frente a posibles oscilaciones.

El disparador de Schmitt de la figura 9.10.a es inversor porque para tensiones bajas de V_i la salida es V_{OH} y, viceversa, para tensiones altas de V_i la salida es V_{OL} . En la figura 9.12.a se muestra la versión no-inversora de un

disparador de Schmitt que incluye un circuito limitador basado en dos diodos Zener conectados en contraposición. De esta manera, los límites de la tensión de salida estarán fijados a $V_{OH}=V_Z+V_d$ y $V_{OL}=-V_Z-V_d$ con independencia de la tensión de alimentación. La VTC de este circuito aparece en la figura 9.12.b; la $V_{TH}=(R_1/R_2)V_{OH}$ y $V_{TL}=(R_1/R_2)V_{OL}$. En la figura 9.13 se indican los símbolos utilizados para representar los disparadores Schmitt inversores y no inversores.




Figura 9.12. a) Disparador Schmitt no-inversor estabilizado; b) VTC.




Figura 9.13. Símbolos de un Disparador Schmitt: a) inversor; b) no-inversor.

9.4.1.- Disparadores Schmitt monolíticos

Entre los disparadores Schmitt monolíticos se encuentran los de tecnología CMOS que presentan las siguientes ventajas: alta impedancia de entrada, rango de salida *rail-to-rail* y bajo consumo de potencia, ventajas que les hace particularmente interesantes para muchas aplicaciones. Los valores de la tensión umbral o *threshold* de estos circuitos se encuentran alrededor del 60% de V_{DD} para la V_{TH} y del 40% de la V_{DD} para la V_{TL} , aunque debido a las variaciones del proceso de fabricación estos valores pueden tener una elevada dispersión. Ejemplo de estos tipos de circuitos son CD40106B y 74HC14. El CD4039B y 74HC132 son otros ejemplos de disparadores Schmitt NAND.

La figura 9.14 contiene información sobre el HCC40106B de SGS-Thomson Microelectronics que es un circuito monolítico CMOS constituido por 6 disparadores Schmitt inversores. Este circuito no precisa de componentes externos, es insensible al tiempo de subida o caída de las señales de entrada, presenta características de salida simétrica y la corriente de entrada es de 100nA a 25°C y $V_{DD}=18$ V. La gráfica de la figura P.14.c indica la variación de las tensiones ($V_{TH}=V_P$ y $V_{TL}=V_N$) umbrales con la tensión de alimentación. Por ejemplo, para $V_{DD}=10$ V, la $V_{TH}=6$ V y $V_{TL}=4$ V, es decir, el 60% y 40% de la V_{DD} respectivamente. La tensión de histéresis, $V_H=V_P-V_N$, varía de 0.9 V a $V_{DD}=5$ V hasta 3.5 V a $V_{DD}=15$ V.




Figura 9.14. Algunas características del Hex-disparador Schmitt HCC40106B de SGS-Thomson Microelectronics: a) encapsulado, b) esquema circuital y c) variación de las tensiones umbrales con la tensión de alimentación.

Los comparadores monolíticos, por ejemplo el LM339, pueden ser configurados mediante resistencias externas para que funcione como un disparador de Schmitt. La asignación en los valores a las resistencias definen las tensiones *threshold* del disparador, siempre situadas en el primer cuadrante debido a que opera con una única tensión positiva de alimentación. En la figura 9.15 se presenta el disparador Schmitt inversor basado en el LM339 con sus ecuaciones características de operación. Las resistencias R_1 , R_2 y R_3 definen las tensiones de comparación de entrada debido a la realimentación positiva. El valor típico de R_4 es de unos pocos $k\Omega$, y si se impone la condición de que $R_3 \gg R_4$ para reducir al mínimo la cargabilidad de R_3 en el nudo de salida, se verifica que $V_{OH} \approx V_{CC}$.




Figura 9.15. Disparador Schmitt inversor basado en el LM339 y ecuaciones características.

Problemas

- P9.1** Representar gráficamente la curva de transferencia en tensión (VTC) de los circuitos de las figuras P9.1.a hasta P9.1.d.




Figura P9.1.a




Figura P9.1.b




Figura P9.1.c




Figura P9.1.d

- P9.2** El comparador LM311 de la figura P9.2 tiene conectado a su salida N inversores TTL del tipo 74LS04 cuyas características eléctricas se indican en el recuadro de esta figura. Sabiendo que la intensidad máxima del comparador cuando el transistor de salida está en conducción es de 50mA, calcular el valor máximo de N (*fan-out*) para asegurar el correcto funcionamiento del circuito.




Figura P9.2

- P9.3** Se desea que el circuito de la figura 9.7 se active cuando la tensión de entrada sea de 4 V. Además la impedancia de entrada debe ser de 20kΩ. Determinar el valor de R_1 , R_2 y R_C . Datos: $V_{CC} = 5$ V, $V_Z = 2$ V, $I_{LED} = 2$ mA y $V_{LED} = 1.8$ V.

- P9.4** Diseñar un detector de ventana como el de la figura 9.8 que verifique $V_{TH} = 4/5V_{CC}$ y $V_{TL} = 1/5V_{CC}$.

- P9.5** Dibujar la VTC del circuito de la figura 9.12.a. Datos: $R_1 = 10$ kΩ, $R_2 = 5$ kΩ y $V_Z = 4.3$ V.

- P9.6** Obtener la VTC del circuito de la figura P9.6.

- P9.7** Obtener la VTC del disparador Schmitt basado en el LM339 de la figura 9.14 si $R_1 = R_2 = R_3 = 100$ kΩ y suponiendo que $R_3 \gg R_4$. Dato: $V_{CC} = 10$ V, $R_4 = 3$ kΩ.




Figura P9.6




Figura P9.10

- P9.8** Obtener la VTC del disparador Schmitt no-inversor de la figura P9.8 suponiendo que $R_4 \gg R_5$.




Figura P9.8

- P9.9** Obtener la VTC del comparador de ventana de la figura P9.9 basado en OA ideales.




Figura P9.9

- P9.10** En la figura P9.10 se muestra un rectificador de media-onda. Representan gráficamente la salida V_o y V_s para una entrada $V_i=2 V \text{ sen} \omega t$. Datos: El OA tiene una $A_d=10.000$ y el diodo $V_d=0.7V$.

- P9.11** Representar la VTC del circuito rectificador de la figura P9.11. Dato: $V_d=0.7V$.




Figura P9.11

TEMA 10**Generadores de señal****10.1.- Introducción**

La función de un generador de señal es producir una señal dependiente del tiempo con unas características determinadas de frecuencia, amplitud y forma. Algunas veces estas características son externamente controladas a través de señales de control; el oscilador controlado por tensión (*voltage-controlled oscillator* o VCO) es un claro ejemplo. Para ejecutar la función de los generadores de señal se emplea algún tipo de realimentación conjuntamente con dispositivos que tengan características dependientes del tiempo (normalmente condensadores). Hay dos categorías de generadores de señal: *osciladores sintonizados o sinusoidales* y *osciladores de relajación*.

Los osciladores sintonizados emplean un sistema que en teoría crea pares de polos conjugados exactamente en el eje imaginario para mantener de una manera sostenida una oscilación sinusoidal. Los osciladores de relajación emplean dispositivos biestables tales como conmutadores, disparadores Schmitt, puertas lógicas, comparadores y flip-flops que repetidamente cargan y descargan condensadores. Las formas de onda típicas que se obtiene con este último método son del tipo triangular, cuadrada, exponencial o de pulso.

10.2.- Principios básicos de los osciladores sinusoidales

Los osciladores sinusoidales juegan un papel importante en los sistemas electrónicos que utilizan señales armónicas. A pesar de que en numerosas ocasiones se les denomina osciladores lineales, es preciso utilizar alguna característica no-lineal para generar una onda de salida sinusoidal. De hecho, los osciladores son esencialmente no-lineales lo que complica las técnicas de diseño y análisis de este tipo de circuitos. El diseño de osciladores se realiza en dos fases: una lineal, basado en métodos en el dominio frecuencial que utilizan análisis de circuitos realimentados, y otra no-lineal, que utiliza mecanismos no lineales para el control de la amplitud.

Un oscilador es básicamente un circuito autónomo, es decir, es capaz de generar una señal periódica sinusoidal sin necesidad de aplicar ninguna entrada. Una diferencia fundamental respecto a los circuitos multivibradores es que estos últimos son circuitos no lineales (basados en comparadores, disparadores de Schmitt, ...) frente a los circuitos quasi-lineales de los osciladores.

La calidad de la onda sinusoidal se expresa a través del coeficiente de distorsión armónica total (*total harmonic distortion* o THD), definido como

$$THD = \sqrt{D_2^2 + D_3^2 + D_4^2 + \dots} \quad (10.1)$$

donde D_k representa la relación entre la amplitud del armónico k y el armónico fundamental descrita en series de Fourier. Por ejemplo, la transformada de Fourier de una onda triangular únicamente tiene armónicos impares (los pares son nulos) cuya amplitud relativa al armónico fundamental vale $1/k^2$. En este caso, el THD toma el valor

$$THD = \sqrt{\left(\frac{1}{3^2}\right)^2 + \left(\frac{1}{5^2}\right)^2 + \left(\frac{1}{7^2}\right)^2 + \dots} \approx 0.12 \quad (10.2)$$

Es decir, una onda triangular es una grosera aproximación de una onda sinusoidal con un THD del 12%. Es evidente que el objetivo de los osciladores sinusoidales es generar señales con THD=0.




Figura 10.1. Estructura básica de un oscilador sinusoidal.

La estructura básica de un oscilador sinusoidal consiste en un amplificador (A) y una red selectiva de frecuencia (β) conectada en un lazo de realimentación positiva tal como se muestra en el diagrama de bloques la figura 10.1. Aunque en un oscilador no existe señal de entrada, es posible obtener la ganancia de lazo del amplificador realimentado (A_f) que, debido a la realimentación positiva, es de la forma

$$A_f = \frac{A}{1 - \beta A} \quad (10.3)$$

donde $A=A(f)$ y $\beta=\beta(f)$ dependen de la frecuencia f . Si existe una frecuencia f_o que $\beta A=1$, entonces el valor de A_f en la ecuación 10.3 es infinito. Es decir, a esta frecuencia el circuito tiene salida finita para una entrada cero; tal circuito por definición es un oscilador. La condición del circuito realimentado que proporciona oscilaciones sinusoidales de frecuencia de oscilación f_o es

$$\text{fase}(\beta A) = 0 + 2k\pi \quad (10.4)$$

El criterio de Barkhausen establece estas condiciones de oscilación: a la frecuencia f_o , la fase de la ganancia de lazo debe ser $0+2k\pi$ y la magnitud de la ganancia de lazo debe ser 1. Expresado más formalmente, el criterio de Barkhausen de oscilación exige que

$$\text{fase}(\beta A) = 0 + 2k\pi$$

$$|\beta A| = 1$$

$$(10.5)$$

10.2.1.- Control no-lineal de la amplitud

En todo oscilador práctico, la ganancia de lazo (βA) tiene que ser ligeramente mayor que la unidad para evitar que los parámetros de tolerancia de los componentes, envejecimiento, efectos de la temperatura, ..., haga que $\beta A < 1$ y el circuito no verifique una de las condiciones de oscilación especificadas en la ecuación 10.5, en cuyo caso el circuito dejará de oscilar. Por otra parte, si $\beta A > 1$ las amplitudes de oscilación crecen en amplitud y originarán señales sinusoidales de salida con fuerte distorsión armónica (THD elevado). Por ello, es necesario un mecanismo que ajuste el valor de $\beta A=1$ basado en un circuito de control de ganancia no-lineal del amplificador. Este circuito hace que $\beta A \sim 1$ para valores de amplitud de salida bajos hasta que se alcanza un valor determinado de salida en cuyo caso $\beta A=1$. Un ejemplo típico de un circuito de ganancia no-lineal, también conocido como circuito limitador, se presenta en la figura 10.2.a. Utiliza dos diodos D1 y D2 que en función de su estado o no de conducción, varía la ganancia del amplificador tal como se indica en la VTC de la figura 10.2.b. Para tensiones de salida bajas, ambos diodos están en corte y la ganancia del amplificador vale $-R_f/R_1$. En este caso, aplicando el principio de superposición, las tensiones V_A y V_B se pueden expresar en términos de $\pm V_{CC}$ y V_o como

$$V_A = V_{CC} \frac{R_3}{R_2 + R_3} + V_o \frac{R_2}{R_2 + R_3}$$

$$V_B = -V_{CC} \frac{R_4}{R_4 + R_5} + V_o \frac{R_5}{R_4 + R_5} \quad (10.6)$$

El diodo D1 está en conducción cuando $V_A \leq -V_D = -0.7$ V y el D2 cuando $V_B \geq V_D = 0.7$ V, en cuyo caso la ganancia del amplificador disminuye a $-(R_f \parallel R_3)/R_1$ y $-(R_f \parallel R_4)/R_1$ respectivamente. La tensiones de salida que hacen entrar a estos diodos en conducción vienen dadas por las siguientes expresiones:

$$L_{\pm} = -V_{CC} \frac{R_3}{R_2} - V_D \left(1 + \frac{R_3}{R_2} \right)$$

$$L_{+} = V_{CC} \frac{R_4}{R_5} + V_D \left(1 + \frac{R_4}{R_5} \right) \quad (10.7)$$




Figura 10.2. a) Circuito de ganancia no-lineal; b) VTC.

10.3.- Circuitos osciladores RC-OA

En este apartado se estudian algunos osciladores prácticos que utilizan amplificadores operacionales y redes RC.

10.3.1.- Oscilador de puente de Wien

El oscilador de puente de Wien, tal como aparece en el esquema básico de la figura 10.3.a, está constituido por un OA en configuración no-inversora de ganancia $1+R_2/R_1$ y una red de realimentación RC cuya función de transferencia es

$$\frac{V_a}{V_o} = \frac{Z_p}{Z_p + Z_s} \quad (10.8)$$

donde

$$Z_p = R \parallel \frac{1}{Cjw} = \frac{R}{1 + RCjw} \quad \text{y} \quad Z_s = R + \frac{1}{Cjw} \quad (10.9)$$

Sustituyendo 10.9 en 10.8 y operando se obtiene

$$\frac{V_a}{V_o} = \frac{1}{3 + j \left(\frac{1}{wRC} - \frac{1}{wRC} \right)} \quad (10.10)$$

La ganancia de lazo (βA) vale

$$\beta A = \frac{1 + \frac{R_2}{R_1}}{3 + j \left(\frac{1}{wRC} - \frac{1}{wRC} \right)} \quad (10.11)$$






Figura 10.3. a) Esquema básico de un oscilador de puente de Wien; **b)** Oscilador de puente de Wien con control de amplitud.

El *criterio de Barkhausen* establece las condiciones de oscilación a la frecuencia f_o :

$$\begin{aligned} \text{fase}(\text{ }^\circ(f_o)A(f_o)) &= 0 + 2k\pi \Rightarrow f_o = \frac{1}{2\pi RC} \\ |^\circ(f_o)A(f_o)| &= 1 \Rightarrow \frac{R_2}{R_1} = 2 \end{aligned} \quad (10.12)$$

Para asegurar las condiciones de oscilación es necesario elegir R_2/R_1 ligeramente superior a 2 para corregir pequeñas variaciones en el circuito. Además, la amplitud de oscilación puede ser determinada y estabilizada utilizando un circuito no-lineal como el que se muestra en la figura 10.3.b. Los diodos D1 y D2 y las resistencias R_2 y R_3 actúan como limitadores de amplitud de salida.

**Figura 10.4. a)** Esquema básico de un oscilador de cambio de fase; **b)** Ecuaciones de la red de realimentación.

10.3.2.- Oscilador de cambio de fase

El oscilador de cambio de fase, cuya estructura básica se describe en la figura 10.4.a, consiste en un amplificador de ganancia negativa ($-K$) y una realimentación constituida por una sección RC de tercer orden en escalera. La condición de oscilación exige que la red de realimentación introduzca un desfase de 180° para ser compatible con la ganancia negativa del amplificador que introduce a su vez otro desfase de 180° . En la figura 10.4.b se indica las ecuaciones de la red de realimentación. Partiendo de estas ecuaciones y tras realizar una serie de operaciones, se puede comprobar que la expresión de la ganancia de lazo es

$$A^\circ = \frac{V_4}{V_1} \bullet \frac{V_1}{V_4} = \frac{-K}{1 - \frac{5}{(wRC)^2} - j\left(\frac{6}{wRC} - \frac{1}{(wRC)^3}\right)} \quad (10.13)$$

Las condiciones de oscilación establecen el valor de f_o y el valor de K dados por

$$\begin{aligned} \text{fase}(A^\circ) &= 0 + 2k\pi \Rightarrow f_o = \frac{1}{2\pi\sqrt{6}RC} \\ |A^\circ| &= 1 \Rightarrow K \geq 29 \end{aligned} \quad (10.14)$$





Figura 10.5. Oscilador de cambio de fase con limitador de amplitud.



$$f_o = \frac{1}{2\pi\sqrt{6RC}}$$

$$f_o = \frac{1}{2\pi\sqrt{6 + 4\frac{R_C}{R}}}$$

$$h_{fe} > 23 + 29\frac{R}{R_C} + 4\frac{R_C}{R} \quad y \quad R = R \oplus Z_i$$

a)

b)

Figura 10.6. Oscilador de cambio de fase basado en un a) FET y en un b) BJT.

Ejemplos prácticos de este tipo de osciladores se muestran en las figuras 10.5, 10.6.b y 10.6.c. En la figura 10.5 el oscilador está basado en un OA cuya ganancia ($-R_f/R$) se ajusta a través del potenciómetro R_p y tiene un limitador de amplitud en la salida a través de los diodos D1 y D2. En las figuras 10.6.a y 10.6.b se presentan dos osciladores que utilizan componentes discretos. El primero está basado en un amplificador FET cuya ganancia es

$$A = -g_m(R_D \parallel r_d) \quad (10.15)$$

y el segundo está basado en un amplificador BJT cuya h_{fe} y Z_i deben verificar las relaciones indicadas en la figura con una frecuencia de oscilación que depende de R_C .

10.4.- Osciladores LC

Un oscilador muy sencillo se puede construir con una etapa amplificadora y un red inductiva-capacitiva (LC) que proporcione un desplazamiento de -180° . La frecuencia de oscilación puede ser fácilmente ajustada, o sintonizada (*tuned*), sobre un rango de frecuencias que varían desde unos 100kHz hasta cientos de MHz cambiando únicamente el valor de la C o L. Estos osciladores LC sintonizados son usados en gran variedad de aplicaciones incluyendo radiotransmisores, receptores de AM y FM y generadores de onda sinusoidal.

Los osciladores LC más conocidos son: a) oscilador de Colpitts y b) oscilador de Hartley. Su diferencia se encuentra en la red de realimentación: el oscilador de Colpitts utiliza un divisor capacitivo en paralelo con una autoinducción y el oscilador de Hartley utiliza un divisor inductivo en paralelo con una capacidad, es decir, ambos son duales.




Figura 10.7. Oscilador Colpitts basado en un a) JFET, b) BJT y c) OA.

En la figura 10.7 se indican tres posibles configuraciones de un oscilador Colpitts basado en transistores FET y BJT, y en un OA aunque no suelen ser utilizado por su limitación en frecuencia; la autoinducción RFC sirve para aislar la línea de alimentación del oscilador, es decir, su valor es suficientemente alto para impedir que la señal sinusoidal se transmita a la alimentación. Si la frecuencia de oscilación (f_o) es suficientemente baja para considerar despreciable los efectos capacitivos internos de los transistores y el OA, y si la autoinducción L tiene una resistencia interna despreciable, entonces la frecuencia de oscilación será determinada por la red LC (también conocida en muchos casos con el nombre de circuito tanque o *tank* porque se comporta como una depósito de energía de almacenamiento). Para el oscilador Colpitts, esta frecuencia es

$$f_o = \frac{1}{2\pi\sqrt{L\frac{C_1C_2}{C_1+C_2}}} \quad y \quad A_v > \frac{C_1}{C_2} \quad (10.16)$$

Esta relación debe ser combinada con la ganancia de la etapa amplificadora para asegurar las condiciones de oscilación.




Figura 10.8. Oscilador Hartley basado en un a) FET y b) BJT.

De la misma manera, la frecuencia de oscilación de los osciladores Hartley mostrados en la figura 10.8 viene dada por

$$f_o = \frac{1}{2\pi\sqrt{C(L_1 + L_2)}} \quad y \quad A_v > \frac{L_2}{L_1} \quad (10.17)$$

10.5.- Osciladores de cristal

Un cristal de cuarzo presenta la propiedad denominada *efecto piezoelectrónico* por el cual al aplicar una presión mecánica a través de la superficie del cristal éste desarrolla una tensión en las caras opuestas. De una manera similar, una tensión aplicada en las caras del cristal origina una distorsión mecánica en su superficie. Una tensión alterna produce vibraciones mecánicas cuya frecuencia natural es muy estable y depende de la naturaleza y tallado del cristal.

El modelo circuitual equivalente de un cristal de cuarzo (figura 10.9.a) está caracterizado por una inductancia L muy elevada (unos pocos Henrios), una capacidad en serie muy pequeña C_s ($<0.5\text{pF}$), una resistencia en serie r (unos cientos de Ω), y una capacidad paralela C_p (unos pocos pF) que representa la capacidad electrostática entre las dos caras del cristal. El factor de calidad Q es muy alto (>20000). Si se desprecia r , la impedancia del cristal

$Z(jw)$ viene dada por

$$Z(jw) = \frac{1}{jwC_p + \frac{1}{jwL + 1/jwC_s}} \quad (10.18)$$




Figura 10.9. Cristal piezoeléctrico: a) Símbolo y equivalente circuitual; b) Reactancia del cristal.

La ecuación 10.18 indica que el cristal tiene dos frecuencias de resonancia: una resonancia en serie w_s y una en paralelo w_p dadas por las siguientes ecuaciones

$$w_s = 1/\sqrt{LC_s} \quad \text{y} \quad w_p = 1/\sqrt{LC_s C_p / (C_s + C_p)} \quad (10.19)$$

La ecuación 10.18 se puede reescribir de la forma

$$Z(jw) = -j \frac{1}{wC_p} \left(\frac{w^2 - w_s^2}{w^2 - w_p^2} \right) \quad (10.20)$$

en donde $w_p > w_s$ dado que $C_p \gg C_s$. Una representación gráfica de la reactancia $Z(jw)$ se muestra en la figura 10.9.b.




Figura 10.10. Oscilador de cristal usando una realimentación tipo serie: a) Circuito basado en un BJT, b)

Circuito basado en un JFET.

10.5.1.- Oscilador de cristal resonante en serie

Un cristal excitado en modo resonancia en serie debe ser conectado a la realimentación del circuito en configuración serie. En esta configuración su impedancia más baja se produce para w_s y, de esta manera, el factor de realimentación es mayor. Las figuras 10.10.a y 10.10.b presentan dos osciladores con estructura resonante en serie. Como resultado, la frecuencia de oscilación del circuito es estable e insensible a variaciones de los parámetros del circuito.

10.5.2.- Oscilador de cristal resonante en paralelo

Un cristal excitado en modo resonancia en paralelo tiene máxima impedancia a la frecuencia w_p . El cristal de la figura 10.11.a actúa como un elemento inductor en un oscilador modificado Colpitts cuya tensión de salida está acoplada al emisor a través de C_1 y C_2 . El oscilador controlado por cristal Miller de la figura 10.11.b utiliza un circuito LC sintonizado de salida. La máxima tensión de puerta del JFET se produce a la frecuencia w_p del cristal.




Figura 10.11. Oscilador de cristal usado en configuración paralelo: a) Circuito basado en un BJT, b) Circuito basado en un JFET.

10.6.- Consideraciones prácticas de los osciladores sinusoidales

Los osciladores sinusoidales presentan problemas de distorsión armónica y suelen ser sensibles a las tolerancias de los dispositivos. Por ello, precisan de potenciómetros de ajustes que situados en el lugar adecuado permiten lograr distorsiones del hasta el 0.01%. La estabilidad y precisión de la frecuencia de oscilación (f_o) es fuertemente dependiente de la calidad de los componentes utilizados. Por ello, una buena elección son condensadores de policarbonato y resistencias de película delgada, y si se desea una precisión muy alta, se recomienda los cristales de cuarzo en configuración paralela que en el mercado se puede encontrar con diversidad de valores; en algunos casos, para asegurar su estabilidad, los cristales se mantienen en recipientes a temperatura constante.

El *slew-rate* de los amplificadores operacionales limitan su máxima frecuencia de operación. Esta frecuencia

se puede incrementar utilizando circuitos de control automático de ganancia a costa de reducir la amplitud de salida. Los osciladores de baja frecuencias exige altos valores de los componentes. En este caso, se recomienda la utilización de OAs con entrada JFET para minimizar los efectos de corriente de polarización y permitir valores de resistencias de decenas de $M\Omega$ para obtener frecuencias de oscilación de hasta 0.01 Hz.

Existen circuitos monolíticos como el oscilador de precisión 4023/75 de Burr-Brown basado en el puente de Wien y osciladores de cuadratura para tener señales de salida tipo seno y coseno (es un seno con desfasado 90°) como el 4423 de Burr-Brown, entre otros.

10.7.- Multivibrador astable

Una onda cuadrada puede ser generada mediante un multivibrador astable que comuta periódicamente entre sus dos estados inestables. Este circuito puede ser realizado conectando a un disparador Schmitt (circuito con dos estados estables) una realimentación constituida por una red RC tal como se muestra en la figura 10.12. El circuito resultante no presenta ningún estado estable, y por ello se denomina *multivibrador astable*.




Figura 10.12. Multivibrador astable.

El multivibrador astable puede ser realizado a partir de un disparador de Schmitt con dos estados estables correspondientes a los niveles de tensión de salida V_{OH} y V_{OL} . El cambio de un estado a otro se producirá cuando la V_i alcance el valor de V_{TL} ($V_{OL} \rightarrow V_{OH}$) o cuando alcance el valor de V_{TH} ($V_{OH} \rightarrow V_{OL}$); V_{TH} y V_{TL} dependen de V_{OH} y V_{OL} a través del factor β : $V_{TH} = \beta V_{OH}$ y $V_{TL} = \beta V_{OL}$. Para obtener las ecuaciones de este circuito, se supone el disparador Schmitt tiene una tensión de salida inicial de $V_o = V_{OH}$ y el condensador de $V_i = V_{TL}$. En este momento, el condensador se carga a través de R hasta alcanzar la tensión $V_i = V_{TH}$, instante en el cual el disparador cambia de estado y pasa a $V_o = V_{OL}$. En este momento, el condensador que estaba cargado a V_{TH} se descarga siguiendo la siguiente ecuación

$$V_i(t) = V_{OL} + (V_{TH} - V_{OL}) \exp(-t/RC) = V_{OL} + (V_{OH} - V_{OL}) \exp(-t/RC) \quad (10.21)$$

El condensador dejará de descargarse hasta que $V_i = V_{TL}$ instante en el cual el disparador Schmitt pasa a tener el nivel de salida V_{OH} . El tiempo T_1 de descarga del condensador corresponde al tiempo que tarda en variar su

tensión de V_{TH} a V_{TL} . Este tiempo se obtiene al resolver la ecuación 10.21 para que $V_i(t=T_1)=V_{TH}$ resultando

$$T_1 = RC \ln \left(\frac{1 - \frac{V_{OH}}{V_{OL}}}{1 - \frac{V_{OL}}{V_{OH}}} \right) \quad (10.22)$$

Similar al caso anterior, el proceso de carga del condensador viene dado por la siguiente ecuación

$$V_i(t) = V_{OH} + (V_{TL} - V_{OH}) \exp(-t/RC) = V_{OH} + (\frac{V_{OL} - V_{OH}}{V_{OH}}) \exp(-t/RC) \quad (10.23)$$

Este tiempo T_2 se obtiene al resolver la ecuación 10.23 para $V_i(t=T_2)=V_{TH}$ resultando

$$T_2 = RC \ln \left(\frac{1 - \frac{V_{OL}}{V_{OH}}}{1 - \frac{V_{OH}}{V_{OL}}} \right) \quad (10.24)$$

El periodo de la onda cuadrada T viene dado por

$$T = T_1 + T_2 = 2RC \ln \left(\frac{1 + \frac{V_{OL}}{V_{OH}}}{1 - \frac{V_{OH}}{V_{OL}}} \right) \quad (10.25)$$

El circuito de la figura 10.13 es un ejemplo práctico de un multivibrador astable basado en un amplificador operacional y su correspondiente diagrama temporal. Los niveles de salida están fijados por la tensión de alimentación ($V_{OH} \approx V_{CC}$ y $V_{OL} \approx -V_{CC}$) y el factor $\beta = R_1/(R_1 + R_2)$.




Figura 10.13. Circuito Multivibrador astable y diagrama temporal

10.8.- Generador de una onda triangular

Las formas de onda sinusoidal generadas en el circuito astable anterior pueden convertirse en una onda triangular reemplazando la red RC por un integrador. En la figura 10.14 se muestra un generador de onda triangular basado en un integrador y en un disparador de Schmitt. El integrador realiza la siguiente función

$$V_o(t) = -\frac{1}{RC} \int V_i dt + \text{cte} \quad (10.26)$$

Al ser la salida del disparador Schmitt una onda cuadrada, V_i es constante durante un intervalo de tiempo, y la salida del integrador es una tensión con una pendiente es $-V_{OH}/RC$ o $-V_{OL}/RC$, en función del estado del

disparador. Durante el intervalo T_1 , se verifica que

$$\frac{V_{TH} - V_{TL}}{T_1} = \frac{V_{OH}}{RC} \Rightarrow T_1 = RC \frac{V_{TH} - V_{TL}}{V_{OH}} \quad (10.27)$$

Similarmente, durante el intervalo T_2

$$\frac{V_{TH} - V_{TL}}{T_2} = -\frac{V_{OL}}{RC} \Rightarrow T_2 = -RC \frac{V_{TH} - V_{TL}}{V_{OL}} \quad (10.28)$$




Figura 10.14. Generador de onda triangular.




Figura 10.15. Diagrama circuital del temporizador 555.

10.9.- Temporizadores integrados

Existen en el mercado un conjunto de circuitos integrados denominados temporizadores (*timers*) especialmente diseñados para realizar multivibradores monoestables y astables. El temporizador 555 (NE555 de Signetics en versión bipolar y TLC555 de Texas Instruments en versión CMOS) es un circuito integrado barato y

muy popular que fue desarrollado en 1972 por Signetics Corporation. En la figura 10.15 se muestra el diagrama circuital de este temporizador. Está constituido por dos comparadores, un flip-flop SR y un transistor que actúa como un elemento de conmutación. Las tres resistencias en serie de valor R definen las tensiones de comparación a $1/3V_{CC}$ y $2/3V_{CC}$.

En la figura 10.16 se presenta al 555 en la configuración monoestable. Al aplicar un pulso negativo en V_i con una tensión inferior a $1/3V_{CC}$, el condensador C se carga libremente a través de R. Este proceso de carga finalizará cuando la $V_c=2/3V_{CC}$, en cuyo caso se produce la descarga brusca de C a través del transistor de salida. El pulso de salida tiene una duración T, especificado por el tiempo que tarda el condensador en pasar de $\sim 0V$ a $2/3V_{CC}$, viene definido por la siguiente ecuación

$$T = RC \ln 3 \approx 1.1RC \quad (10.29)$$




Figura 10.16. Temporizador 555 en configuración monoestable y diagrama temporal.

En la figura 10.17 se presenta al 555 en la configuración multivibrator astable. En este caso el condensador varía su tensión entre $1/3V_{CC}$ y $2/3V_{CC}$. El proceso de carga se realiza a través de R_A+R_B y el de descarga a través de R_B . Como resultado se genera a la salida una onda cuadrada no-simétrica definido por dos tiempos T_1 y T_2

$$T_1 = (R_A + R_B)C \ln 2 \approx 0.69(R_A + R_B)C \quad \text{y} \quad T_2 = R_B C \ln 2 \approx 0.69R_B C \quad (10.30)$$





Figura 10.17. Temporizador 555 en configuración astable y diagrama temporal.

El porcentaje de ocupación del ciclo (*duty cycle*) viene definido por

$$\text{Duty cycle} = \frac{T_1}{T_1 + T_2} = \frac{R_A + R_B}{R_A + 2R_B} \quad (10.31)$$

Obsérvese que el *duty cycle* es mayor que 0.5 (50%) lo que significa que la onda cuadrada no es simétrica y la duración del estado lógico alto es mayor que el bajo ($T_1 > T_2$).

Por último, la configuración astable y monoestable del 555 resulta poco práctica cuando se desea tiempos demasiado largos. El XR-2240 es básicamente un 555 con un contador binario programable de 8 bit para alargar las características temporales del circuito. Además, admite la opción de conectar varios XR-2240 en cascada para obtener señales temporales de hasta varios meses de duración. En la figura 10.18 se describe una aplicación básica del temporizador MC1451D de Motorola. Las resistencias R_{tc} , C_{tc} y R_S se utilizan para definir la frecuencia f de reloj del oscilador interno que debe verificar $1\text{kHz} \leq f \leq 100\text{kHz}$. Este oscilador constituye la señal de sincronismo de un contador de 16-bit. La única salida Q se obtiene seleccionando el bit 8, 10, 13 y 16 de este contador a través de dos líneas de entrada A y B lo que permite dividir la frecuencia del oscilador por 256, 1024, 8192 y 65536.

**Figura 10.18.** Temporizador MC1451D de Motorola.

10.10.- Generadores de señal monolíticos

Los circuitos integrados de generación de señales son diseñados para generar diferentes formas de onda con un número mínimo de dispositivos externos. Sus principales campos de aplicación son comunicaciones, telemetría, sintetizadores de música electrónica y verificación y calibración de instrumental de laboratorio. El bloque fundamental de estos circuitos es el oscilador controlado por tensión (*voltage-controlled oscillator* o VCO) que genera una onda triangular o cuadrada. La señal triangular puede ser convertida a una sinusoidal mediante un conformador de forma de onda o *on-chip wave shaper*. Dos ejemplos típicos de VCO es el circuito integrado 566 (LM566 de National Semiconductor) y el generador de formas de onda de precisión ICL8038 (Intersil).


El 566 es un generador VCO que proporciona una onda cuadrada de salida ajustada a través de una resistencia y un condensador cuya frecuencia de salida depende de una tensión V_c . En la figura 10.19 se describe una aplicación básica de este circuito junto a sus características eléctricas y limitaciones. R_1 , C_1 y V_c fijan la frecuencia de salida de este circuito. V_c se obtiene a partir del divisor de tensión de R_2 y R_3 de forma que

$$V_c = \frac{R_3}{R_2 + R_3} V_{CC} = 10.4V \quad (10.32)$$

Obsérvese que verifica $0.75V_{CC} \leq V_c \leq V_{CC}$. La frecuencia de oscilación del 566 es

$$f_o = \frac{2}{R_1 C_1} \left(\frac{V_{CC} - V_c}{V_{CC}} \right) \quad (10.33)$$

que en este caso vale $f_o = 32.5\text{kHz}$.



Limitaciones del 566

$2\text{k}\Omega \leq R_1 \leq 20\text{k}\Omega$
$0.75V_{CC} \leq V_c \leq V_{CC}$
$f_o \leq 1\text{MHz}$
$10V \leq V_{CC} \leq 24V$

Figura 10.19. Generador VCO 566.

El ICL8038 es un generador de ondas triangular, cuadrada y sinusoidal de baja distorsión y alta linealidad con frecuencias de salida que varían desde 0.01Hz hasta 300KHz. En la figura 10.20 se presenta una aplicación típica de este circuito cuya frecuencia de salida varía con la tensión de entrada V_i . Las amplitudes pico-pico de salida son: V_{CC} para la salida cuadrada, $0.33V_{CC}$ para la triangular y $0.22V_{CC}$ para la sinusoidal, todas ellas centradas a $V_{CC}/2$. La resistencia R_{THD} de $100\text{k}\Omega$ sirve para reducir el THD de la salida sinusoidal. La frecuencia de salida viene dada por la siguiente ecuación

$$f_o = 3 \left(1 - \frac{R_B}{2R_A} \right) \frac{V_i}{CR_A V_{CC}} \quad (10.34)$$




Figura 10.20. Generador VCO 8038.

Existe en el mercado gran variedad de generadores de señal monolíticos. Los VCO acoplados por emisor son circuitos muy simples, simétricos, baratos, tienen control automático de ganancia y pueden operar a altas frecuencias al no utilizar transistores BJT en la región de saturación. Su mayor inconveniente es su deriva térmica que exige técnicas de estabilización con la temperatura. Ejemplos clásicos son el NE560 (Signetics) basado en un PLL, XR-210/215 (Exar), XR-21211/12 (Exar), AD537 (Analog Devices), SSM2031 (Solid State Micro Technology).

Otro tipo de generadores monolíticos son los convertidores tensión-frecuencia o frecuencia-tensión (*voltage-to-frequency converter* o VFC y *frequency-to-voltage converter* o FVC) que como su propio nombre indica generan pulsos linealmente proporcional a una tensión analógica de entrada o, viceversa, proporciona una tensión de salida proporcional a la frecuencia de una señal (generalmente cuadrada) de entrada. Ejemplos de VFC son: VFC32/42/52 (Burr-Braun), LM331 (National Semiconductor), AD650/54 (Analog Devices), TSC9400/01/02 (Teledyne Semiconductor) y RC4151 (Raytheon). Ejemplos de FVC son: 451/53 (Analog Devices) y LM2907/17 (National Semiconductor).

Problemas

- P10.1** Para el circuito de la figura 10.2.a, se pide:
- Encontrar los puntos críticos de la VTC.
 - Obtener los diferentes valores de las ganancias.

Datos: $V_{CC}=15$ V, $R_1=30\text{k}\Omega$, $R_f=60\text{k}\Omega$, $R_2=R_5=9\text{k}\Omega$, y $R_3=R_4=3\text{k}\Omega$, $V_d=0.7\text{V}$.

- P10.2** El circuito de la figura 10.3.b es un oscilador de puente de Wien. Se pide:
- Representar gráficamente la V_o frente a V_a .
 - Frecuencia de oscilación.
 - Amplitud máxima de salida.

- P10.3** Determinar la frecuencia de oscilación del circuito de la figura 10.5 y el valor mínimo de R_f requerido para que el circuito comience a oscilar.

- P10.4** El oscilador de cambio de fase de la figura 10.6.a utiliza un JFET con $g_m=5000\mu\text{A}^{-1}$ y $r_d=40\text{k}\Omega$ y una red de realimentación con $R=10\text{k}\Omega$. Seleccionar el valor de C para que la frecuencia de oscilación sea de 1kHz y el valor de R_D que verifique las condiciones de oscilación.

- P10.5** Calcular la frecuencia de oscilación del oscilador Colpitts de la figura 10.7.a siendo $C_1=750\text{pF}$, $C_2=2500\text{pF}$ y $L=40\mu\text{H}$.

- P10.6** Un oscilador de cristal es especificado con $L=0.52\text{H}$, $C_s=0.012\text{pF}$, $C_p=4\text{pF}$ y $r=0\Omega$. Determinar la f_s y la f_p .

- P10.7** Encontrar la frecuencia de oscilación del multivibrador astable de la figura 10.13. Datos: $V_{CC}=\pm 10$ V, $R_1=100\text{k}\Omega$, $R_2=R=1\text{M}\Omega$ y $C=0.01\mu\text{F}$.

- P10.8** Los diodos del multivibrador astable de la figura P10.8 tienen una tensión V_d que dependen de la temperatura de acuerdo a la siguiente expresión:

$$V_d(T)=V_{do} + TC(T-T_0)$$

siendo $T_0=25^\circ\text{C}$, $TC=-2\text{mV}^\circ\text{C}$ y $V_{do}=0.7\text{V}$. Encontrar la expresión del periodo de oscilación y la frecuencia de oscilación a las siguientes temperaturas: 0°C , 25°C , 50°C y 100°C .

Datos: $V_{CC}=\pm 12$ V, $R=10\text{k}\Omega$ y $C=0.1\mu\text{F}$.




Figura P10.8

- P10.9** Representar gráficamente las tensiones V_o y V_s del generador de onda triangular de la figura P10.9.




Figura P10.9

- P10.10** Diseñar con el temporizador 555 los siguientes circuitos: monoestable de $T=1\text{ms}$ y astable de periodo $100\mu\text{s}$.

P10.11 En la figura P10.11 se muestra un ejemplo de aplicación del temporizador 555 en configuración monoestable. Determinar la duración del pulso de salida en los siguientes casos: a) $V_{DD}=V_{CC}$; b) $V_{DD}=2V_{CC}$; c) $V_{DD}=V_{CC}/2$.

Nota: el tiempo de duración del pulso está fijado por el tiempo que tarda el condensador (initialmente descargado) en tomar el valor de $2/3V_{CC}$.

que el temporizador 566 funcione correctamente. Calcular la frecuencia de salida para los diferentes valores de V_i .




Figura P10.11

P10.12 Con un temporizador 555 y un biestable, construir un circuito que genere una onda de salida simétrica de 50KHz

P10.13 Al circuito de la figura P10.13 se le aplica a la entrada V_i una onda cuadrada simétrica de periodo 20ms. Determinar la tensión V_R para




Figura P10.13

TEMA 11

Reguladores de tensión

11.1.- Introducción

Todos los circuitos electrónicos requieren una o más fuentes de tensión estable de continua. Las fuentes de alimentación sencillas construidas con un transformador, un rectificador y un filtro (fuentes de alimentación no reguladas) no proporcionan una calidad suficiente porque sus tensiones de salida cambian con la corriente que circula por la carga y con la tensión de la línea, y además presentan una cantidad significativa de rizado a la frecuencia de la red. Por ello, no son generalmente adecuadas para la mayoría de las aplicaciones.

En la figura 11.1 se presenta el diagrama de bloques típico de una fuente de alimentación regulada. La entrada es un transformador conectado a la red eléctrica (220V, 50Hz) con objeto de reducir su amplitud. Un rectificador de diodos rectifica la señal la cual es filtrada (generalmente a través de un condensador) para producir una señal de salida DC no regulada. El regulador de tensión proporciona una salida mucho más regulada y estable para alimentar a una carga.




Figura 11.1. Diagrama de bloques de una fuente de alimentación regulada.

La función de un regulador de tensión es proporcionar una tensión estable y bien especificada para alimentar otros circuitos a partir de una fuente de alimentación de entrada de poca calidad; después del amplificador operacional, el regulador de tensión es probablemente el circuito integrado más extensamente usado. Además, deben ser capaces de proporcionar corrientes de salida desde unas cuantas decenas de miliamperios, en el caso de reguladores pequeños, hasta varios amperios, para reguladores grandes. Los reguladores de tensión se clasifican en:

- Reguladores en serie o lineales. Controlan la tensión de salida ajustando continuamente la caída de tensión en un transistor de potencia conectado en serie entre la entrada no regulada y la carga. Puesto que el transistor debe conducir corriente continuamente, opera en su región activa o lineal. Aunque son más sencillos de utilizar que los reguladores de conmutación, tienden a ser muy

ineficientes debido a la potencia consumida por el elemento en serie. Su eficiencia es alrededor del 20% y solamente resultan eficaces para baja potencia ($< 5 \text{ W}$).

- b) Reguladores de conmutación. Utilizan un transistor de potencia como conmutador de alta frecuencia, de tal manera que la energía se transfiere desde la entrada a la carga en paquetes discretos. Los pulsos de intensidad se convierten después a una corriente continua mediante un filtro inductivo y capacitivo. Puesto que, cuando opera como conmutador, el transistor consume menos potencia que en su región lineal, estos reguladores son más eficientes (hasta el 80%) que los lineales; además, son más pequeños y ligeros. Estos reguladores se pueden diseñar para operar directamente sobre la tensión de la red rectificada y filtrada, eliminando la necesidad de utilizar transformadores voluminosos. El precio que se paga por estas ventajas es una mayor complejidad del circuito y un mayor ruido de rizado. Los reguladores de conmutación se utilizan especialmente en sistemas digitales, donde a menudo es mucho más importante una alta eficiencia y un peso bajo que un rizado de salida pequeño.

La tendencia actual en el diseño de fuentes de alimentación de varias salidas es utilizar reguladores de conmutación para aprovechar sus ventajas y utilizar después reguladores en serie para conseguir tensiones más limpias y mejor reguladas.




Figura 11.2. Diagrama de bloques de un regulador de tensión lineal.

11.2.- Reguladores de tensión con componentes discretos

Un regulador de tensión está constituido por una serie de bloques funcionales que permiten estabilizar la tensión de salida. La figura 11.2 muestra el diagrama de bloques de este circuito formado por: referencia de tensión, circuito de muestreo, amplificador de error y elemento de control. Una variación de la tensión de salida (V_o) es detectada por el amplificador de error al comparar la referencia de tensión y el circuito de muestreo. Este amplificador opera sobre el elemento control en serie para restaurar la V_o .

11.2.1.- Referencias de tensión

Una referencia de tensión constituye una parte fundamental de los reguladores de tensión al proporcionar

una tensión de continua, muy precisa y estable con la temperatura y con el tiempo. Requerimientos típicos de estabilidad térmica son del orden de 100 ppm/°C o mejor. Para minimizar los errores debidos al autocalentamiento, las referencias de tensión proporcionan una corriente de salida moderada, típicamente en el rango de unos pocos mA. Las técnicas de compensación aplicadas a las referencias semiconductoras permiten conseguir coeficientes de temperatura de 1 ppm/°C o menores. Estas técnicas se utilizan también en el diseño de transductores de temperatura.

Las referencias de tensión están basados en diodos Zener y transistores bipolares o de salto de banda ("bandgap").

Un diodo Zener es el dispositivo más barato y simple para obtener una tensión de referencia más o menos estable. Sin embargo, hay que adaptarse a los valores de tensiones Zener presentes en el mercado (5.6 V, 6.2V, 6.8 V,...), presenta fuerte deriva térmica y el ruido, especialmente ruido de avalancha, es muy elevado. Las limitaciones del diodo Zener pueden ser resueltas en parte con la ayuda de un OA resultando un circuito con características de autorregulación. En la figura 11.2, la configuración no-inversora del OA 741 permite ajustar la tensión de salida variando R_2 .

Basado en esta estructura, el circuito monolítico REF102 (figura 11.3.a) de Burr-Brown es un ejemplo típico de un referencia de tensión de 10 V compensado térmicamente que utiliza un diodo Zener de $V_Z=8.2V$. La corriente máxima de salida es de 10 mA. La tensión de salida viene definida por la siguiente ecuación:

$$V_o = \left(1 + \frac{R_3}{R_1 + R_2}\right) V_Z = \left(1 + \frac{8k\Omega}{14k\Omega + 22k\Omega}\right) 8.2V = 10V \quad (11.1)$$






Figura 11.2. Referencia de tensión autoregulada.



a)



b)

Figura 11.3. a) Referencia de tensión REF102 de 10 V (Burr-Brown). b) Aplicación típica.

Una aplicación típica de este circuito se presenta en la figura 11.3.b. Una vez ajustado la tensión de salida a 10 V a través de la resistencia $R_S=1M\Omega$ conectado al terminal 5 (V_{TRIM}) y el potenciómetro de $20k\Omega$, su compensación térmica asegura una variación máxima de 0.7mV en la tensión de salida para una variación de 0° a 70° de temperatura. Otros ejemplos de circuitos referencia de tensión monolíticos compensados térmicamente son el LM329 (National Semiconductor), el LM3999 de 6.95 V (National Semiconductor) y el LTZ100 (Linear Technology).

Los referencia de tensión basados en diodos Zener tienen valores a partir de 6 a 7 V que requieren en los referencias de tensión monolíticos tensiones de alimentación de al menos 10 V. Esto puede ser un inconveniente en sistemas alimentados con tensiones más bajas, tales como 5V. Este problema se soluciona utilizando las referencias de tensión "bandgap". Las referencias de tensión "bandgap" operan compensando el coeficiente de temperatura negativo de una tensión base-emisor, V_{BE} , con el coeficiente de temperatura positivo de la tensión térmica V_T . Analog Devices desarrolló una configuración "bandgap" constituida por dos transistores de diferente área muy estable con la temperatura, que utiliza dos transistores de áreas de emisor distintas. En la figura 11.4 se presenta el esquema de este circuito. Q_1 tiene un área de emisor n veces mayor que la de Q_2 de forma que $I_{S1}=nI_{S2}$. La tensión de salida V_{REF} es

$$V_{REF} = V_{BE2} + 2V_T \frac{R_2}{R_1} \ln(n) \quad (11.2)$$

En la figura 11.5 se presenta el diagrama circuital de un referencia de tensión LM385 (National Semiconductor) de 2.5V para aplicaciones de micropotencia que utiliza la configuración "band-gap". La corriente de polarización varía de $20\mu A$ a $20mA$ y su resistencia dinámica es de 0.4Ω . Otros referencias de tensión son el AD580/581/584 de Analog Devices, el MC1403/04 de Motorola y REF-01/-02/-05/-10 de Precision Monolithics.




Figura 11.4. Referencia de tensión basado en una configuración "bandgap".





Figura 11.5. Diagrama del referencia de tensión "bandgap" LM385 de 2.5 V y una aplicación típica.

11.2.2.- Regulación de tensión en serie

El circuito de la figura 11.6.a es un sencillo regulador de tensión construido mediante un transistor bipolar,

como elemento de control, y un referencia de tensión que proporciona la tensión de referencia y controla a ese transistor. El funcionamiento de este circuito es el siguiente: si la tensión de salida (V_o) decrece, aumenta la tensión V_{BE} del transistor e incrementa su corriente lo que permite restaurar la tensión de salida. Por el contrario, si V_o aumenta, la disminución en la tensión V_{BE} hace disminuir a su vez la corriente del transistor cuyo efecto es intentar reducir la tensión de salida hasta restaurar V_o al valor deseado.



Una versión mejorada de este regulador y que se adapta al diagrama de bloques de la figura 11.2 se presenta en la figura 11.6.b. Está constituido por un referencia de tensión y un OA que controla al Darlington (Q₁ y Q₂) de potencia de salida. Los transistores de potencia tienen una $V_{BE(on)} \approx 1V$ y el valor de h_{FE} es generalmente mucho menor que los transistores BJT de baja potencia (a veces tan baja como 10). Por esta razón, el elemento de regulación en serie se implementa generalmente con un par Darlington que ofrece una ganancia en intensidad alta, típicamente de 1000 o más. En este circuito, el OA actúa como amplificador de error comparando la tensión de referencia (V_{REF}) obtenida a partir de un referencia de tensión con la obtenida a través de la red de realimentación formada por un R₁ y R₂. Como en un OA ideal, $V_n = V_p$, la tensión de salida de este circuito es

$$V_o = \left(1 + \frac{R_2}{R_1}\right) V_{REF} \quad (11.3)$$

11.2.3.- Circuitos de protección

Los reguladores están equipados con un circuito de protección cuyo propósito es limitar la corriente del elemento en serie (o incluso anularla). Los circuitos de protección se diseñan para estar inactivos bajo condiciones de operación normal y activarse tan pronto como se intente exceder el correspondiente límite de seguridad. El propósito del circuito de protección contra sobrecarga es evitar que la corriente que circula por el transistor en serie exceda un nivel de seguridad predeterminado, como sucedería, por ejemplo, en el caso de cortocircuitar la salida.

La primera técnica, en su forma más simple, se implementa con otro transistor (Q₂) y una resistencia (R_{SC}) según se indica en la figura 11.7.a. La función de R_{SC} es chequear el valor de I_{E1} y desarrollar una caída de

tensión de valor suficiente para hacer que el transistor de vigilancia Q_2 conduzca cuando I_{E1} alcance un nivel predeterminado de seguridad, $I_{E1(\max)}=I_{SC}$ (figura 11.7.b). Esto se consigue imponiendo la condición

$$I_o(\max) = I_{SC} = \frac{V_{BE}}{R_{SC}} \quad (11.4)$$




Figura 11.7. a) Circuito de protección simple y b) su curva de limitación de corriente.

Incluso con este circuito de limitación de corriente, el transistor en serie se puede calentar excesivamente bajo condiciones de cortocircuito de larga duración. Por ello, se utiliza también la segunda técnica de protección contra sobrecarga, denominada limitación de corriente foldback basado en el circuito descrito en la figura 11.8.a. La idea de la limitación foldback es reducir la corriente y la tensión de la carga cuando ocurren las condiciones de sobrecarga. En la figura 11.8.b se muestra la característica V_o - I_o típica de una fuente de alimentación con limitación foldback. Una vez que se alcanza la corriente de carga máxima (I_{FB}), el voltaje de salida disminuye y la corriente de la carga se reduce. Esto reduce la disipación de potencia del regulador y del resto de los componentes de la fuente de alimentación.




Figura 11.8. a) Circuito de protección de corriente "foldback" y b) su curva de limitación de corriente.

Bajo condiciones normales de carga, R_1 , R_2 y Q_2 no tienen efecto en la operación del circuito. Bajo condiciones de sobrecarga, la caída de tensión en R_{SC} hará que Q_2 conduzca, robando corriente de base a Q_1 y produciendo una disminución en la tensión de salida. La disminución de V_o reduce aún más la caída de tensión en R_1 , haciendo que Q_2 se sature y reduciendo aún más la corriente y la tensión de la carga. Las intensidades I_{FB} e I_{SC} están dadas por las siguientes ecuaciones

$$I_{FB} = V_o \frac{R_1}{R_2 R_{SC}} + V_{BE} \frac{R_1 + R_2}{R_2 R_{SC}}$$

$$I_{SC} = \frac{V_{BE}}{R_{SC}} \left(\frac{R_1 + R_2}{R_2} \right) \quad (11.5)$$

La corriente de cortocircuito no debe ser muy pequeña; una buena elección es $I_{SC} \approx I_{FB}/3$. Las fuentes con limitación foldback se usan generalmente en aplicaciones de alta corriente.

11.3.- Reguladores de tensión monolíticos

Los reguladores de tensión monolíticos comprenden a una gran variedad de CI's. Contienen una referencia de tensión, un amplificador-comparador de error, dispositivos de control y circuitería de protección, todo ello en un simple circuito monolítico. Proporcionan una tensión de salida fija positiva (reguladores de tensión positivos), fija negativa (reguladores de tensión negativos) o ajustable a través de potenciómetros.

11.3.1.- Reguladores de tensión fija tri-terminal

Los reguladores de tensión típicos de tres terminales tienen un terminal para la entrada no regulada (IN), la salida regulada (OUT) y tierra (COMMON) y están ajustados para proporcionar una tensión de salida constante tal como +5V o +15 o -15V. Dentro de esta categoría se encuentra la serie $\mu A78XX$ (positivos) o $\mu A79XX$ (negativos) de Fairchild. Los dos últimos dígitos indicados por XX indican la tensión de salida y pueden ser 05, 06, 08, 12, 15, 18 y 24 V. Las versiones de baja potencia son accesibles en encapsulados de plástico y las de mayor potencia en encapsulados tipo TO-03 y TO-220 metálicos con corrientes de salida superiores a 1 A. Otros ejemplos de reguladores son el LM340 y LM320 de National Semiconductor, serie MC79XX de Motorola y el LT1003 de Linear Technology, éste último proporciona 5V y 5A de salida.




Figura 11.9. Fuente de alimentación basado en el regulador de tensión a) positivo $\mu A7812$ y b) negativo $\mu A7912$.

Las figuras 11.9.a y 11.9.b describen dos ejemplos de utilización del regulador de tensión fija $\mu A7812$ y $\mu A7912$ para obtener tensiones de salida reguladas de +12 V y -12 V, respectivamente. Los condensadores C_1 y C_2 mejoran la respuesta transitoria del regulador. Cuando el regulador se encuentra a cierta distancia del

rectificador, C_1 se desdobra en dos, uno conectado a la salida de los diodos y otro conectado a la entrada del regulador (valor de 0.1 a $1\mu F$) para evitar oscilaciones no deseadas.

11.3.2.- Reguladores de tensión ajustable tri-terminal

Los reguladores ajustables de tres terminales permiten ajustar la tensión de salida a partir de resistencias externas conectadas al terminal denominado **ADJUSTMENT** o **ADJ**. Uno de los más populares productos de este tipo es el LM317 (positivo) y LM337 (negativo) de National Semiconductor capaces de proporcionar hasta 1.5 A de corriente de salida. Otros ejemplos de reguladores de tensión ajustables tri-terminal son: LM338 de National Semiconductor cuya corriente de salida alcanza los 5 A, LT1038 de Linear Technology y LM396 de 10 A de National Semiconductor.

En la figura 11.10 se presenta una aplicación típica del LM317. El LM317 posee internamente una referencia de tensión tipo "bangap" que proporciona una $V_{REF}=1.25$ V (typ) entre los terminales OUT y ADJ y está polarizado por una fuente de corriente estable de $I_{ADJ}= 65\mu A$ (typ). Analizando este circuito fácilmente se comprueba que

$$V_o = \left(1 + \frac{R_2}{R_1}\right) V_{REF} + I_{ADJ} R_2 \quad (11.6)$$




Figura 11.10. Aplicación del LM317.

Una buena aproximación es considerar que la corriente I_{ADJ} ($65\mu A$) es muy inferior a las corrientes (mA) que circulan por las resistencias R_1 y R_2 . Luego, la ecuación 11.6 se transforma en

$$V_o \approx \left(1 + \frac{R_2}{R_1}\right) V_{REF} \quad (11.7)$$

Variando R_2 , V_o puede ser ajustado a cualquier valor dentro del rango $1.25V \leq V_o \leq 30V$.

Los reguladores de tensión duales (*dual tracking regulators*) proporcionan doble tensión de salida idóneas para alimentar OAs, convertidores, etc. Las dos tensiones de salida son de igual magnitud y polaridad opuesta que mantiene su simetría para diferentes requerimientos de carga. Un ejemplo es el popular RC4195 de Raytheon (RC4194 es la versión ajustable) con una tensión de salida de ± 15 V.

11.3.3.- Especificaciones de los reguladores de tensión

A continuación se describen algunas especificaciones de los reguladores de tensión que aparecen en las hojas de características:

- *Regulación de línea (line regulation)*. La regulación de línea es una medida de la capacidad del circuito para mantener la tensión de salida bajo condiciones de variación de la entrada. En el caso de reguladores de tensión, la entrada se obtiene generalmente a partir de la señal de la red y tiene un rizado significativo. Si la tensión de entrada de baja calidad es V_i y la tensión de salida estabilizada es V_o , la regulación de línea (*Reg_{line}*) se define como:

$$Reg_{line} = \frac{\Delta V_o}{\Delta V_i} \quad (\text{mV/V}) \quad \text{o} \quad Reg_{line} = \frac{\frac{\Delta V_o}{V_o}}{\Delta V_i} \quad (\%/\text{V}) \quad (11.8)$$

• *Regulación de carga (load regulation)*. La regulación de carga es una medida de la capacidad del circuito para mantener la tensión de salida aunque cambie la corriente I_L absorbida por la carga. Si el circuito fuera una fuente de tensión ideal, su salida debería ser independiente de I_L . Por tanto, la regulación de la carga está directamente relacionada con la resistencia de salida equivalente del circuito. La regulación de carga (Reg_{load}) se define como:

$$Reg_{load} = \frac{V_{NL} - V_{FL}}{\Delta I_L} \quad (\text{mV/mA} \quad \text{mV/A}) \quad \text{o} \quad Reg_{load} = \frac{\frac{V_{NL}}{\Delta I_L}}{V_{NL}} \quad (\%/\text{mA} \quad \%/\text{A}) \quad (11.9)$$

donde V_{NL} es la tensión de salida sin carga y V_{FL} es la tensión de salida a máxima carga.

- *Tensión de referencia (reference voltage)*. Tensión de referencia del regulador utilizada para ajustar la tensión de salida.
- *Corriente de ajuste (adjustment pin current)*. Corriente de salida por el terminal ADJUSTMENT.
- *Corriente de salida mínima (minimum output current)*. Corriente mínima de salida por el terminal OUT. Esta corriente debe ser asegurada para el correcto funcionamiento del regulador de tensión.
- *Corriente de salida máxima (current limit)*. Máxima corriente de salida que puede proporcionar el regulador antes que se active el circuito de protección.
- *Tensión “Dropout” (dropout voltage)*. El voltaje de “dropout” es la mínima diferencia de tensión entre la entrada y la salida dentro de la cual el circuito es todavía capaz de regular la salida dentro de las especificaciones. Así, por ejemplo, para $I_L=1\text{A}$, el μA7805 tiene un voltaje de “dropout” de 2V (typ), 2.5V (max). Esto significa que para una salida garantizada de 5V, V_i debe ser mayor que 7.5V. Los siguientes reguladores tienen un “dropout” de 0.6V: L487 y L4700 (SGS), LM2931 y LM2935 (National Semiconductor) y LT1020 (Linear Technology).
- *Tensión máxima diferencial entrada-salida (Input-Output Voltage Differential)*. Los reguladores de tensión tienen limitado el máximo de tensiones de entrada y salida con que pueden operar. Por ejemplo, el LM117 tiene una tensión diferencial entrada-salida (Input-Output Voltage Differential) máxima $V_i - V_o = 40\text{V}$. Esto significa que si $V_o = 1.25\text{ V}$, la tensión de entrada V_i no debe superar los 41.25 V.

11.4.- Reguladores de conmutación y convertidores DC-DC

En los reguladores de conmutación, el elemento regulador es un transistor que está constantemente conmutando entre corte y saturación. En estas regiones de operación, el transistor disipa muy poca potencia (típicamente menos de 1mW en corte y menos de 1W en saturación). Debido a este modo de operación, los

reguladores de conmutación son bastante eficientes (a menudo alcanzan el 80% de eficiencia), especialmente cuando las diferencias entre la entrada y la salida son altas.

Además, los reguladores de conmutación pueden generar tensiones de salida mayores que la entrada no regulada y tensiones de salida de polaridad opuesta a la entrada. Otra ventaja que tienen las fuentes de alimentación conmutadas (*switchers*) es que se pueden conectar directamente a la tensión de la línea rectificada y filtrada, sin que sea necesario un transformador de potencia de alterna, dando lugar a las fuentes conmutadas conectadas a la línea (*line-powered switching supplies*). El resultado es una fuente de continua pequeña, ligera y además funcionan a menor temperatura debido a su mayor eficiencia. Por estas razones, las fuentes conmutadas se utilizan casi universalmente en computadores y en instrumentos portátiles.

Los principales problemas que tienen las fuentes conmutadas son el ruido de conmutación presente en la salida y el costo. En los reguladores de conmutación (figura 11.11), un transistor que funciona como conmutador aplica periódicamente toda la tensión no regulada a una autoinducción durante intervalos cortos. La corriente de la autoinducción crece durante cada pulso, almacenando una energía ($1/2LI^2$) que se transfiere a un filtro capacitivo a la salida. Igual que en los reguladores lineales, se compara la salida con una tensión de referencia, pero en los reguladores de conmutación la salida se controla cambiando la anchura de pulso del oscilador en vez de controlando linealmente la tensión de base.




Figura 11.11. Regulador de tensión conmutada.

El corazón del regulador de conmutación es un oscilador PWM (modulación por anchura de pulsos) en donde la anchura de pulso es controlada por tensión. La salida del PWM conmuta un transistor entre corte y saturación, con un ciclo útil (*duty cycle*) que se controla con la diferencia entre la tensión de realimentación V_{FB} y V_{REF} . Básicamente, si $V_{FB} > V_{REF}$, el ciclo útil del PWM disminuye hasta que $V_{FB} = V_{REF}$; por el contrario, si $V_{FB} < V_{REF}$, el ciclo útil del PWM aumenta. Por tanto, el voltaje de salida es proporcional al ciclo útil del PWM. Frecuencias típicas para el PWM están en el rango de 1kHz a 200kHz. Debido a las altas frecuencias que se utilizan, los componentes del filtro pueden ser relativamente pequeños y aún así consiguen una excelente reducción del rizado. La mayoría de los reguladores de conmutación modernos emplean FETs VMOS y DMOS de potencia como elemento de conmutación para conseguir una mayor velocidad de operación.

Hay dos configuraciones básicas para los reguladores de conmutación:

- 1) *Step-down o "bucking"* (*tensión de salida menor que la entrada*). Un ejemplo típico es el MAX638 de

Maxim que permite obtener una tensión de salida fija de +5V o una tensión positiva ajustable mediante un divisor de tensión externo. Tiene oscilador que funciona a la frecuencia (constante) de 65kHz y el amplificador de error controla, de acuerdo con la tensión de salida, la aplicación o no de la salida del oscilador al MOS de control. Con este circuito se consigue un 85% de eficiencia, independiente de la tensión de entrada.

2) *Step-up o "boosting" (tensión de salida mayor que la entrada); reguladores de inversión.* La única ventaja de los reguladores step-down respecto a los lineales es su alta eficiencia. Sin embargo, los reguladores step-up sí que ofrecen una ventaja adicional cuando se necesita una tensión de salida mayor que la entrada no regulada. Los reguladores de conmutación de baja potencia pueden generar las tensiones de alimentación de $\pm 15V$ de una amplificador operacional a partir de la batería de +12V de un coche, lo que resultaría imposible con reguladores lineales. Ejemplos típicos es el regulador step-up MAX633 y el inversor MAX637 de Maxim.

Hay otro tipo de convertidores DC-DC que se denominan convertidores de tensión "flying capacitor" o "charge-pump". La idea en que se basan es usar conmutadores MOS para cargar un condensador a partir de la entrada de continua y después cambiar los conmutadores para conectar el condensador ahora cargado en serie con otro (*step-up*) o con polaridad cambiada a la salida (inversor). La ventaja de los convertidores de tensión *flying-capacitor* es que no utilizan autoinducciones, pero tienen como inconvenientes su baja potencia, pobre regulación y tensión limitada. Un ejemplo de convertidor de tensión *flying-capacitor* es el MAX680 (figura 11.12) de Maxim, que genera una salida doble de $\pm 10V$ y hasta 10mA a partir de +5V de entrada. El LT1026 es un convertidor similar pero utiliza condensadores de $1\mu F$ y la resistencia de salida es de 100Ω .




Figura 11.12. Convertidores de tensión "flying capacitor".

Elección del tipo de fuente de alimentación

- Para sistemas digitales, en los que generalmente se necesitan +5V y alta corriente (10A o más), se aconseja utilizar *line-powered switching supplies*.
- Para circuitos analógicos con señales de bajo nivel (amplificadores de pequeña señal, señales menores de $100\mu V$, ...), en general, lo mejor es utilizar reguladores lineales, puesto que los de conmutación son muy ruidosos.
- Para cualquier aplicación de alta potencia, lo mejor es utilizar *line-powered switching supplies*, puesto que son más pequeñas, más ligeras y más eficientes
- Para aplicaciones de alto voltaje y baja potencia (tubos fotomultiplicadores, intensificadores de imágenes), lo más adecuado es utilizar un convertidor *step-up* de baja potencia.

Problemas

P11.1 El circuito de la figura P11.1 es un referencia de tensión basado en un diodo Zener. Tiene además un circuito de *start-up* formado por R_4 y $D1$ que permite inicializar el sistema al estado deseado. Para el circuito, se pide:

- Explicar la finalidad de R_3 .
- Calcular el valor de la tensión de salida V_o .
- Si el 741 proporciona una corriente máxima de salida de 25mA, determinar el valor mínimo de R_L .




Figura P11.1

P11.2 Determinar las tensiones de salida V_{o1} y V_{o2} de los circuitos de las figuras P11.2.a y P11.2.b que utilizan el referencia de tensión de Burr-Brown REF102.




Figura P11.2.a




Figura P11.2.b

P11.3 En el referencia de tensión basado en la configuración “bandgap” de la figura 11.5 el OA está trabajando en la zona lineal. Demostrar que la tensión de referencia V_{REF} verifica la ecuación 11.2.

P11.4 Para el regulador de tensión de la figura 11.6.b, se pide:

- Determinar el valor de V_o .
- Si la carga es una resistencia $R_L = 10 \Omega$, calcular la tensión y corriente de salida del OA.
- Se ha observado que si se añade a V_i una señal sinusoidal de $0.5 \text{ V} \sin \omega t$ aparece a la salida una señal de valor $100 \text{ mV} \sin \omega t$. Determinar el parámetro de regulación de línea.

Datos: $h_{FE} = 70$, $V_{BE} = 0.7 \text{ V}$, $R_1 = R_2 = 10 \text{ k}\Omega$, $R_3 = 3 \text{ k}\Omega$, $R_4 = 510 \text{ }\Omega$, $R_5 = 33 \text{ k}\Omega$, $V_i = 10 \text{ V}$, V_{REF} se obtiene a partir del LM385.

P11.5 Diseñar un circuito de protección de corriente “foldback” para un regulador de tensión de $V_o = 5 \text{ V}$ que tenga la $I_{FB} = 1 \text{ A}$ y la $I_{SC} = 300 \text{ mA}$.

P11.6 La figura P11.6 muestra el esquema de una fuente de alimentación doble basada en regulador de tensión positivo μA7805 y negativo μA7905 . Determinar la tensión de salida V_{o1} y V_{o2} . Calcular la amplitud mínima




Figura P11.6




Figura P11.7

de salida del transformador (V_p) si ambos reguladores tienen un *dropout* de 2 V.

Dato: $V_d = 0.7$ V.

- P11.7** En la figura P11.7 se presenta un circuito práctico que utiliza el regulador de tensión LM317 para proporcionar una tensión de salida V_o . Los condensadores C_1 , C_2 y C_3 eliminan la presencia de rizado y los diodos D_1 y D_2 son de protección del regulador y que en condiciones normales están a corte. Determinar la tensión de salida de este circuito.

- P11.8** Demostrar que el regulador de tensión de la figura P11.8 se está comportando como una fuente de intensidad de valor I_o .




Figura P11.8




Figura P11.9


- P11.9** Calcular el valor de V_o del circuito de la figura P11.9. Determinar el valor máximo de las resistencias para asegurar la corriente mínima

de salida exigida por el LM317.


P11.10 El regulador de tensión LM317 del circuito de la figura P11.10 tiene un transistor de potencia adicional para incrementar la intensidad de carga I_L . Obtener la expresión de I_L en función de la intensidad de entrada I_o de este regulador. Si el LM317 es capaz de proporcionar una intensidad de salida máxima de 0.5 A, determinar el valor de la $I_L(\max)$.

Nota: Despreciar la I_{ADJ} frente al resto de las intensidades.

Dato: $h_{FE}=30$.



P11.11 En la figura P11.11 se muestra el circuito electrónico de control de un ventilador cuya velocidad de giro sea dependiente de la temperatura. El control de la temperatura se realiza mediante el termistor R_T con un valor de resistencia que se puede expresar mediante la siguiente ecuación:



$$R_T = T \frac{500\Omega}{^{\circ}\text{C}} + 2\text{k}\Omega \quad (\text{T en } ^{\circ}\text{C})$$

La velocidad de giro del ventilador es variable con la tensión (V_C) en sus terminales, de forma que su velocidad angular expresada en rpm (revoluciones por minuto o número de vueltas por minuto) viene dada por la siguiente ecuación

$$W_c = V_C \frac{20\text{rpm}}{V}$$

siendo $V_C(\min) = 5\text{V}$ la tensión mínima necesaria para que comience a girar.

Para este circuito, se pide:

- Calcular la W_c del ventilador cuando la temperatura $T=25^{\circ}\text{C}$.
- Temperatura mínima para que el ventilador comience a girar.
- Determinar la W_c máxima de giro.

TEMA 12

Introducción a los tiristores

12.1.- Introducción




Figura 12.1. Símbolos de tiristores más comunes.

La electrónica de potencia concierne a los circuitos con tiristores, a su diseño y a su función en el control de potencia en un sistema. Existen gran variedad de tiristores, pero todos ellos tienen ciertas propiedades en común: son dispositivos de estado sólido que se “disparan” bajo ciertas condiciones pasando de un estado de alta impedancia a uno de baja, estado que se mantiene mientras que la corriente y la tensión sean superiores a un valor mínimo denominado niveles de mantenimiento. Estructuralmente, todos los tiristores consisten en varias capas alternadas de silicio dopado con impurezas p y n. El disparo de un tiristor se realiza inyectando corrientes en esas uniones de forma que, mediante un reacción regenerativa, conmuta a conducción y lo mantiene en este estado aunque la señal de disparo sea retirada, siempre que se verifiquen unos requerimientos mínimos de tensión y corriente. Estas características hacen que los tiristores sean mucho más útiles que los conmutadores mecánicos, en términos de flexibilidad, duración y velocidad. Estos dispositivos se utilizan en control de potencia, convertidores DC-DC o DC-AC o AC-DC o AC-AC, motores, luz incandescente, etc. En la figura 12.1 se muestran los

símbolos de los dispositivos pertenecientes a la familia de los tiristores. El rectificador controlado de silicio o *Silicon Controlled Rectifiers* (SCR) es el tiristor de mayor interés hoy en día. Fue introducido en 1956 por los laboratorios de Bell Telephone y son capaces de controlar hasta 10MW con niveles de corriente de hasta 2000A a 18000V. El control de estos dispositivos se realiza a través de transistores, familias lógicas, luz (en triacs optoelectrónicos), transistores de uniunión (UJT), transistores de uniunión programables (PUTs), comutadores bidireccionales de silicio (SBSs), etc.

12.2.- Diodo de cuatro capas

El diodo de cuatro capas o diodo Shockley es un dispositivo compuesto por cuatro capas semiconductores npnp, cuya estructura y símbolo se describen en la figuras 12.2.a y 12.2.b. Esencialmente es un dispositivo interruptor. Al aplicar una tensión positiva entre ánodo y cátodo se puede observar que la unión J1 y J3 está polarizada en directa, y la unión J2 polarizada en inversa. En estas condiciones únicamente circula una corriente muy baja (despreciable) y el dispositivo se encuentra cortado. Aumentando esta tensión positiva se llega a una tensión V_{BO} de ruptura o avalancha donde la corriente crece de forma abrupta y la caída de tensión decrece de la misma manera. En este momento, el diodo ha comutado desde el estado de bloqueo a conducción.




Figura 12.2. Diodo de cuatro capas: a) Estructura, b) símbolo, c) estructura equivalente y d) modelo de conducción.

Una manera sencilla de entender el funcionamiento de este diodo consiste en separar su estructura física en dos mitades (figura 12.2.a). La mitad izquierda es un transistor NPN y la mitad derecha PNP, resultando el circuito mostrado en la figura 12.3.b que normalmente es referido como *candado*.




Figura 12.3. Características tensión corriente del diodo de cuatro capas.

Las características eléctricas de un diodo de cuatro capas se muestran en la gráfica de la figura 12.3. En esta gráfica, se pueden identificar dos zonas y cuatro regiones de operación:

1.- Zona directa ($V > 0$)

1.a) *Región de corte.* El diodo se encuentra en corte con unas corrientes muy bajas. En esta región se puede modelar como una resistencia R_{OFF} de valor

$$R_{OFF} = \frac{V_{BO}}{I_{BO}} \quad (12.1)$$

1.b) *Región de resistencia negativa..* Cuando la tensión entre ánodo y cátodo es suficientemente alta se produce la ruptura de la unión con un incremento muy elevado en corriente comportándose el diodo como si fuera una resistencia negativa debido a la realimentación positiva de su estructura.

1.c) *Región de saturación o conducción.* En esta región, la caída de tensión entre ánodo y cátodo está comprendida entre 0.5V y 1.5 V, prácticamente independiente de la corriente. Se mantendrá en este estado siempre que la tensión y corriente alcancen unos valores mínimos conocidos como niveles de mantenimiento definidos por V_H e I_H .

2.- Zona inversa ($V < 0$)

2.a) *Región de ruptura.* El diodo puede soportar una tensión máxima inversa V_{RSM} que superado ese valor entra en conducción debido a fenómenos de ruptura por avalancha.

12.2.1.- SIDAC

El SIDAC es un dispositivo bilateral de disparo de alta tensión y corriente. Es básicamente un diodo de cuatro capas con unas características eléctricas simétricas. En la figura 12.4.a se describe su estructura física, en la figura 12.4.b el símbolo de este dispositivo y en la figura 12.4.c sus características eléctricas simétricas. El SIDAC se utiliza en aquellas aplicaciones que se necesitan una tensión de disparo V_{BO} cuyos valores están comprendidos entre 120 V y 270 V (típicos).




Figura 12.4. SIDAC: a) estructura física , b) símbolo y c) características I-V.

El MKP3V120 de Motorola es un ejemplo típico de un SIDAC, con una corriente máxima de 1A y una tensión de ruptura de $V_{BO}=120$ V (pertenece a la serie MKP3VXXX en donde las tres últimas cifras definen la

V_{BO}). En la figura 12.5 se indican sus características I-V en estado de conducción. En este caso, la tensión ánodo-cátodo es aproximadamente $\sim 1.1V$ prácticamente independiente de la corriente. Una de las aplicaciones más típicas del SIDAC es como generador de diente de sierra en donde se aprovecha las características de disparo y bloqueo de este dispositivo. En la figura 12.6.a se presenta el esquema de este circuito basado en el MKP3V120. Las principales características de este dispositivo son: $V_T \equiv V_H = 1.1V$, $I_H = 100mA$ (máx), $V_{BO} = 120 V$ (typ), $I_{BO} = 200\mu A$ (máx). En la figura 12.6.b se muestra la forma de onda de V_o que se asemeja a un diente de sierra. El funcionamiento del circuito es el siguiente. El condensador se carga a través de R cuando el SIDAC está cortado. En estas condiciones, el dispositivo se comporta como una resistencia R_{OFF} de valor

$$R_{OFF} = \frac{V_{BO}}{I_{BO}} = \frac{120V}{200\mu A} = 600k\Omega \quad (12.2)$$

Esta resistencia es tan elevada que a efectos prácticos se puede considerar como despreciable. La ecuación del carga del condensador parte de una tensión inicial V_H ($V_H = 1.1V$), correspondiente a la tensión de mantenimiento del SIDAC, hasta la tensión final V_{CC} ($V_{CC} = 200V$). Esta ecuación es

$$V_o(t) = V_{CC} + (V_H - V_{CC}) \exp\left(-\frac{t}{RC}\right) \quad (12.3)$$

La tensión $V_o(t)$ evoluciona de forma exponencial tal como se muestra en la figura 12.6.b. Este proceso de carga del condensador finalizará cuando el SIDAC entre en conducción, situación que se produce cuando la tensión $V_o(t)$ alcance la tensión de ruptura, es decir, el proceso de carga durará un tiempo t_0 correspondiente al tiempo que tarda $V_o(t)$ en tomar el valor V_{BO} , es decir, $V_o(t=t_0) = V_{BO} = 120 V$. Este tiempo está definido por la siguiente ecuación

$$t_0 = RC \ln\left(\frac{V_{CC} - V_H}{V_{CC} - V_{BO}}\right) \quad (12.4)$$




Figura 12.6. a) SIDAC como generador de diente de sierra. b) Forma de onda de V_o .

En el momento que entra en conducción el SIDAC, éste descarga rápidamente el condensador C hasta su tensión de mantenimiento (V_H). El dispositivo estará permanentemente en ese estado siempre que se asegure la corriente de mantenimiento I_H de 100mA. Pero en este circuito, la corriente que circula por R es

$$I_R = \frac{V_{CC} - V_H}{R} = \frac{200V - 1.1V}{5k\Omega} \approx 40mA < I_H = 100mA \quad (12.5)$$

es menor que la corriente de mantenimiento, luego el SIDAC pasará a estado de corte de forma natural permitiendo que el condensador se cargue nuevamente a través de R y se repita el proceso indefinidamente. Si se desea que el SIDAC permanezca en conducción permanente con $V_O = V_H$ es preciso asegurar la corriente de mantenimiento, para lo cual la resistencia R tiene que ser menor que el valor de la resistencia crítica obtenido por la siguiente expresión

$$R_{crítica} = \frac{V_{CC} - V_H}{I_H} = \frac{200V - 1.1V}{100mA} \approx 2k\Omega \quad (12.6)$$

12.2.2.- SBS

El SBS o *Silicon Bidirectional Switch* es un dispositivo de baja potencia simétrico para aplicaciones de disparo más versátil que el SIDAC. Tiene además un terminal adicional (*gate* o G) que permite modificar sus características de disparo con pequeños pulsos de corriente (decenas de μA). Su reducido coste, alta velocidad y capacidad para disparar puertas de tiristores con altos valores de corriente hace que este dispositivo sea muy útil en muchas aplicaciones. El SBS no es solamente una versión mejorada del diodo de cuatro capas, sino que es fabricado como un circuito integrado constituido por transistores, diodos y resistencias. La figura 12.7.a muestra su símbolo, la figura 12.7.b su estructura a nivel circuital y la figura 12.7.c sus características I-V. El MBS4991 de Motorola es un ejemplo típico de un SBS simétrico. Sus parámetros característicos de acuerdo a la gráfica de la figura 12.7.c son: $V_S = 8 V$, $I_S = 175 \mu A$, $I_H = 0.7 mA$ y $V_F = 1.4 V$. El disparo de este dispositivo se puede realizar bien superando la tensión V_S o bien aplicando una corriente de puerta $I_{GF} = 100 \mu A$.




Figura 12.7. SBS: a) símbolo, b) circuito equivalente y c) características I-V.

12.3.- Rectificador gobernado de silicio o SCR

El SCR o *Silicon Controlled Rectifier* es un dispositivo triterminal (A o ánodo, C o cátodo y G o *gate* o puerta de control) muy similar al diodo de cuatro capas descrito en la anterior sección pero que posee una entrada adicional (G) que permite disparar el dispositivo antes de alcanzar la V_{BO} . En la figura 12.8.a se muestra el símbolo del SCR y en la figura 12.8.b su modelo a nivel transistor. En el modelo a nivel de transistor se observa claramente que al introducir una corriente por la línea G se produce la conducción de los transistores, es decir, el

disparo del dispositivo sin ser necesario alcanzar la V_{BO} . La figura 12.9 permite ver claramente como las características del SCR varían con la corriente de su puerta cuyos valores son del orden de miliamperios o inferiores.




Figura 12.8. a) símbolo del SCR, b) Modelo a nivel de transistor.




Figura 12.9. Características I-V del SCR.

A continuación se detallan algunos parámetros característicos de los SCR.

- *Tiempo de conducción (Turn-on Time)*. Tiempo de duración mínima de la tensión de disparo para pasar el SCR de bloqueo a conducción. Este tiempo tiene dos componentes: $T_{ON}=t_d+t_r$, siendo t_d el tiempo de retraso (*delay time*) y t_r el tiempo de subida (*rise time*). Por ejemplo, el 2N5060 tiene el $T_{ON}=t_d+t_r=3\mu s+0.2\mu s=3.2\mu s$.
- *Tiempo de corte (Turn-off Time)*. Tiempo que el SCR puede permanecer por debajo de las condiciones de mantenimiento. El 2N5060 tiene un $T_{OFF}=t_q$ de $10\mu s$.
- *Máxima corriente de conducción*. Máxima corriente eficaz que puede circular por el SCR durante el estado de conducción. Para el 2N5060, la $I_{T(rms)}=0.8A$.
- *Velocidad crítica de elevación*. Variaciones muy rápidas de tensión entre el ánodo y cátodo en un SCR pueden originar un disparo indeseado. Para evitar este problema, la variación de tensión ánodo-cátodo no debe superar un valor conocido como velocidad crítica de elevación (dv/dt); si se supera este valor además de producir el disparo puede llegar a deteriorar el dispositivo. El 2N5060 tiene un $dv/dt=30V/\mu s$. A veces transitorios en las líneas de alimentación pueden originar problemas de comportamiento del SCR al ser superado su velocidad crítica

de elevación. Los circuitos de protección contra transitorios de corriente (figura 12.10.a) y transitorios de tensión (figura 12.10.b) evitan este indeseado disparo. Básicamente son filtros basados en RC o inducciones que eliminan esas señales espúreas.




Figura 12.10. Circuitos de protección contra transitorios de a) tensión y b) intensidad.

12.4.- Activación o disparo y bloqueo de los tiristores

El tiristor es un dispositivo de estado sólido que su modo de operación emula a un relé. En estado de conducción tiene una impedancia muy baja que permite circular grandes de niveles de corriente con una tensión ánodo-cátodo del orden de 1V. En estado de corte, la corriente es prácticamente nula y se comporta como un circuito abierto. A continuación se describen las diferentes maneras de activar o disparar y de bloqueo de un tiristor.

12.4.1.- Activación o disparo de un tiristor

Existen cuatro maneras de poner a un tiristor en estado de conducción:

a) Activación o disparo por puerta.. El método más común para disparar un tiristor es la aplicación de una corriente en su puerta. Los niveles de tensión y corriente de disparo en la puerta deben tener un rango de valores comprendidos dentro de una *zona de disparo de seguridad*. Si se sobrepasa ese límite puede no dispararse el tiristor o puede deteriorarse el dispositivo; por ejemplo, para el 2N5060 la máxima potencia eficaz que puede soportar la puerta es $P_G(av)=0,01$ W. Gráficamente, en la figura 12.11 se muestra la forma típica de esa zona de seguridad de disparo del SCR TF521S de Sanken Electric; obsérvese la su elevada dependencia con la temperatura. Este tiristor soporta corrientes de hasta $I_T(rms)=5$ A y 1 corriente máxima de disparo es $I_{GT(max)}=15$ mA a 25°C para una $V_{GT(max)}=2.5$ V. Otro ejemplo es el C701 de SPCO capaz de soportar 1300A con una corriente $I_{GT}=500$ mA. Además, el disparo debe tener una duración dependiente del tiristor con valores típicos de $1\mu\text{seg}$ para que resulte eficaz. El tiempo de conexión o de activación es el tiempo que tarda en conducir el tiristor desde que se ha producido el disparo. Los valores típicos de tiristores comerciales están alrededor de 1 a $3\mu\text{seg}$, aunque para aplicaciones especiales como son los moduladores de impulsos de radar se fabrican tiristores con valores por debajo de 100nseg.




Figura 12.11. Zona de seguridad de disparo del SCR TF521S.

b) Activación o disparo por luz.. Un haz luminoso dirigido hacia una de las uniones del tiristor provoca su disparo. Son los dispositivos conocidos como foto-SCR o LASCR y sus derivados (foto-TRIAC, opto-TRIAC, etc). El SP-101 de Sunpower es un ejemplo típico de un LASCR de 2 A que precisa de una radicación luminosa efectiva de 24mW/cm^2 con una longitud de onda de 850nm para su activación.

c) Activación por tensión de ruptura. Una aumento de la tensión ánodo-cátodo puede provocar fenómenos de ruptura que activa el tiristor. Esta tensión de ruptura directa (V_{BO}) solamente se utiliza como método para disparar los diodos de cuatro capas.

b) Disparo por aumento de dv/dt . Un rápido aumento de la tensión directa de ánodo-cátodo puede producir una corriente transitoria de puerta que active el tiristor. Generalmente se elimina este problema utilizando circuitos de protección basados en R, C o L (figuras 12.10.a y 12.10.b). Valores típicos de dv/dt están comprendidos entre $5V/\mu\text{seg}$ a $500V/\mu\text{seg}$.




Figura 12.12. Circuitos de disparo de SCR. a) y b) circuitos de disparo en DC, c) circuito de disparo por impulso, y d) circuito de disparo controlado por señal alterna.

Existen numerosos circuitos de disparo de tiristores que pueden ser clasificados en tres tipos básicos en función del tipo de señal de disparo: DC, impulso o fase de alterna. Los circuitos de disparo en DC están basados en un interruptor mecánico o electrónico (figura 12.12.a) que incluyen circuitos de protección para evitar daños al tiristor. Estas señales también pueden ser generadas desde un ordenador o cualquier circuito de control digital (figura 12.12.b). Los circuitos de disparo por impulso están basados generalmente en un transformador de acoplamiento que transmite el pulso de disparo (figura 12.12.c). Este transformador permite el aislamiento eléctrico entre el tiristor y el circuito de control y precisa menor potencia de disparo. Sin embargo, son más voluminosos debido al tamaño del transformador y suelen ser sustituidos por opto-acopladores luminosos. Por último, los circuitos de disparo en alterna están diseñados para sincronizar la fase entre el suministro en alterna y el disparo que permita la regulación en potencia (figura 12.12.d). Debido a la importancia de este último tipo de disparo, se va a dedicar un apartado completo a su estudio.

12.4.2.- Bloqueo de un tiristor

La conmutación en corte o bloqueo es el proceso de poner en estado de corte al tiristor que puede realizarse

de tres formas: conmutación natural, polarización inversa o conmutación por puerta.

a) Comutación natural.. Cuando la corriente del ánodo se reduce por debajo de un valor mínimo, llamado corriente de mantenimiento, el tiristor se corta. Sin embargo, hay que señalar que la corriente nominal de un tiristor es del orden de 100 veces la corriente de mantenimiento. Para reducir esa corriente es preciso abrir la línea, aumentando la impedancia de carga o derivando parte de la corriente de carga a un circuito paralelo, es decir, cortocircuitando el dispositivo.

b) Corte por polarización inversa. Una tensión inversa ánodo-cátodo tenderá a interrumpir la corriente del ánodo. La tensión se invierte en un semiperíodo de un circuito de alterna, por lo que un tiristor conectado a la línea tendrá una tensión inversa en un semiperíodo y se cortará. Esto se llama conmutación por fase o conmutación de línea alterna.

c) Corte por puerta. Algunos tiristores especialmente diseñados, como los GTO, se bloquean con una corriente de puerta negativa.

El tiempo de conmutación en corte es el tiempo que tarda en bloquearse un tiristor. Con conmutación natural su valor está comprendido entre 1 a $10\mu\text{seg}$, mientras que conmutación forzada puede ser de 0.7 a $2\mu\text{seg}$. Sin embargo, existen gran variedad de tiristores diseñados para tener tiempos de conmutación muy bajos.

12.5.- Regulación en potencia de un SCR

Existe un gran variedad de aplicaciones de potencia basados en los tiristores como elementos de control. Su propiedad de conmutación de corte a conducción y viceversa resulta muy útil cuando se desea controlar la transferencia de potencia a una carga. Las aplicaciones más comunes de uso doméstico son los reguladores de luz, control de velocidad de motores, etc.




Figura 12.13. Circuito regulador de potencia basado en un SCR.

En la figura 12.13 se muestra la estructura básica de un circuito regulador de potencia básico. Se quiere entregar una determinada energía de la red eléctrica a una carga (Z_L) y, para ello, se utiliza un tiristor (en este caso un SCR) como dispositivo de control y un circuito de disparo que controla ese tiristor. Este circuito de disparo introduce un desfase ϕ respecto al inicio de la onda sinusoidal; a ϕ se le denomina *ángulo de desfase o de disparo* y a $\pi - \phi$ *ángulo de conducción*. En la figura 12.14 se representan las formas de onda del regulador de potencia. Se identifican tres zonas del funcionamiento del tiristor:

- 1) $0 \leq \alpha < \phi$. El SCR está bloqueado. En estas condiciones no circula ninguna corriente por la carga (I_L=0) y la V_{AK} = V_msenα.

- 2) $\phi \leq \alpha < \pi$. En el instante $\alpha=\phi$ el circuito de disparo aplica un pulso que hace entrar el SCR a conducción. Aparece una corriente por la carga de valor $I_L = \sqrt{V_m \operatorname{sen} \alpha / Z_L}$, si se desprecia la caída de tensión en el SR ($V_{AK} \sim 0V$). En esas condiciones, $V_S = V_L + V_{AK} \approx V_S$.
- 3) $\pi \leq \alpha < 2\pi$. En el instante $\alpha=\pi$ el SCR comuta a corte de forma natural. En el semiperíodo negativo el SCR se mantiene a corte porque la tensión del ánodo es inferior a la del cátodo. La corriente es nula ($I_L=0$) y la $V_{AK} = \sqrt{V_m \operatorname{sen} \alpha}$.




Figura 12.14. Formas de onda del circuito de la figura 12.13.

En términos eficaces, la corriente eficaz (rms) entregada a la carga se obtiene mediante la siguiente ecuación

$$I_{rms} = \sqrt{\frac{1}{2\pi} \int_0^{2\pi} (I_L)^2 d\alpha} = \sqrt{\frac{1}{2\pi} \int_{\phi}^{\pi} (\sqrt{V_m \operatorname{sen} \alpha})^2 d\alpha} = \sqrt{\frac{1}{2\pi} V_m^2 \left[\frac{\alpha}{2} - \frac{\operatorname{sen} 2\alpha}{4} \right]_{\phi}^{\pi}} \quad (12.7)$$

y, de una manera similar, la tensión eficaz (rms) de la carga

$$V_{rms} = \sqrt{\frac{1}{2\pi} \int_0^{2\pi} (V_L)^2 d\alpha} = \sqrt{\frac{V_m^2}{2\pi} \left[\frac{\alpha}{2} - \frac{\operatorname{sen} 2\alpha}{4} \right]_{\phi}^{\pi}} \quad (12.8)$$

La potencia eficaz entregada a la carga se define como el producto de la corriente eficaz por la tensión eficaz.

$$P_{rms} = \frac{1}{2\pi} \int_0^{2\pi} I_L V_L d\alpha = V_{rms} I_{rms} = \frac{V_{rms}^2}{Z_L} = I_{rms}^2 Z_L \quad (12.9)$$

12.6.- Variantes del SCR

Existen otros dispositivos de cuatro capas cuyo modo de funcionamiento es similar a la de un SCR. En esta sección se realiza una breve descripción de las variantes del SCR más importantes.

12.6.1.- Foto-SCR o LASCR

El foto-SCR o SCR activado por luz (*light activated SCR* o LASCR) es, como su propio nombre indica, un SCR cuyo disparo es controlado por luz. Cuando la luz incidente es suficientemente intensa, el SCR se dispara y permanece en conducción aunque desaparezca esa luz. En la figura 12.15.a se muestra su símbolo y en la figura 12.15.b aparece una aplicación sencilla del foto-SCR con una resistencia ajustable que controla la intensidad de luz incidente de disparo. Un ejemplo de un LASCR es el SP-101 de SunPower que se activa cuando la luz incidente es de 24mW/cm^2 .




Figura 12.15. Foto-SCR o LASCR: a) Símbolo y b) ajuste de sensibilidad a la luz.

12.6.2.- GTO

El GTO o *Gate Turn-Off SCR* es un tiristor que puede ser disparado con un pulso positivo a su terminal gate y bloqueado si se aplica un impulso negativo a ese mismo terminal. El GTO se emplea actualmente en muchas aplicaciones interesantes en el dominio de altas potencias cuyo control se realiza fácilmente mediante transistores bipolares. Los bajos requerimientos de potencia de su control facilitan la aplicación de técnicas de modulación de anchura de pulsos. En la figura 12.16 se indica su símbolo. El MGTO1000/2000 de Motorola es un GTO diseñado para aplicaciones de alta velocidad y es capaz de proporcionar hasta 18 A.




Figura 12.16.
Símbolo de un GTO.

12.6.3.- PUT

El PUT o *programmable unijunction transistor* perteneciente a la familia de los dispositivos uniunión y sus características son similares al SCR. En la figura 12.17.a se indica su símbolo. Es un dispositivo de disparo ánodo-puerta (*anode-gate*) puesto que su disparo se realiza cuando la puerta tenga una tensión más negativa que el ánodo, es decir, la conducción del PUT se realiza por control de las tensiones en sus terminales. Como ejemplo sencillo, la figura 12.17.b muestra el esquema de un oscilador de relajación basado en este dispositivo. La tensión de puerta está fijada a un valor constante a través de las resistencias R_1 y R_2 . Si inicialmente el condensador está descargado, la tensión del ánodo es menor que la de la puerta ($V_A < V_G$) y el PUT está cortado. En estas condiciones, el condensador se carga a través de R aumentando la tensión del ánodo. Llegará un momento en que $V_A = V_G$ y, en ese instante, se dispara el PUT el cual descarga bruscamente el condensador C produciendo una caída de tensión en la resistencia R_o . Si R y R_o tienen un valor que impide circular a través del PUT la corriente de mantenimiento mínima de conducción el dispositivo se cortará y el condensador se cargará nuevamente a través de R repitiéndose el proceso.




Figura 12.17. a) Símbolo del PUT y b) oscilador basado en un PUT.

12.6.4.- TRIAC

Un TRIAC (*TRIode for Alternative Current*) es un SCR bidireccional que se comporta como dos SCR en paralelo e invertidos, de tal manera que este dispositivo puede controlar corriente en cualquier dirección. Normalmente, tiene una tensión de ruptura alta y el procedimiento normal de hacer entrar en conducción a un TRIAC es a través de un pulso de disparo de puerta (positivo o negativo). La figura 12.18.a muestra su símbolo y la figura 12.18.b su modelo equivalente basado en dos SCR conectados en oposición. Ejemplos típicos de TRIACS: BT136 (de 5 A) y el BT138 (16A) de Philips y la serie MAC de Motorola con corrientes de 8A (MAC97-8) hasta 350 A (MAC224A4).



Figura 12.18. a) Símbolo del TRIAC y b) Modelo equivalente en SCRs.

12.6.5.- TRIAC con acoplado óptico (opto coupler TRIAC)

Los TRIACs acoplados ópticamente combinan un diodo emisor de luz (LED) con un TRIAC foto-detector (foto-TRIAC) dentro de un mismo encapsulado opaco con un esquema mostrado en la figura 12.19. Al no existir conexión eléctrica entre la entrada y la salida, el acoplamiento es unidireccional (LED al foto-TRIAC) y permite un aislamiento eléctrico entre ambos dispositivos de hasta 7500 V (typ). Además, algunos foto-TRIAC incluyen una circuito de detección de paso por cero que permite sincronizar señales de la red eléctrica con señales de control del LED para ajustar el ángulo de conducción.




Figura 12.19. Esquema de un opto-TRIAC.

Como ejemplo de estos circuitos se encuentra el MOC3009 (Motorola) que necesita una corriente en el LED de 30mA para disparar el foto-TRIAC o el MOC3021 (Motorola) que únicamente requiere 10mA. Cuando el LED está apagado, el foto-TRIAC está bloqueado conduciendo una pequeña corriente de fuga denominada I_{DRM} (*peak-blocking current*). Cuando el diodo conduce, dispara al foto-TRIAC pudiendo circular entre 100mA y 1A. Al no ser un dispositivo que soporte grandes niveles de potencia, el propio foto-TRIAC en muchos casos actúa

sobre el control de un TRIAC de mucho mayor potencia, tal como se indica en la figura 12.20. En este circuito, una señal digital (por ejemplo, una señal de un microcomputador) activa el opto-acoplador que a su vez activa el TRIAC de potencia conectado a la red eléctrica; el valor de R está comprendido entre 50Ω y 500Ω .




Figura 12.20. Esquema de un opto-acoplador TRIAC para activar un TRIAC de mayor potencia.

12.7.- El transistor UJT o de uni-unión

El transistor de uni-unión (*unijunction transistor*) o UJT está constituido por dos regiones contaminadas con tres terminales externos: dos bases y un emisor. En la figura 12.21.a aparece la estructura física de este dispositivo. El emisor está fuertemente dopado con impurezas p y la región n débilmente dopado con n. Por ello, la resistencia entre las dos bases, R_{BB} o *resistencia interbase*, es elevada (de 5 a $10K\Omega$ estando el emisor abierto). El modelo equivalente representado en la figura 12.21.b está constituido por un diodo que excita la unión de dos resistencias internas, R_1 y R_2 , que verifican $R_{BB}=R_1+R_2$. Cuando el diodo no conduce, la caída de tensión en R_1 (V_1) se puede expresar como

$$V_1 = \frac{R_1}{R_1 + R_2} V_{B2B1} = \frac{R_1}{R_{BB}} V_{B2B1} = \eta V_{B2B1} \quad (12.10)$$

en donde V_{B2B1} es la diferencia de tensión entre las bases del UJT y η es el factor de división de tensión conocido como *relación intrínseca*. El modelo de este dispositivo utilizando transistores se muestra en la figura 12.21.c, cuya estructura es muy similar a un diodo de cuatro capas. Cuando entra en conducción los transistores la caída de tensión en R_1 es muy baja. El símbolo del UJT se muestra en la figura 12.21.d.




Figura 12.21. Transistor UJT. a) Estructura física, b) modelo equivalente, c) circuito equivalente y d) símbolo.

12.7.1.- Funcionamiento de un UJT

El funcionamiento de un UJT es muy similar al de un SCR. En la gráfica de la figura 12.22 se describe las

características eléctricas de este dispositivo a través de la relación de la tensión de emisor (V_E) con la corriente de emisor (I_E). Se definen dos puntos críticos: punto de pico o *peak-point* (V_P, I_P) y punto de valle o *valley-point* (V_V, I_V), ambos verifican la condición de $dV_E/dI_E=0$. Estos puntos a su vez definen tres regiones de operación: región de corte, región de resistencia negativa y región de saturación, que se detallan a continuación:




Figura 12.22. Características eléctricas de un UJT.

- **Región de corte.** En esta región, la tensión de emisor es baja de forma que la tensión intrínseca mantiene polarizado inversamente el diodo emisor. La corriente de emisor es muy baja y se verifica que $V_E < V_P$ e $I_E < I_P$. Esta tensión de pico en el UJT viene definida por la siguiente ecuación

$$V_P = \eta V_{B2B1} + V_F \quad (12.11)$$

donde la V_F varía entre 0.35 V a 0.7 V con un valor típico de 0.5 V. Por ejemplo, para el 2N2646 es de 0.49V a 25°C. El UJT en esta región se comporta como un elemento resistivo lineal entre las dos bases de valor R_{BB} .

- **Región de resistencia negativa.** Si la tensión de emisor es suficiente para polarizar el diodo de emisor, es decir, $V_E = V_P$ entonces el diodo entra en conducción e inyecta huecos a B_1 disminuyendo bruscamente la resistencia R_1 debido a procesos de recombinación. Desde el emisor, se observa como el UJT disminuye su resistencia interna con un comportamiento similar a la de una resistencia negativa ($dV_E/dI_E < 0$). En esta región, la corriente de emisor está comprendida entre la corriente de pico y de valle ($I_P < I_E < I_V$).

- **Región de saturación.** Esta zona es similar a la zona activa de un tiristor con unas corrientes y tensiones de mantenimiento (punto de valle) y una relación lineal de muy baja resistencia entre la tensión y la corriente de emisor. En esta región, la corriente de emisor es mayor que la corriente de valle ($I_E > I_V$). Si no se verifica las condiciones del punto de valle, el UJT entrará de forma natural a la región de corte.

En la figura 12.22 también se observa una curva de tipo exponencial que relaciona la V_E y la I_E cuando la base B_2 se encuentra al aire ($I_{B2}=0$). Esta curva tiene una forma similar a la característica eléctrica de un diodo y representa el comportamiento del diodo de emisor.

12.7.2.- Oscilador de relajación con UJT

Una de las aplicaciones más típicas del UJT es la construcción de osciladores de relajación que se utilizan en muchos casos como circuito de control de SCRs y TRIACs. El esquema eléctrico de este circuito se muestra en la figura 12.23.a. Cuando el UJT está en la región de corte, el condensador C se carga a través de R. Este proceso de carga finalizará si la tensión de emisor (V_C) es suficiente para entrar al UJT en la región de resistencia negativa ($V_C = V_P$), en cuyo caso la corriente de emisor descarga bruscamente el condensador hasta alcanzar la tensión de valle ($V_C = V_V$). En estas condiciones, si el circuito ha sido diseñado para que la resistencia R no proporcione la suficiente corriente de mantenimiento ($I_E < I_V$) entonces el UJT conmutará de forma natural a corte y el condensador volverá a cargarse de nuevo a través de R. La figura 12.23.b indica el diagrama temporal de las tensiones V_C , V_{OB1} y V_{OB2} . En resumen, para asegurar que el circuito de la figura 12.23 se comporta como un oscilador, R debe verificar que

$$\frac{V_{BB} - V_V}{I_V} < R < \frac{V_{BB} - V_P}{I_P} \quad (12.12)$$




Figura 12.23. El UJT como oscilador de relajación: a) esquema eléctrico y b) diagrama temporal.

Las ecuaciones que verifica este oscilador son las siguientes.

- V_C . Proceso de carga del condensador se realiza a través de R. Se inicia con la tensión V_V y tiende a cargarse hasta V_{CC} . La tensión V_C viene dada por la siguiente ecuación:

$$V_C(t) = V_{CC} + (V_V - V_{CC}) \exp\left(-\frac{t}{RC}\right) \quad (12.13)$$

- *Periodo de oscilación*. El periodo de oscilación está definido por el tiempo (t_o) que tarda el condensador en alcanzar la tensión de activación del UJT (V_P). Es decir, el tiempo t_o necesario para que la tensión $V_C(t=t_o)=V_P$ se obtiene a partir de la ecuación 12.13 y vale

$$t_o = RC \ln\left(\frac{V_{CC} - V_V}{V_{CC} - V_P}\right) \quad (12.143)$$

- V_{OB1} y V_{OB2} . Estas tensiones las proporciona el fabricante en forma de gráfica en función de las resistencias R_{B1} y R_{B2} asociadas a la base del UJT; se supone que R_{B1} y $R_{B2} \ll R_{BB}$. El tiempo de validez de

estas tensiones depende del tiempo de conmutación y corte del UJT y suelen ser del orden del 1% del periodo de oscilación del circuito. Por ejemplo, el 2N2646 produce una tensión $V_{OB1}=5$ V (typ) si $R_{B1}=20\Omega$ y $V_{B2B1}=20$ V.

12.8.- Algunas aplicaciones típicas de los tiristores

Los tiristores son sumamente populares en el control de potencia en cargas resistivas e inductivas como motores, solenoides, calefactores, etc. Comparados con los dispositivos equivalentes mecánicos como son los relés, los tiristores ofrecen mayor fiabilidad, mejores prestaciones y menor costo. En esta sección se analizan algunas aplicaciones típicas con tiristores para dar una idea de sus múltiples posibilidades.

12.8.1.- Regulación de luz

Una de las aplicaciones más típicas de uso doméstico es el regulador de luz. La figura 12.24 muestra un esquema de este circuito basado en el TRIAC MAC218A de Motorola y cuyo control de disparo se realiza a través de un SBS. La resistencia R_1+R_2 carga el condensador C_1 a través de la propia tensión de alimentación en alterna y cuando se alcanza la tensión de ruptura del SBS, éste dispara el TRIAC haciendo circular la corriente por la carga (lámpara). El uso de TRIAC y SBS permite el control de potencia en semiperiodos positivos y negativos. El ángulo de conducción se controla a través de la resistencia variable R_1 ; contra más pequeño sea su valor el ángulo de conducción será mayor, y viceversa. Las ecuaciones de funcionamiento del circuito son difíciles de extraer pero en la figura 12.24 se indican los valores típicos de los diferentes componentes. Los diodos, la resistencia de R_4 y el condensador C_2 actúan como elementos de protección.




Figura 12.24. Regulador de luz basado en un SBS.

Un segundo ejemplo de circuito de regulador de luz se indica en la figura 12.25. En este caso, el UJT 2N4870 es el encargado de disparar al TRIAC. El circuito de polarización del UJT está constituido por un circuito rectificador de diodos, una resistencia y el diodo zener 1N4871 de 22 V; con ello se consigue obtener la señal V_S indicada en la parte inferior de la figura. Esta señal sería prácticamente una onda cuadrada si no existiese el TRIAC. El disparo del TRIAC hace que la caída de tensión en sus terminales sea muy baja (~ 1 a 2 V) anulando el circuito de polarización ($V_S \sim 0$ V). El UJT actúa como oscilador de relajación cuya frecuencia está determinada por R_1 y C_1 . La activación del UJT dispara a su vez el TRIAC a través de un pequeño transformador. El ángulo de conducción del TRIAC oscila entre $\phi=0^\circ$ a 170° en cada semiperiodo.




Figura 12.25. Regulador de luz basado en un UJT.

12.8.2.- Control digital de potencia

Otra de las aplicaciones más típicas de los tiristores es el control de potencia realizado a través de señales digitales que proviene de circuitos digitales o microprocesadores. Para evitar que el circuito digital de control sea dañado por la red de alimentación es preciso aislar ambos sistemas. Las técnicas de aislamiento están basadas en transformadores u opto-acopladores. La segunda elección es la más adecuada por dos motivos: direccionalidad y prestaciones. Un opto-acoplador es unidireccional, la señal va en un único sentido a diferencia de un transformador que es bidireccional. Además, presenta mayores prestaciones desde el punto de vista de coste, volumen y fiabilidad. La mayoría de los opto-acopladores no tiene capacidad de conducir grandes corrientes y por ello son utilizados como circuitos de disparo de TRIACs de mayor potencia. En el ejemplo de la figura 12.26 se presenta un regulador de potencia controlado por una señal digital que actúa sobre una carga de alterna. El circuito de control son dos opto-acopladores TRIAC MAC3011 para disparar el TRIAC de potencia MAC218A. El aislamiento entre el circuito digital y el circuito de potencia es total y puede ser diseñado para que la señal digital recorra largas distancias.




Figura 12.26. Control digital de una carga.

Los microcomputadoras pueden ser utilizados como control de sistemas de potencia. Para ello, se utiliza el

circuito de interfase de entrada/salida de un microcomputador que es un circuito compatible TTL con un fan-out muy bajo y de baja potencia que no permite actuar directamente sobre tiristores. La figura 12.27 indica el circuito completo de control de cargas resistivas (lámparas, resistencias térmicas,...) o inductivas (motores, transformadores,...) realizado a través de un microcomputador. El aislamiento entre el circuito de control y el circuito de potencia se realiza mediante opto-acopladores MAC3011 activados por la salida de puertas TTL de la serie 7400. El problema que presenta el circuito de la figura 12.26 es la ausencia de sincronización entre la señal de control digital y la fase de la línea. Esta falta de sincronización afecta fuertemente a la carga y a los dispositivos de potencia que reducen su vida media de duración. Para resolver este problema, se ha añadido al circuito de la figura 12.27 un detector de paso por cero de la señal alterna constituido por un transformador y el transistor 2N3904. En el colector de este transistor tenemos una onda cuadrada que estará en estado lógico alto únicamente cuando la señal AC de la línea pase por cero; en el resto será bajo. Esto permitirá el paso de la señal de control digital del microprocesador únicamente cuando la señal AC pase por cero.




Figura 12.27. Control de potencia mediante un microprocesador.




Figura 12.28. Control de velocidad de motores. a) motor universal y b) motor de magneto-permanente.

12.8.3.- Control de velocidad de motores

El control de velocidad de los motores se ha realizado en base a SCRs en mayor medida que en TRIACs. A primera vista, el TRIAC presenta mayores ventajas debido a su simetría, lo que le confiere ciertas ventajas frente al SCR que únicamente conduce en un semiperíodo. Sin embargo, el TRIAC tiene unas características dv/dt

inadecuadas para el control de motores y es difícil la realización de circuitos de control simétricos. Por otra parte, el SCR puede conducir en todo el periodo si se rectifica la señal de red. Las figuras 12.28.a y 12.28.b muestran dos ejemplos sencillos de control realizados a través de SCR de un motor universal (fig. 12.28.a) y un motor de imán-permanente (fig. 12.28.b).

12.8.4.- Cargador de baterías basado en un UJT

El cargador de baterías mostrado en la figura 12.29 es un circuito muy simple que utiliza un oscilador de relajación basado en un UJT para el control del SRC. El circuito no opera cuando la batería esté completamente cargada o la polaridad de conexión de la batería no es la correcta.




Figura 12.29. Cargador de baterías usando un UJT.

El funcionamiento del circuito reflejado en las formas de onda de la figura 12.30 es el siguiente. El oscilador de relajación únicamente está activo cuando la tensión de la batería es baja. En este caso, el UJT dispara al SRC con una frecuencia variable en función de las necesidades de corriente de carga. La tensión V_P de activación del UJT es variable al ser $V_P = \eta V_{B2B1} + V_F$, en donde V_{B2B1} depende a su vez de la tensión de la batería regulada a través del potenciómetro variable R_2 . El oscilador de relajación dejará de funcionar cuando la V_P sea mayor que la tensión zener del diodo de referencia 1N4735. En este caso, la tensión del condensador C_E será constante al valor fijado por la tensión zener.




Figura 12.30. Formas de onda del cargador de batería de la figura 12.29.

12.8.5.- Control de calor con sensor de temperatura

El circuito de control de calor mostrado en la figura 12.31 ha sido concebido para controlar la temperatura de una habitación, bien utilizando una fuente de calor (por ejemplo, una resistencia eléctrica o un horno) o bien utilizando un ventilador (o cualquier dispositivo refrigerador). El circuito de disparo se realiza a través de un UJT que introduce un ángulo de conducción de los TRIACs que va a depender de la temperatura de la habitación medida a través de una resistencia térmica (termistor) R_T cuyo valor es de $2k\Omega$ a 25°C ; el rectificador de puente de diodos y el diodo zener 1N5250A alimentan a este circuito de disparo. R_2 se ajusta para que el transistor bipolar 2N3905 esté en corte a una temperatura dada. Cuando el 2N3905 está en corte ninguna corriente carga el condensador C y, por consiguiente, el UJT y los TRIACs están cortados. Si el 2N3905 está a ON, éste carga el condensador C y dispara el UJT cuando alcanza la tensión V_P . El tiempo que tarda en alcanzar la tensión V_P del UJT depende de R_T . Un incremento en la temperatura diminuye el valor de R_T , y por consiguiente, disminuye el valor de corriente de colector del transistor aumentando a su vez el tiempo de carga del condensador (disminuye el ángulo de conducción). Por el contrario, al disminuir temperatura aumenta el ángulo de conducción. El modo de operar con la temperatura se invierte si se intercambia R_T con R_2 .




Figura 12.31. Circuito de control de calor.

Problemas

P12.1 El MBS4991 es un SBS que según las características eléctricas proporcionadas por el fabricante tiene una $I_H=0.7\text{mA}$, $V_H(0\text{V}_F)=1.4\text{V}$ y V_{BO} (o V_S)=8 V. En las figuras P12.1.a, P12.1.b y P12.1.c se presentan tres osciladores de relajación basados en este dispositivo. Para estos circuitos, se pide:

- Determinar la frecuencia de oscilación y representar gráficamente V_o .
- Calcular el rango de valores de R que impida la oscilación.




Figura P12.1.a




Figura P12.1.b




Figura P12.1.c

P12.2 Calcular la frecuencia de oscilación del oscilador de relajación basado en el PUT 2N6027 de la figura P12.2.




Figura P12.2

P12.3 La figura P12.3 muestra un oscilador de relajación cuya frecuencia es dependiente de la tensión variable V_X . Representar gráficamente la frecuencia en función de V_X . ¿Cuál es la mayor frecuencia de oscilación y el valor de V_X para que oscile el circuito a 1kHz?




Figura P12.3

P12.4 El control de potencia de una lámpara incandescente de 1000W se realiza a través de un SCR, tal como se indica en la figura 12.4. El circuito de disparo ha sido diseñado generar un señal de disparo con un ángulo de desfase de 60° tanto en los semiperíodos positivos como negativos. Calcular la potencia eficaz entregada a la bombilla y el porcentaje de potencia que

está recibiendo respecto al máximo. Repetir el problema sustituyendo el SCR por un TRIAC.




Figura P12.4

P12.5 Determinar R para que el ángulo de disparo del circuito de la figura P12.5 sea de 60°.




Figura P12.5

P12.6 Calcular la frecuencia de oscilación del oscilador de relajación de la figura P12.6 basado en el UJT 2N2646.




Figura P12.6

P12.7 La figura P12.7 muestra la estructura de un regulador de luz de 1000W basado en el UJT 2N2646 y que utiliza el TRIAC MAC218A como elemento de control de potencia. Determinar el ángulo de desfase y la potencia entregada a la carga para el caso de que $R_1=79.75\text{k}\Omega$.

P12.8 El regulador de luz de la figura P12.8.a está controlado por la señal digital A. Representar gráficamente, V_1 , V_2 e I_L si la tensión de línea y A toman el valor indicado en las gráficas de la figura P12.8.b.




Figura P12.7




Figura P12.8.a




Figura P12.8.b

Bibliografía

- **Boylestad, R., Nashelsky, L.**, Electronic Devices and Circuit Theory, Prentice Hall International Editions, 1996.
- **Burns, S.G., Bond, P.R.**, *Principles of Electronic Circuits*, PWS Publishing Company, 1997.
- **Dailey, D.J.**, *Operational Amplifiers and Linear Integrated Circuits: Theory and Applications*, McGraw Hill, 1989.
- **Franco, S.**, *Design with Operational Amplifiers and Analog Integrated Circuits*. McGraw Hill, 1988.
- **Gray, P.E., Meyer, R.G.**, *Analysis and Design of Analog Integrated Circuits*, Wiley, 1977.
- **Gray, P.E., Searle C.L.**, *Principios de Electrónica*, Reverté, 1973.
- **Gregorian, R., Temes, G.C.**, *Analog MOS Integrated Circuits for Signal Processing*, Wiley, 1986.
- **Hamilton, D.J., Howard, W.G.**, *Basic Integrated Circuit Engineering*, McGraw Hill, 1975.
- **Hambley, A.R.**, *Electrónica*, Prentice Hall, 2001.
- **Horenstein, M.N.**, *Microelectronic Circuits and Devices*, Prentice Hall International, 1996.
- **Allen, P.E., Holberg, D.R.**, *CMOS Analog Circuit Design*, McGraw Hill, 1989.
- **Mallik, N.R.**, *Circuitos Electrónicos. Análisis, Simulación y Diseño*, Prentice-Hall, 2000.
- **Malvino, A.P.**, *Principios de Electrónica*, McGraw-Hill, 2000.
- **Millman, J.**, *Microelectrónica*, Hispano-Europea, 1981.
- **Millman, J., Halkias, Ch.**, *Electrónica Integrada*, Hispano-Europea, 1976.
- **Shilling, D.L., Belove C.**, *Circuitos Electrónicos Discretos e Integrados*, Reverte, 1985.
- **Stanley, W.D.**, *Electronic Devices: Circuits and Applications*, Prentice-Hall, 1989.
- **Tietze U., Schenk Ch.**, *Circuitos Electrónicos Avanzados*, Marcombo, 1983.
- **Savant, C.J., Roden, M.S. y Carpenter, G.L.**, *Diseño Electrónico: Circuitos y Sistemas*, Addison-Weley Iberoamericana, S.A., 1992.
- **Sedra, A.S., Smith K.C.**, *Microelectronic Circuits*, Oxford University Press, 1998.
- Manuales de fabricantes de Motorola, Texas Instruments, Siliconix, Signetics, Analog Devices, National Semiconductor, Avanced Semiconductor, FairChild Semiconductor Corp., Exar integrated Systems, Precision Monolitics, Linear Technology, Burr-Brown.

Apéndice

Hojas de características de componentes	
• Transistor de pequeña señal NPN BC546/548	A.1
• Transistor de pequeña señal NPN 2N3903/04	A.6
• Transistor de pequeña señal PNP 2N3905/06	A.12
• JFET de canal N 2N5457	A.17
• JFET de canal P 2N5460/62	A.20
• Amplificador operacional OA741	A.23
• Regulador de tensión ajustable positivo LM117/317	A.29
• Regulador de tensión ajustable negativo LM137/337	A.33
• SIDAC MKP3V129/240	A.36
• SBS MBS4991/2/3	A.38
• SCR 2N5060	A.40
• PUT 2N6027/28	A.42
• UJT 2N2646	A.44
• TRIAC MAC218A	A.45


SILICON PLANAR EPITAXIAL TRANSISTORS

BC546/548

General purpose n-p-n transistors in a plastic TO-92 variant, especially suitable for use in driver stages of audio amplifiers.


QUICK REFERENCE DATA				
	BC546	BC547	BC548	
Collector-emitter voltage ($V_{BE} = 0$)	V_{CES} max.	80	50	30 V
Collector-emitter voltage (open base)	V_{CEO} max.	65	45	30 V
Collector current (peak value)	I_{CM} max.	200	200	200 mA
Total power dissipation up to $T_{amb} = 25^\circ\text{C}$	P_{tot} max.	500	500	500 mW
Junction temperature	T_j max.	150	150	150 $^\circ\text{C}$
Small-signal current gain $I_C = 2 \text{ mA}; V_{CE} = 5 \text{ V}; f = 1 \text{ kHz}$	h_{fe} > <	125 500	125 900	125 900
Transition frequency $I_C = 10 \text{ mA}; V_{CE} = 5 \text{ V}$	f_T typ.	300	300	300 MHz
Noise figure at $R_S = 2 \text{ k}\Omega$ $I_C = 200 \mu\text{A}; V_{CE} = 5 \text{ V}$ $f = 1 \text{ kHz}; B = 200 \text{ Hz}$	F typ.	2	2	2 dB

Dimensions in mm



MECHANICAL DATA

TO-92 variant




Accessories: 56356 (cooling clip).

BC546/548

$T_j = 25^\circ\text{C}$ unless otherwise specified

CHARACTERISTICS

Collector cut-off current


 $I_E = 0; V_{CB} = 30 \text{ V}$
 $I_E = 0; V_{CB} = 30 \text{ V}; T_j = 150^\circ\text{C}$
Base-emitter voltage¹⁾ $I_C = 2 \text{ mA}; V_{CE} = 5 \text{ V}$ $I_C = 10 \text{ mA}; V_{CE} = 5 \text{ V}$ Saturation voltage²⁾ $I_C = 10 \text{ mA}; I_B = 0.5 \text{ mA}$ $I_C = 100 \text{ mA}; I_B = 5 \text{ mA}$ $I_C = 1 \text{ mA} ; I_B = 1 \text{ V}$ $I_C = 11 \text{ mA} \text{ at } V_{CE} = 1 \text{ V}$






220356

V_{CEK}


Knee voltage

 $I_C = 10 \text{ mA}; I_B = \text{value for which}$ $I_C = 11 \text{ mA} \text{ at } V_{CE} = 1 \text{ V}$ $I_E = 0; V_{CB} = 10 \text{ V}$ $T_j = 25^\circ\text{C}$ unless otherwise specified $T_j = 25^\circ\text{C}$ unless otherwise specified

**BC546/548**



BC546/548


**BC546/548**

General Purpose Transistors

NPN Silicon

2N3903
2N3904*

*Motorola Preferred Device



CASE 29-04, STYLE 1
TO-92 (TO-226AA)

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Collector-Emitter Voltage	V_{CEO}	40	Vdc
Collector-Base Voltage	V_{CBO}	60	Vdc
Emitter-Base Voltage	V_{EBO}	6.0	Vdc
Collector Current — Continuous	I_C	200	mAdc
Total Device Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C	P_D	625 5.0	mW mW/ $^\circ\text{C}$
Total Device Dissipation @ $T_C = 25^\circ\text{C}$ Derate above 25°C	P_D	1.5 12	Watts mW/ $^\circ\text{C}$
Operating and Storage Junction Temperature Range	T_J, T_{Stg}	-55 to +150	$^\circ\text{C}$

THERMAL CHARACTERISTICS(1)

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Ambient	$R_{\theta JA}$	200	$^\circ\text{C}/\text{W}$
Thermal Resistance, Junction to Case	$R_{\theta JC}$	83.3	$^\circ\text{C}/\text{W}$

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Max	Unit
OFF CHARACTERISTICS				
Collector-Emitter Breakdown Voltage (2) ($I_C = 1.0 \text{ mAdc}$, $I_B = 0$)	$V_{(BR)CEO}$	40	—	Vdc
Collector-Base Breakdown Voltage ($I_C = 10 \mu\text{Adc}$, $I_E = 0$)	$V_{(BR)CBO}$	60	—	Vdc
Emitter-Base Breakdown Voltage ($I_E = 10 \mu\text{Adc}$, $I_C = 0$)	$V_{(BR)EBO}$	6.0	—	Vdc
Base Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{EB} = 3.0 \text{ Vdc}$)	I_{BL}	—	50	nAdc
Collector Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{EB} = 3.0 \text{ Vdc}$)	I_{CEX}	—	50	nAdc

1. Indicates Data in addition to JEDEC Requirements.

2. Pulse Test: Pulse Width $\leq 300 \mu\text{s}$; Duty Cycle $\leq 2.0\%$.

2N3903/04

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted) (Continued)

Characteristic	Symbol	Min	Max	Unit
ON CHARACTERISTICS				
DC Current Gain ⁽¹⁾ ($I_C = 0.1 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)	h_{FE}	20	—	—
		40	—	—
($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)		35	—	—
		70	—	—
($I_C = 10 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)		50	150	—
		100	300	—
($I_C = 50 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)		30	—	—
		60	—	—
($I_C = 100 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)		15	—	—
		30	—	—
Collector-Emitter Saturation Voltage ⁽¹⁾ ($I_C = 10 \text{ mA}_\text{dc}$, $I_B = 1.0 \text{ mA}_\text{dc}$) ($I_C = 50 \text{ mA}_\text{dc}$, $I_B = 5.0 \text{ mA}_\text{dc}$)	$V_{CE(\text{sat})}$	—	0.2	V_dc
		—	0.3	—
Base-Emitter Saturation Voltage ⁽¹⁾ ($I_C = 10 \text{ mA}_\text{dc}$, $I_B = 1.0 \text{ mA}_\text{dc}$) ($I_C = 50 \text{ mA}_\text{dc}$, $I_B = 5.0 \text{ mA}_\text{dc}$)	$V_{BE(\text{sat})}$	0.65	0.85	V_dc
		—	0.95	—

SMALL-SIGNAL CHARACTERISTICS

Current-Gain — Bandwidth Product ($I_C = 10 \text{ mA}_\text{dc}$, $V_{CE} = 20 \text{ V}_\text{dc}$, $f = 100 \text{ MHz}$)	2N3903 2N3904	f_T	250 300	—	MHz
Output Capacitance ($V_{CB} = 5.0 \text{ V}_\text{dc}$, $I_E = 0$, $f = 1.0 \text{ MHz}$)	C_{obo}	—	4.0	—	pF
Input Capacitance ($V_{EB} = 0.5 \text{ V}_\text{dc}$, $I_C = 0$, $f = 1.0 \text{ MHz}$)	C_{ibo}	—	8.0	—	pF
Input Impedance ($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 10 \text{ V}_\text{dc}$, $f = 1.0 \text{ kHz}$)	2N3903 2N3904	h_{ie}	1.0 1.0	8.0 10	$\text{k } \Omega$
Voltage Feedback Ratio ($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 10 \text{ V}_\text{dc}$, $f = 1.0 \text{ kHz}$)	2N3903 2N3904	h_{re}	0.1 0.5	5.0 8.0	$\times 10^{-4}$
Small-Signal Current Gain ($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 10 \text{ V}_\text{dc}$, $f = 1.0 \text{ kHz}$)	2N3903 2N3904	h_{fe}	50 100	200 400	—
Output Admittance ($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 10 \text{ V}_\text{dc}$, $f = 1.0 \text{ kHz}$)		h_{oe}	1.0	40	μmhos
Noise Figure ($I_C = 100 \mu\text{A}_\text{dc}$, $V_{CE} = 5.0 \text{ V}_\text{dc}$, $R_S = 1.0 \text{ k } \Omega$, $f = 1.0 \text{ kHz}$)	2N3903 2N3904	NF	— —	6.0 5.0	dB

SWITCHING CHARACTERISTICS

Delay Time	$(V_{CC} = 3.0 \text{ V}_\text{dc}$, $V_{BE} = 0.5 \text{ V}_\text{dc}$, $I_C = 10 \text{ mA}_\text{dc}$, $I_{B1} = 1.0 \text{ mA}_\text{dc}$)	t_d	—	35	ns
Rise Time		t_r	—	35	ns
Storage Time	$(V_{CC} = 3.0 \text{ V}_\text{dc}$, $I_C = 10 \text{ mA}_\text{dc}$, $I_{B1} = I_{B2} = 1.0 \text{ mA}_\text{dc}$)	t_s	— —	175 200	ns
Fall Time		t_f	—	50	ns

1. Pulse Test: Pulse Width $\leq 300 \mu\text{s}$; Duty Cycle $\leq 2.0\%$.**2N3903/04**




Figure 1. Delay and Rise Time
Equivalent Test Circuit




Figure 2. Storage and Fall Time
Equivalent Test Circuit

TYPICAL TRANSIENT CHARACTERISTICS




Figure 3. Capacitance




Figure 4. Charge Data

2N3903/04




Figure 5. Turn-On Time




Figure 6. Rise Time




Figure 7. Storage Time




Figure 8. Fall Time

TYPICAL AUDIO SMALL-SIGNAL CHARACTERISTICS NOISE FIGURE VARIATIONS

($V_{CE} = 5.0$ Vdc, $T_A = 25^\circ C$, Bandwidth = 1.0 Hz)




Figure 9.




Figure 10.

2N3903/04

h PARAMETERS
 $(V_{CE} = 10 \text{ Vdc}, f = 1.0 \text{ kHz}, T_A = 25^\circ\text{C})$




Figure 11. Current Gain




Figure 12. Output Admittance




Figure 13. Input Impedance




Figure 14. Voltage Feedback Ratio

TYPICAL STATIC CHARACTERISTICS




Figure 15. DC Current Gain

2N3903/04




Figure 16. Collector Saturation Region




Figure 17. "ON" Voltages




Figure 18. Temperature Coefficients


2N3903/04

General Purpose Transistors

PNP Silicon

2N3905
2N3906*

*Motorola Preferred Device



CASE 29-04, STYLE 1
TO-92 (TO-226AA)

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Collector-Emitter Voltage	V_{CEO}	40	Vdc
Collector-Base Voltage	V_{CBO}	40	Vdc
Emitter-Base Voltage	V_{EBO}	5.0	Vdc
Collector Current — Continuous	I_C	200	mAdc
Total Device Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C	P_D	625 5.0	mW mW/ $^\circ\text{C}$
Total Power Dissipation @ $T_A = 60^\circ\text{C}$	P_D	250	mW
Total Device Dissipation @ $T_C = 25^\circ\text{C}$ Derate above 25°C	P_D	1.5 12	Watts mW/ $^\circ\text{C}$
Operating and Storage Junction Temperature Range	T_J, T_{stg}	-55 to +150	$^\circ\text{C}$

THERMAL CHARACTERISTICS(1)

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Ambient	$R_{\theta JA}$	200	$^\circ\text{C}/\text{W}$
Thermal Resistance, Junction to Case	$R_{\theta JC}$	83.3	$^\circ\text{C}/\text{W}$

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Max	Unit
OFF CHARACTERISTICS				
Collector-Emitter Breakdown Voltage (2) ($I_C = 1.0 \text{ mAdc}$, $I_B = 0$)	$V_{(BR)CEO}$	40	—	Vdc
Collector-Base Breakdown Voltage ($I_C = 10 \mu\text{Adc}$, $I_E = 0$)	$V_{(BR)CBO}$	40	—	Vdc
Emitter-Base Breakdown Voltage ($I_E = 10 \mu\text{Adc}$, $I_C = 0$)	$V_{(BR)EBO}$	5.0	—	Vdc
Base Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{EB} = 3.0 \text{ Vdc}$)	I_{BL}	—	50	nAdc
Collector Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{EB} = 3.0 \text{ Vdc}$)	I_{CEX}	—	50	nAdc

1. Indicates Data in addition to JEDEC Requirements.
2. Pulse Test: Pulse Width $\leq 300 \mu\text{s}$; Duty Cycle $\leq 2.0\%$.

2N3905/06

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted) (Continued)

Characteristic	Symbol	Min	Max	Unit
ON CHARACTERISTICS(1)				
DC Current Gain ($I_C = 0.1 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)	h_{FE}	30	—	—
		2N3905 2N3906	60	—
($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)		2N3905 2N3906	40 80	— —
		2N3905 2N3906	50 100	150 300
($I_C = 10 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)		2N3905 2N3906	30 60	— —
($I_C = 50 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)		2N3905 2N3906	15 30	— —
($I_C = 100 \text{ mA}_\text{dc}$, $V_{CE} = 1.0 \text{ V}_\text{dc}$)		2N3905 2N3906	15 30	— —
Collector-Emitter Saturation Voltage ($I_C = 10 \text{ mA}_\text{dc}$, $I_B = 1.0 \text{ mA}_\text{dc}$) ($I_C = 50 \text{ mA}_\text{dc}$, $I_B = 5.0 \text{ mA}_\text{dc}$)	$V_{CE(\text{sat})}$	— —	0.25 0.4	V_dc
Base-Emitter Saturation Voltage ($I_C = 10 \text{ mA}_\text{dc}$, $I_B = 1.0 \text{ mA}_\text{dc}$) ($I_C = 50 \text{ mA}_\text{dc}$, $I_B = 5.0 \text{ mA}_\text{dc}$)	$V_{BE(\text{sat})}$	0.65 —	0.85 0.95	V_dc



SMALL-SIGNAL CHARACTERISTICS

Current-Gain — Bandwidth Product ($I_C = 10 \text{ mA}_\text{dc}$, $V_{CE} = 20 \text{ V}_\text{dc}$, $f = 100 \text{ MHz}$)	2N3905 2N3906	f_T	200 250	—	MHz
Output Capacitance ($V_{CB} = 5.0 \text{ V}_\text{dc}$, $I_E = 0$, $f = 1.0 \text{ MHz}$)	C_{obo}	—	—	4.5	pF
Input Capacitance ($V_{EB} = 0.5 \text{ V}_\text{dc}$, $I_C = 0$, $f = 1.0 \text{ MHz}$)	C_{ibo}	—	—	10.0	pF
Input Impedance ($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 10 \text{ V}_\text{dc}$, $f = 1.0 \text{ kHz}$)	2N3905 2N3906	h_{ie}	0.5 2.0	8.0 12	$\text{k } \Omega$
Voltage Feedback Ratio ($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 10 \text{ V}_\text{dc}$, $f = 1.0 \text{ kHz}$)	2N3905 2N3906	h_{re}	0.1 0.1	5.0 10	$\times 10^{-4}$
Small-Signal Current Gain ($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 10 \text{ V}_\text{dc}$, $f = 1.0 \text{ kHz}$)	2N3905 2N3906	h_{fe}	50 100	200 400	—
Output Admittance ($I_C = 1.0 \text{ mA}_\text{dc}$, $V_{CE} = 10 \text{ V}_\text{dc}$, $f = 1.0 \text{ kHz}$)	2N3905 2N3906	h_{oe}	1.0 3.0	40 60	μmhos
Noise Figure ($I_C = 100 \mu\text{A}_\text{dc}$, $V_{CE} = 5.0 \text{ V}_\text{dc}$, $R_S = 1.0 \text{ k } \Omega$, $f = 1.0 \text{ kHz}$)	2N3905 2N3906	NF	— —	5.0 4.0	dB

SWITCHING CHARACTERISTICS

Delay Time	$(V_{CC} = 3.0 \text{ V}_\text{dc}$, $V_{BE} = 0.5 \text{ V}_\text{dc}$, $I_C = 10 \text{ mA}_\text{dc}$, $I_{B1} = 1.0 \text{ mA}_\text{dc}$)	t_d	—	35	ns
Rise Time		t_r	—	35	ns
Storage Time	$(V_{CC} = 3.0 \text{ V}_\text{dc}$, $I_C = 10 \text{ mA}_\text{dc}$, $I_{B1} = I_{B2} = 1.0 \text{ mA}_\text{dc}$)	t_s	— —	200 225	ns
Fall Time		t_f	— —	60 75	ns

1. Pulse Test: Pulse Width $\leq 300 \mu\text{s}$; Duty Cycle $\leq 2.0\%$.**2N3905/06**



* Total shunt capacitance of test jig and connectors

Figure 1. Delay and Rise Time Equivalent Test Circuit

Figure 2. Storage and Fall Time Equivalent Test Circuit

TYPICAL TRANSIENT CHARACTERISTICS




Figure 3. Capacitance




Figure 4. Charge Data




Figure 5. Turn-On Time




Figure 6. Fall Time

2N3905/06

**TYPICAL AUDIO SMALL-SIGNAL CHARACTERISTICS
NOISE FIGURE VARIATIONS**

(V_{CE} = -5.0 Vdc, T_A = 25°C, Bandwidth = 1.0 Hz)




Figure 7.




Figure 8.

***h* PARAMETERS**

(V_{CE} = -10 Vdc, f = 1.0 kHz, T_A = 25°C)




Figure 9. Current Gain




Figure 10. Output Admittance




Figure 11. Input Impedance




Figure 12. Voltage Feedback Ratio

2N3905/06

TYPICAL STATIC CHARACTERISTICS




Figure 13. DC Current Gain




Figure 14. Collector Saturation Region




Figure 15. "ON" Voltages





Figure 16. Temperature Coefficients

2N3905/06

JFETs — General Purpose

N-Channel — Depletion



2N5457

*Motorola Preferred Device



CASE 29-04, STYLE 5
TO-92 (TO-226AA)

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Drain-Source Voltage	V_{DS}	25	Vdc
Drain-Gate Voltage	V_{DG}	25	Vdc
Reverse Gate-Source Voltage	V_{GSR}	-25	Vdc
Gate Current	I_G	10	mAdc
Total Device Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C	P_D	310 2.82	mW mW/ $^\circ\text{C}$
Junction Temperature Range	T_J	125	$^\circ\text{C}$
Storage Channel Temperature Range	T_{stg}	-65 to +150	$^\circ\text{C}$

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
----------------	--------	-----	-----	-----	------

OFF CHARACTERISTICS

Gate-Source Breakdown Voltage ($I_G = -10 \mu\text{Adc}$, $V_{DS} = 0$)	$V_{(BR)GSS}$	-25	—	—	Vdc
Gate Reverse Current ($V_{GS} = -15 \text{ Vdc}$, $V_{DS} = 0$) ($V_{GS} = -15 \text{ Vdc}$, $V_{DS} = 0$, $T_A = 100^\circ\text{C}$)	I_{GSS}	— —	— —	-1.0 -200	nAdc
Gate-Source Cutoff Voltage ($V_{DS} = 15 \text{ Vdc}$, $I_D = 10 \text{ nAdc}$)	$V_{GS(\text{off})}$	-0.5	—	-6.0	Vdc
Gate-Source Voltage ($V_{DS} = 15 \text{ Vdc}$, $I_D = 100 \mu\text{Adc}$)	V_{GS}	—	-2.5	—	Vdc

ON CHARACTERISTICS

Zero-Gate-Voltage Drain Current (1) ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$)	I_{DSS}	1.0	3.0	5.0	mAdc
-------------------------------------------------------------------------------------	-----------	-----	-----	-----	------

SMALL-SIGNAL CHARACTERISTICS

Forward Transfer Admittance Common Source (1) ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{ kHz}$)	$ y_{fs} $	1000	—	5000	μhos
Output Admittance Common Source (1) ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{ kHz}$)	$ y_{os} $	—	10	50	μhos
Input Capacitance ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{ MHz}$)	C_{iss}	—	4.5	7.0	pF
Reverse Transfer Capacitance ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{ MHz}$)	C_{rss}	—	1.5	3.0	pF

1. Pulse Test; Pulse Width $\leq 630 \text{ ms}$, Duty Cycle $\leq 10\%$.

2N5457




Figure 3. Typical Drain Characteristics




Figure 4. Common Source Transfer Characteristics




Figure 5. Typical Drain Characteristics




Figure 6. Common Source Transfer Characteristics




Figure 7. Typical Drain Characteristics








Figure 8. Common Source Transfer Characteristics

2N5457


Typical Characteristics (continued)



2N5457

JFET Amplifiers

P-Channel — Depletion



2N5460
thru
2N5462



CASE 29-04, STYLE 7
TO-92 (TO-226AA)

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Drain-Gate Voltage	V_{DG}	40	Vdc
Reverse Gate-Source Voltage	V_{GSR}	40	Vdc
Forward Gate Current	$I_{G(f)}$	10	mAdc
Total Device Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C	P_D	350 2.8	mW mW/ $^\circ\text{C}$
Junction Temperature Range	T_J	-65 to +135	$^\circ\text{C}$
Storage Channel Temperature Range	T_{Stg}	-65 to +150	$^\circ\text{C}$

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
OFF CHARACTERISTICS					
Gate-Source Breakdown Voltage ($I_G = 10 \mu\text{Adc}$, $V_{DS} = 0$)	$V_{(BR)GSS}$	40	—	—	Vdc
Gate Reverse Current ($V_{GS} = 20 \text{ Vdc}$, $V_{DS} = 0$) ($V_{GS} = 30 \text{ Vdc}$, $V_{DS} = 0$) ($V_{GS} = 20 \text{ Vdc}$, $V_{DS} = 0$, $T_A = 100^\circ\text{C}$) ($V_{GS} = 30 \text{ Vdc}$, $V_{DS} = 0$, $T_A = 100^\circ\text{C}$)	I_{GSS}	— —	— 1.0	5.0 1.0	nAdc μAdc
Gate-Source Cutoff Voltage ($V_{DS} = 15 \text{ Vdc}$, $I_D = 1.0 \mu\text{Adc}$) 2N5460 2N5461 2N5462	$V_{GS(\text{off})}$	0.75 1.0 1.8	— — —	6.0 7.5 9.0	Vdc
Gate-Source Voltage ($V_{DS} = 15 \text{ Vdc}$, $I_D = 0.1 \text{ mA}$) ($V_{DS} = 15 \text{ Vdc}$, $I_D = 0.2 \text{ mA}$) ($V_{DS} = 15 \text{ Vdc}$, $I_D = 0.4 \text{ mA}$)	V_{GS}	0.5 0.8 1.5	— — —	4.0 4.5 6.0	Vdc
ON CHARACTERISTICS					
Zero-Gate-Voltage Drain Current ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{ kHz}$)	I_{DSS}	-1.0 -2.0 -4.0	— — —	-5.0 -9.0 -16	mAdc
SMALL-SIGNAL CHARACTERISTICS					
Forward Transfer Admittance ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{ kHz}$)	$ y_{fs} $	1000 1500 2000	— — —	4000 5000 6000	μmhos
Output Admittance ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{ kHz}$)	$ y_{os} $	—	—	75	μmhos
Input Capacitance ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{ MHz}$)	C_{iss}	—	5.0	7.0	pF
Reverse Transfer Capacitance ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{ MHz}$)	C_{rss}	—	1.0	2.0	pF
FUNCTIONAL CHARACTERISTICS					
Noise Figure ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $R_G = 1.0 \text{ Megohm}$, $f = 100 \text{ Hz}$, $BW = 1.0 \text{ Hz}$)	NF	—	1.0	2.5	dB
Equivalent Short-Circuit Input Noise Voltage ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0$, $f = 100 \text{ Hz}$, $BW = 1.0 \text{ Hz}$)	e_n	—	60	115	$\text{nV}/\sqrt{\text{Hz}}$

2N5460/62

DRAIN CURRENT versus GATE SOURCE VOLTAGE




Figure 1. $V_{GS(off)} = 2.0$ Volts

FORWARD TRANSFER ADMITTANCE versus DRAIN CURRENT




Figure 4. $V_{GS(off)} = 2.0$ Volts




Figure 2. $V_{GS(off)} = 4.0$ Volts




Figure 5. $V_{GS(off)} = 4.0$ Volts




Figure 3. $V_{GS(off)} = 5.0$ Volts




Figure 6. $V_{GS(off)} = 5.0$ Volts

2N5460/62




Figure 7. Output Resistance versus Drain Current




Figure 8. Capacitance versus Drain-Source Voltage




Figure 9. Noise Figure versus Frequency





Figure 10. Noise Figure versus Source Resistance



* C_{osp} is C_{oss} in parallel with Series Combination of C_{iss} and C_{rss} .

2N5460/62

General purpose operational amplifier

• A741/• A741C/SA741C

DESCRIPTION

The • A741 is a high performance operational amplifier with high open-loop gain, internal compensation, high common mode range and exceptional temperature stability. The • A741 is short-circuit-protected and allows for nulling of offset voltage.

FEATURES

- Internal frequency compensation
- Short circuit protection
- Excellent temperature stability
- High input voltage range

PIN CONFIGURATION




Figure 1. Pin Configuration

ORDERING INFORMATION

DESCRIPTION	TEMPERATURE RANGE	ORDER CODE	DWG #
8-Pin Plastic Dual In-Line Package (DIP)	-55°C to +125°C	• A741N	SOT97-1
8-Pin Plastic Dual In-Line Package (DIP)	0 to +70°C	• A741CN	SOT97-1
8-Pin Plastic Dual In-Line Package (DIP)	-40°C to +85°C	SA741CN	SOT97-1
8-Pin Ceramic Dual In-Line Package (CERDIP)	-55°C to +125°C	• A741F	0580A
8-Pin Ceramic Dual In-Line Package (CERDIP)	0 to +70°C	• A741CF	0580A
8-Pin Small Outline (SO) Package	0 to +70°C	• A741CD	SOT96-1

ABSOLUTE MAXIMUM RATINGS

SYMBOL	PARAMETER	RATING	UNIT
V_S	Supply voltage • A741C • A741	• 18 • 22	V
P_D	Internal power dissipation D package N package F package	780 1170 800	mW
V_{IN}	Differential input voltage	• 30	V
V_{IN}	Input voltage ¹	• 15	V
I_{SC}	Output short-circuit duration	Continuous	
T_A	Operating temperature range • A741C SA741C • A741	0 to +70 -40 to +85 -55 to +125	°C
T_{STG}	Storage temperature range	-65 to +150	°C
T_{SOLD}	Lead soldering temperature (10sec max)	300	°C

NOTES:

1. For supply voltages less than • 15V, the absolute maximum input voltage is equal to the supply voltage.

OA741

General purpose operational amplifier

• A741/• A741C/SA741C

DC ELECTRICAL CHARACTERISTICS

 $T_A = 25^\circ\text{C}$, $V_S = +15\text{V}$, unless otherwise specified.

SYMBOL	PARAMETER	TEST CONDITIONS	• A741			• A741C			UNIT
			Min	Typ	Max	Min	Typ	Max	
V_{OS} • $V_{OS}/^\circ\text{C}$	Offset voltage	$R_S=10\text{k}\Omega$ $R_S=10\text{k}\Omega$, over temp.		1.0 1.0 10	5.0 6.0		2.0 10	6.0 7.5	mV mV • V/•C
I_{OS} • $I_{OS}/^\circ\text{C}$	Offset current	Over temp. $T_A=+125^\circ\text{C}$ $T_A=-55^\circ\text{C}$		20 7.0 20 200	200 200 500 200		20 200 300	200 300	nA nA nA nA pA/•C
I_{BIAS} • $I_B/^\circ\text{C}$	Input bias current	Over temp. $T_A=+125^\circ\text{C}$ $T_A=-55^\circ\text{C}$		80 30 300	500 500 1500		80 1	500 1	nA nA nA nA nA/•C
V_{OUT}	Output voltage swing	$R_L=10\text{k}\Omega$ $R_L=2\text{k}\Omega$, over temp.	• 12 • 10	• 14 • 13		• 12 • 10	• 14 • 13		V V
A_{VOL}	Large-signal voltage gain	$R_L=2\text{k}\Omega$, $V_O=+10\text{V}$ $R_L=2\text{k}\Omega$, $V_O=+10\text{V}$, over temp.	50 25	200		20 15	200		V/mV V/mV
	Offset voltage adjustment range			• 30			• 30		mV
PSRR	Supply voltage rejection ratio	$R_S=10\text{k}\Omega$ $R_S=10\text{k}\Omega$, over temp.			10	150		150	• V/V • V/V
CMRR	Common-mode rejection ratio	Over temp.	70	90			70 90		dB dB
I_{CC}	Supply current	$T_A=+125^\circ\text{C}$ $T_A=-55^\circ\text{C}$		1.4 1.5 2.0	2.8 2.5 3.3		1.4	2.8	mA mA mA
V_{IN} R_{IN}	Input voltage range Input resistance	(• A741, over temp.)	• 12 0.3	• 13 2.0		• 12 0.3	• 13 2.0		V M•
P_D	Power consumption	$T_A=+125^\circ\text{C}$ $T_A=-55^\circ\text{C}$		50 45 45	85 75 100		50	85	mW mW mW
R_{OUT}	Output resistance			75			75		•
I_{SC}	Output short-circuit current		10	25	60	10	25	60	mA

OA741

General purpose operational amplifier

• A741/• A741C/SA741C

DC ELECTRICAL CHARACTERISTICS

 $T_A = 25^\circ C$, $V_S = +15V$, unless otherwise specified.

SYMBOL	PARAMETER	TEST CONDITIONS	SA741C			UNIT
			Min	Typ	Max	
V_{OS}	Offset voltage	$R_S=10k\Omega$ $R_S=10k\Omega$, over temp.		2.0 7.5 10	6.0 7.5	mV mV • V/C
I_{OS}	Offset current	Over temp.		20 500 200	200 500	nA nA pA/C
I_{BIAS}	Input bias current	Over temp.		80 1 1500	500 1500	nA nA nA/C
A_{VOL}	Large-signal voltage gain	$R_L=10k\Omega$ $R_L=2k\Omega$, $V_O=+10V$ $R_L=2k\Omega$, $V_O=+10V$, over temp.	+12 +10 15	+14 +13		V
V_{OUT}	Output voltage swing					V
$PSRR$	Supply voltage rejection ratio	$R_S=10k\Omega$		10	150	• V/V
$CMRR$	Common mode rejection ratio		70	90		dB
V_{IN}	Input voltage range	Over temp.	+12	+13		V
R_{IN}	Input resistance		0.3	2.0		M Ω
P_d	Power consumption			50	85	mW
R_{OUT}	Output resistance			75		•
I_{SC}	Output short-circuit current			25		mA

AC ELECTRICAL CHARACTERISTICS

 $T_A=25^\circ C$, $V_S = +15V$, unless otherwise specified.


SYMBOL	PARAMETER	TEST CONDITIONS	• A741, • A741C			UNIT
			Min	Typ	Max	
R_{IN}	Parallel input resistance	Open-loop, $f=20Hz$	0.3			M Ω
C_{IN}	Parallel input capacitance	Open-loop, $f=20Hz$		1.4		pF
	Unity gain crossover frequency	Open-loop		1.0		MHz
t_R	Transient response unity gain Rise time Overshoot Slew rate	$V_{IN}=20mV$, $R_L=2k\Omega$, $C_L=100pF$ $C=100pF$, $R_L=2k\Omega$, $V_{IN}=+10V$		0.3 5.0 0.5		• s % V/ s
SR						

OA741

General purpose operational amplifier

• A741/• A741C/SA741C

EQUIVALENT SCHEMATIC

**OA741**

General purpose operational amplifier

• A741/• A741C/SA741C

TYPICAL PERFORMANCE CHARACTERISTICS




Figure 3. Typical Performance Characteristics

General purpose operational amplifier

• A741/• A741C/SA741C

TYPICAL PERFORMANCE CHARACTERISTICS (Continued)





Figure 4. Typical Performance Characteristics (cont.)

OA741



August 1999

LM117/LM317A/LM317 3-Terminal Adjustable Regulator

LM117/LM317A/LM317 3-Terminal Adjustable Regulator

General Description

The LM117 series of adjustable 3-terminal positive voltage regulators is capable of supplying in excess of 1.5A over a 1.2V to 37V output range. They are exceptionally easy to use and require only two external resistors to set the output voltage. Further, both line and load regulation are better than standard fixed regulators. Also, the LM117 is packaged in standard transistor packages which are easily mounted and handled.

In addition to higher performance than fixed regulators, the LM117 series offers full overload protection available only in IC's. Included on the chip are current limit, thermal overload protection and safe area protection. All overload protection circuitry remains fully functional even if the adjustment terminal is disconnected.

Normally, no capacitors are needed unless the device is situated more than 6 inches from the input filter capacitors in which case an input bypass is needed. An optional output capacitor can be added to improve transient response. The adjustment terminal can be bypassed to achieve very high ripple rejection ratios which are difficult to achieve with standard 3-terminal regulators.

Besides replacing fixed regulators, the LM117 is useful in a wide variety of other applications. Since the regulator is "floating" and sees only the input-to-output differential volt-

age, supplies of several hundred volts can be regulated as long as the maximum input to output differential is not exceeded, i.e., avoid short-circuiting the output.


Also, it makes an especially simple adjustable switching regulator, a programmable output regulator, or by connecting a fixed resistor between the adjustment pin and output, the LM117 can be used as a precision current regulator. Supplies with electronic shutdown can be achieved by clamping the adjustment terminal to ground which programs the output to 1.2V where most loads draw little current.

For applications requiring greater output current, see LM150 series (3A) and LM138 series (5A) data sheets. For the negative complement, see LM137 series data sheet.

Features

- Guaranteed 1% output voltage tolerance (LM317A)
- Guaranteed max. 0.01%/V line regulation (LM317A)
- Guaranteed max. 0.3% load regulation (LM117)
- Guaranteed 1.5A output current
- Adjustable output down to 1.2V
- Current limit constant with temperature
- P+ Product Enhancement tested
- 80 dB ripple rejection
- Output is short-circuit protected

Typical Applications



DS009063-1

Full output current not available at high input-output voltages

*Needed if device is more than 6 inches from filter capacitors.


[†]Optional — improves transient response. Output capacitors in the range of 1 μF to 1000 μF of aluminum or tantalum electrolytic are commonly used to provide improved output impedance and rejection of transients.

$$\dagger\dagger V_{OUT} = 1.25V \left(1 + \frac{R_2}{R_1} \right) + I_{ADJ}(R_2)$$

LM117 Series Packages

Part Number Suffix	Package	Design Load Current
K	TO-3	1.5A
H	TO-39	0.5A
T	TO-220	1.5A
E	LCC	0.5A
S	TO-263	1.5A
EMP	SOT-223	1A
MDT	TO-252	0.5A

SOT-223 vs D-Pak (TO-252) Packages



SOT-223

TO-252

DS009063-64

Scale 1:1

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Dissipation	Internally Limited
Input-Output Voltage Differential	+40V, -0.3V
Storage Temperature	-65°C to +150°C
Lead Temperature	
Metal Package (Soldering, 10 seconds)	300°C
Plastic Package (Soldering, 4 seconds)	260°C
ESD Tolerance (Note 5)	3 kV

Operating Temperature Range

LM117	-55°C ≤ T _J ≤ +150°C
LM317A	-40°C ≤ T _J ≤ +125°C
LM317	0°C ≤ T _J ≤ +125°C

Preconditioning

Thermal Limit Burn-In	All Devices 100%
-----------------------	------------------

Electrical Characteristics (Note 3)

Specifications with standard type face are for T_J = 25°C, and those with **boldface** type apply over full Operating Temperature Range. Unless otherwise specified, V_{IN} - V_{OUT} = 5V, and I_{OUT} = 10 mA.

Parameter	Conditions	LM117 (Note 2)			Units
		Min	Typ	Max	
Reference Voltage					V
	3V ≤ (V _{IN} - V _{OUT}) ≤ 40V, 10 mA ≤ I _{OUT} ≤ I _{MAX} , P ≤ P _{MAX}	1.20	1.25	1.30	V
Line Regulation	3V ≤ (V _{IN} - V _{OUT}) ≤ 40V (Note 4)		0.01	0.02	%/V
			0.02	0.05	%/V
Load Regulation	10 mA ≤ I _{OUT} ≤ I _{MAX} (Note 4)		0.1	0.3	%
			0.3	1	%
Thermal Regulation	20 ms Pulse		0.03	0.07	%/W
Adjustment Pin Current			50	100	µA
Adjustment Pin Current Change	10 mA ≤ I _{OUT} ≤ I _{MAX} 3V ≤ (V _{IN} - V _{OUT}) ≤ 40V		0.2	5	µA
Temperature Stability	T _{MIN} ≤ T _J ≤ T _{MAX}		1		%
Minimum Load Current	(V _{IN} - V _{OUT}) = 40V		3.5	5	mA
Current Limit	(V _{IN} - V _{OUT}) ≤ 15V				
	K Package	1.5	2.2	3.4	A
	H Packages	0.5	0.8	1.8	A
	(V _{IN} - V _{OUT}) = 40V				
	K Package	0.3	0.4		A
	H Package	0.15	0.2		A
RMS Output Noise, % of V _{OUT}	10 Hz ≤ f ≤ 10 kHz		0.003		%
Ripple Rejection Ratio	V _{OUT} = 10V, f = 120 Hz, C _{ADJ} = 0 µF		65		dB
	V _{OUT} = 10V, f = 120 Hz, C _{ADJ} = 10 µF	66	80		dB
Long-Term Stability	T _J = 125°C, 1000 hrs		0.3	1	%
Thermal Resistance, Junction-to-Case	K Package		2.3	3	°C/W
	H Package		12	15	°C/W
	E Package				°C/W
Thermal Resistance, Junction-to-Ambient (No Heat Sink)	K Package		35		°C/W
	H Package		140		°C/W
	E Package				°C/W

LM117/317

Application Hints

In operation, the LM117 develops a nominal 1.25V reference voltage, V_{REF} , between the output and adjustment terminal. The reference voltage is impressed across program resistor R1 and, since the voltage is constant, a constant current I_1 then flows through the output set resistor R2, giving an output voltage of

$$V_{OUT} = V_{REF} \left(1 + \frac{R2}{R1} \right) + I_{ADJ}R2$$




FIGURE 1.

Since the 100 μ A current from the adjustment terminal represents an error term, the LM117 was designed to minimize I_{ADJ} and make it very constant with line and load changes. To do this, all quiescent operating current is returned to the output establishing a minimum load current requirement. If there is insufficient load on the output, the output will rise.

External Capacitors

An input bypass capacitor is recommended. A 0.1 μ F disc or 1 μ F solid tantalum on the input is suitable input bypassing for almost all applications. The device is more sensitive to the absence of input bypassing when adjustment or output capacitors are used but the above values will eliminate the possibility of problems.

The adjustment terminal can be bypassed to ground on the LM117 to improve ripple rejection. This bypass capacitor prevents ripple from being amplified as the output voltage is increased. With a 10 μ F bypass capacitor 80 dB ripple rejection is obtainable at any output level. Increases over 10 μ F do not appreciably improve the ripple rejection at frequencies above 120 Hz. If the bypass capacitor is used, it is sometimes necessary to include protection diodes to prevent the capacitor from discharging through internal low current paths and damaging the device.

In general, the best type of capacitors to use is solid tantalum. Solid tantalum capacitors have low impedance even at high frequencies. Depending upon capacitor construction, it takes about 25 μ F in aluminum electrolytic to equal 1 μ F solid tantalum at high frequencies. Ceramic capacitors are also good at high frequencies; but some types have a large decrease in capacitance at frequencies around 0.5 MHz. For this reason, 0.01 μ F disc may seem to work better than a 0.1 μ F disc as a bypass.

Although the LM117 is stable with no output capacitors, like any feedback circuit, certain values of external capacitance can cause excessive ringing. This occurs with values between 500 μ F and 5000 μ F. A 1 μ F solid tantalum (or 25 μ F

aluminum electrolytic) on the output swamps this effect and insures stability. Any increase of the load capacitance larger than 10 μ F will merely improve the loop stability and output impedance.

Load Regulation

The LM117 is capable of providing extremely good load regulation but a few precautions are needed to obtain maximum performance. The current set resistor connected between the adjustment terminal and the output terminal (usually 240 Ω) should be tied directly to the output (case) of the regulator rather than near the load. This eliminates line drops from appearing effectively in series with the reference and degrading regulation. For example, a 15V regulator with 0.05 Ω resistance between the regulator and load will have a load regulation due to line resistance of $0.05\Omega \times I_L$. If the set resistor is connected near the load the effective line resistance will be $0.05\Omega (1 + R2/R1)$ or in this case, 11.5 times worse.

Figure 2 shows the effect of resistance between the regulator and 240 Ω set resistor.




FIGURE 2. Regulator with Line Resistance in Output Lead

With the TO-3 package, it is easy to minimize the resistance from the case to the set resistor, by using two separate leads to the case. However, with the TO-39 package, care should be taken to minimize the wire length of the output lead. The ground of R2 can be returned near the ground of the load to provide remote ground sensing and improve load regulation.

Protection Diodes

When external capacitors are used with any IC regulator it is sometimes necessary to add protection diodes to prevent the capacitors from discharging through low current points into the regulator. Most 10 μ F capacitors have low enough internal series resistance to deliver 20A spikes when shorted. Although the surge is short, there is enough energy to damage parts of the IC.


When an output capacitor is connected to a regulator and the input is shorted, the output capacitor will discharge into the output of the regulator. The discharge current depends on the value of the capacitor, the output voltage of the regulator, and the rate of decrease of V_{IN} . In the LM117, this discharge path is through a large junction that is able to sustain 15A surge with no problem. This is not true of other types of positive regulators. For output capacitors of 25 μ F or less, there is no need to use diodes.

The bypass capacitor on the adjustment terminal can discharge through a low current junction. Discharge occurs when either the input or output is shorted. Internal to the LM117 is a 50 Ω resistor which limits the peak discharge current. No protection is needed for output voltages of 25V or

LM117/317

Application Hints (Continued)

less and 10 μ F capacitance. Figure 3 shows an LM117 with protection diodes included for use with outputs greater than 25V and high values of output capacitance.



$$V_{OUT} = 1.25V \left(1 + \frac{R2}{R1} \right) + V_{BE}/R2$$

D1 protects against C1

D2 protects against C2

FIGURE 3. Regulator with Protection Diodes

When a value for $\theta_{J(A)}$ is found using the equation shown, a heatsink must be selected that has a value that is less than or equal to this number.

$\theta_{J(A)}$ is specified numerically by the heatsink manufacturer in the catalog, or shown in a curve that plots temperature rise vs power dissipation for the heatsink.

HEATSINKING TO-263, SOT-223 AND TO-252 PACKAGE PARTS

The TO-263 ("B"), SOT-223 ("MP") and TO-252 ("DT") packages use a copper plane on the PCB and the PCB itself as a heatsink. To optimize the heat sinking ability of the plane and PCB, solder the tab of the package to the plane.

Figure 4 shows for the TO-263 the measured values of $\theta_{J(A)}$ for different copper area sizes using a typical PCB with 1 ounce copper and no solder mask over the copper area used for heatsinking.




FIGURE 4. $\theta_{J(A)}$ vs Copper (1 ounce) Area for the TO-263 Package

As shown in the figure, increasing the copper area beyond 1 square inch produces very little improvement. It should also be observed that the minimum value of $\theta_{J(A)}$ for the TO-263 package mounted to a PCB is 32 °C/W.

As a design aid, Figure 5 shows the maximum allowable power dissipation compared to ambient temperature for the TO-263 device (assuming $\theta_{J(A)}$ is 35 °C/W and the maximum junction temperature is 125 °C).




FIGURE 5. Maximum Power Dissipation vs $T_{AMBIENT}$ for the TO-263 Package

Figure 6 and Figure 7 show the information for the SOT-223 package. Figure 7 assumes a $\theta_{J(A)}$ of 74 °C/W for 1 ounce copper and 51 °C/W for 2 ounce copper and a maximum junction temperature of 125 °C.




FIGURE 6. $\theta_{J(A)}$ vs Copper (2 ounce) Area for the SOT-223 Package




FIGURE 7. Maximum Power Dissipation vs $T_{AMBIENT}$ for the SOT-223 Package



National Semiconductor

May 1999

LM137/LM337

3-Terminal Adjustable Negative Regulators

General Description

The LM137/LM337 are adjustable 3-terminal negative voltage regulators capable of supplying in excess of $-1.5A$ over an output voltage range of $-1.2V$ to $-37V$. These regulators are exceptionally easy to apply, requiring only 2 external resistors to set the output voltage and 1 output capacitor for frequency compensation. The circuit design has been optimized for excellent regulation and low thermal transients. Further, the LM137 series features internal current limiting, thermal shutdown and safe-area compensation, making them virtually blowout-proof against overloads.

The LM137/LM337 serve a wide variety of applications including local on-card regulation, programmable-output voltage regulation or precision current regulation. The LM137/LM337 are ideal complements to the LM117/LM317 adjustable positive regulators.

Features

- Output voltage adjustable from $-1.2V$ to $-37V$
- $1.5A$ output current guaranteed, $-55^{\circ}C$ to $+150^{\circ}C$
- Line regulation typically $0.01\% / V$
- Load regulation typically 0.3%
- Excellent thermal regulation, $0.002\% / W$


- 77 dB ripple rejection
- Excellent rejection of thermal transients
- $50 \text{ ppm} / ^{\circ}\text{C}$ temperature coefficient
- Temperature-independent current limit
- Internal thermal overload protection
- P^+ Product Enhancement tested
- Standard 3-lead transistor package
- Output is short circuit protected

LM137 Series Packages and Power Capability

Device	Package	Rated Power Dissipation	Design Load Current
LM137/337	TO-3 (K)	20W	1.5A
	TO-39 (H)	2W	0.5A
LM337	TO-220 (T)	15W	1.5A
LM337	SOT-223 (MP)	2W	1A

Typical Applications

Adjustable Negative Voltage Regulator



Full output current not available at high input-output voltages


$$-V_{OUT} = -1.25V \left(1 + \frac{R_2}{120} \right) + (-I_{ADJ} \times R_2)$$

¹C1 = 1 μF solid tantalum or 10 μF aluminum electrolytic required for stability

²C2 = 1 μF solid tantalum is required only if regulator is more than 4" from power-supply filter capacitor

Output capacitors in the range of 1 μF to 1000 μF of aluminum or tantalum electrolytic are commonly used to provide improved output impedance and rejection of transients

Comparison between SOT-223 and D-Pak (TO-252) Packages



Scale 1:1

LM137/337

Absolute Maximum Ratings (Notes 1, 4)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Dissipation	Internally Limited	LM337	0°C to +125°C
Input-Output Voltage Differential	40V	Storage Temperature	-65°C to +150°C
Operating Junction Temperature Range LM137	-55°C to +150°C	Lead Temperature (Soldering, 10 sec.)	300°C
		Plastic Package (Soldering, 4 sec.)	260°C
		ESD Rating	2k Volts

Electrical Characteristics

(Note 1)

Parameter	Conditions	LM137			LM337			Units
		Min	Typ	Max	Min	Typ	Max	
Line Regulation	$T_j = 25^\circ\text{C}$, $3V \leq V_{IN} - V_{OUT} \leq 40V$ (Note 2) $I_L = 10 \text{ mA}$		0.01	0.02		0.01	0.04	%/V
Load Regulation	$T_j = 25^\circ\text{C}$, $10 \text{ mA} \leq I_{OUT} \leq I_{MAX}$		0.3	0.5		0.3	1.0	%
Thermal Regulation	$T_j = 25^\circ\text{C}$, 10 ms Pulse		0.002	0.02		0.003	0.04	%/W
Adjustment Pin Current			65	100		65	100	μA
Adjustment Pin Current Charge	$10 \text{ mA} \leq I_L \leq I_{MAX}$ $3.0V \leq V_{IN} - V_{OUT} \leq 40V$, $T_A = 25^\circ\text{C}$		2	5		2	5	μA
Reference Voltage	$T_j = 25^\circ\text{C}$ (Note 3) $3V \leq V_{IN} - V_{OUT} \leq 40V$, (Note 3) $10 \text{ mA} \leq I_{OUT} \leq I_{MAX}$, $P \leq P_{MAX}$	-1.225 -1.200	-1.250 -1.250	-1.275 -1.300	-1.213 -1.200	-1.250 -1.250	-1.287 -1.300	V V
Line Regulation	$3V \leq V_{IN} - V_{OUT} \leq 40V$, (Note 2)		0.02	0.05		0.02	0.07	%/V
Load Regulation	$10 \text{ mA} \leq I_{OUT} \leq I_{MAX}$, (Note 2)		0.3	1		0.3	1.5	%
Temperature Stability	$T_{MIN} \leq T_j \leq T_{MAX}$		0.6			0.6		%
Minimum Load Current	$ V_{IN} - V_{OUT} \leq 40V$ $ V_{IN} - V_{OUT} \leq 10V$		2.5 1.2	5 3		2.5 1.5	10 6	mA
Current Limit	$ V_{IN} - V_{OUT} \leq 15V$ K, MP and T Package H Package $ V_{IN} - V_{OUT} = 40V$, $T_j = 25^\circ\text{C}$ K, MP and T Package H Package	1.5 0.5 0.24 0.15	2.2 0.8 0.4 0.17	3.5 1.8 0.15 0.10	1.5 0.5 0.4 0.17	2.2 0.8 0.4 0.17	3.7 1.9 A A	A
RMS Output Noise, % of V_{OUT}	$T_j = 25^\circ\text{C}$, $10 \text{ Hz} \leq f \leq 10 \text{ kHz}$		0.003			0.003		%
Ripple Rejection Ratio	$V_{OUT} = -10V$, $f = 120 \text{ Hz}$ $C_{ADJ} = 10 \mu\text{F}$	66	60 77		66 77	60 77		dB dB
Long-Term Stability	$T_j = 125^\circ\text{C}$, 1000 Hours		0.3	1		0.3	1	%
Thermal Resistance, Junction to Case	H Package K Package T Package		12 2.3 3	15 2.3 4		12 2.3 4	15 3 15	°C/W °C/W °C/W
Thermal Resistance, Junction to Ambient (No Heat Sink)	H Package K Package T Package MP Package		140 35			140 35 50 170		°C/W °C/W °C/W °C/W



Note 1: Unless otherwise specified, these specifications apply $-55^\circ\text{C} \leq T_j \leq +150^\circ\text{C}$ for the LM137, $0^\circ\text{C} \leq T_j \leq +125^\circ\text{C}$ for the LM337; $|V_{IN} - V_{OUT}| = 5V$; and $I_{OUT} = 0.1A$ for the TO-39 package and $I_{OUT} = 0.5A$ for the TO-3, SOT-223 and TO-220 packages. Although power dissipation is internally limited, these specifications are applicable for power dissipations of 2W for the TO-39 and SOT-223 (see Application Hints), and 20W for the TO-3, and TO-220. I_{MAX} is 1.5A for the TO-3, SOT-223 and TO-220 packages, and 0.2A for the TO-39 package.

Note 2: Regulation is measured at constant junction temperature, using pulse testing with a low duty cycle. Changes in output voltage due to heating effects are covered under the specification for thermal regulation. Load regulation is measured on the output pin at a point $1/8$ " below the base of the TO-3 and TO-39 packages.

Note 3: Selected devices with tightened tolerance reference voltage available.


Note 4: Refer to RETS137H drawing for LM137H or RETS137K drawing for LM137K military specifications.

Application Hints (Continued)

FIGURE 3. $\theta_{(J-A)}$ vs Copper (2 ounce) Area for the SOT-223 PackageFIGURE 4. Maximum Power Dissipation vs $T_{AMBIENT}$ for the SOT-223 Package

Please see AN1028 for power enhancement techniques to be used with the SOT-223 package.


Typical Applications



Full output current not available at high input-output voltages

*The 10 μ F capacitors are optional to improve ripple rejection


Current Regulator



$$I_{OUT} = \frac{1.250V}{R_1}$$

* $0.8R_1 \leq R_1 \leq 120R_1$

Negative Regulator with Protection Diodes



*When C_L is larger than 20 μ F, D1 protects the LM137 in case the input supply is shorted

*When C_2 is larger than 10 μ F and $-V_{OUT}$ is larger than -25V, D2 protects the LM137 in case the output is shorted

LM137/337

MKP3V120, MKP3V240

Preferred Device

Sidac High Voltage

Bidirectional Triggers

Bidirectional devices designed for direct interface with the ac power line. Upon reaching the breakdown voltage in each direction, the device switches from a blocking state to a low voltage on-state. Conduction will continue like a Triac until the main terminal current drops below the holding current. The plastic axial lead package provides high pulse current capability at low cost. Glass passivation insures reliable operation. Applications are:

- High Pressure Sodium Vapor Lighting
- Strobes and Flashers
- Ignitors
- High Voltage Regulators
- Pulse Generators
- Used to Trigger Gates of SCR's and Triacs
-  Indicates UL Registered — File #E116110
- Device Marking: Logo, Device Type, e.g., MKP3V120, Date Code

MAXIMUM RATINGS ($T_J = 25^\circ\text{C}$ unless otherwise noted)


Rating	Symbol	Value	Unit
Peak Repetitive Off-State Voltage (Sine Wave, 50 to 60 Hz, $T_J = -40$ to 125°C)	V_{DRM} V_{RRM}	± 90 ± 180	Volts
MKP3V120 MKP3V240			
On-State RMS Current ($T_L = 80^\circ\text{C}$, Lead Length = 3/8", All Conduction Angles)	$I_{T(\text{RMS})}$	± 1.0	Amp
Peak Non-Repetitive Surge Current (60 Hz One Cycle Sine Wave, Peak Value, $T_J = 125^\circ\text{C}$)	I_{TSM}	± 20	Amps
Operating Junction Temperature Range	T_J	-40 to +125	$^\circ\text{C}$
Storage Temperature Range	T_{stg}	-40 to +150	$^\circ\text{C}$



ON Semiconductor

<http://onsemi.com>

**SIDACS (SI)
1 AMPERE RMS
120 and 240 VOLTS**



ORDERING INFORMATION

Device	Package	Shipping
MKP3V120	SURMETIC 50	Bulk 500/Bag
MKP3V120RL	SURMETIC 50	Tape and Reel 1.5K/Reel
MKP3V240	SURMETIC 50	Bulk 500/Bag
MKP3V240RL	SURMETIC 50	Tape and Reel 1.5K/Reel

Preferred devices are recommended choices for future use and best overall value.

MKP3V129/240

MKP3V120, MKP3V240**THERMAL CHARACTERISTICS**

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Lead (Lead Length = 3/8")	$R_{\theta JL}$	15	°C/W
Lead Solder Temperature (Lead Length \geq 1/16" from Case, 10 s Max)	T_L	260	°C

ELECTRICAL CHARACTERISTICS ($T_C = 25^\circ\text{C}$ unless otherwise noted; Electricals apply in both directions)

Characteristic	Symbol	Min	Typ	Max	Unit
----------------	--------	-----	-----	-----	------

OFF CHARACTERISTICS

Repetitive Peak Off-State Current (50 to 60 Hz Sine Wave) $V_{DRM} = 90\text{ V}$ $V_{DRM} = 180\text{ V}$	I_{DRM}	—	—	10	μA
---------------------------------------------------------------------------------------------------------------------	-----------	---	---	----	---------------

ON CHARACTERISTICS

Breakover Voltage, $I_{BO} = 200\text{ }\mu\text{A}$ MKP3V120 MKP3V240	V_{BO}	110 220	— —	130 250	Volts
Breakover Current	I_{BO}	—	—	200	μA
Peak On-State Voltage ($I_{TM} = 1\text{ A}$ Peak, Pulse Width $\leq 300\text{ }\mu\text{s}$, Duty Cycle $\leq 2\%$)	V_{TM}	—	1.1	1.5	Volts
Dynamic Holding Current (Sine Wave, 60 Hz, $R_L = 100\text{ }\Omega$)	I_H	—	—	100	mA
Switching Resistance (Sine Wave, 50 to 60 Hz)	R_S	0.1	—	—	$\text{k}\Omega$

DYNAMIC CHARACTERISTICS

Critical Rate-of-Rise of On-State Current, Critical Damped Waveform Circuit ($I_{PK} = 130\text{ Amps}$, Pulse Width = 10 μsec)	di/dt	—	120	—	$\text{A}/\mu\text{sec}$
-----------------------------------------------------------------------------------------------------------------------------------------------------	---------	---	-----	---	--------------------------

MKP3V129/240

Silicon Bidirectional Switches



Diode Thyristors

... designed for full-wave triggering in Triac phase control circuits, half-wave SCR triggering application and as voltage level detectors. Supplied in an inexpensive plastic TO-226AA package for high-volume requirements, this low-cost plastic package is readily adaptable for use in automatic insertion equipment.

- Low Switching Voltage — 8 Volts Typical
- Uniform Characteristics in Each Direction
- Low On-State Voltage — 1.7 Volts Maximum
- Low Off-State Current — 0.1 μ A Maximum
- Low Temperature Coefficient — 0.02 %/ $^{\circ}$ C Typical

MBS4991
MBS4992
MBS4993

SBS
 (PLASTIC)



CASE 29-04
 (TO-226AA)
 STYLE 12

MAXIMUM RATINGS ($T_J = 25^{\circ}$ C unless otherwise noted.)

Rating	Symbol	Value	Unit
Power Dissipation	P_D	500	mW
DC Forward Current	I_F	200	mA
DC Gate Current (Off-State Only)	$I_G(\text{off})$	5	mA
Repetitive Peak Forward Current (1% Duty Cycle, 10 μ s Pulse Width, $T_A = 100^{\circ}$ C)	$I_{FM}(\text{rep})$	2	Amps
Non-repetitive Forward Current (10 μ s Pulse Width, $T_A = 25^{\circ}$ C)	$I_{FM}(\text{nonrep})$	6	Amps
Operating Junction Temperature Range	T_J	-55 to +125	$^{\circ}$ C
Storage Temperature Range	T_{stg}	-65 to +150	$^{\circ}$ C

MBS4991/2/3

MBS4991 MBS4992 MBS4993ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted.)

Characteristic	Symbol	Min	Typ	Max	Unit
Switching Voltage MBS4991 MBS4992, MBS4993	V_S	6 7.5	8 8	10 9	Vdc
Switching Current MBS4991 MBS4992 MBS4993	I_S	— — —	175 90 175	500 120 250	μA dc
Switching Voltage Differential (See Figure 10) MBS4991 MBS4992, MBS4993	$ V_{S1}-V_{S2} $	— —	0.3 0.1	0.5 0.2	Vdc
Gate Trigger Current ($V_F = 5$ Vdc, $R_L = 1$ k ohm) MBS4992 MBS4993	I_{GF}	— —	— —	100 500	μA dc
Holding Current MBS4991 MBS4992 MBS4993	I_H	— — —	0.7 0.2 0.3	1.5 0.5 0.75	mA dc
Off-State Blocking Current ($V_F = 5$ Vdc, $T_A = 25^\circ\text{C}$) ($V_F = 5$ Vdc, $T_A = 85^\circ\text{C}$) ($V_F = 5$ Vdc, $T_A = 25^\circ\text{C}$) ($V_F = 5$ Vdc, $T_A = 100^\circ\text{C}$) MBS4991 MBS4991 MBS4992, MBS4993 MBS4992, MBS4993	I_B	— — — —	0.08 2 0.08 6	1 10 0.1 10	μA dc
Forward On-State Voltage ($I_F = 175$ mAdc) ($I_F = 200$ mAdc) MBS4991 MBS4992, MBS4993	V_F	— —	1.4 1.5	1.7 1.7	Vdc
Peak Output Voltage ($C_C = 0.1$ μF , $R_L = 20$ ohms, (Figure 7))	V_O	3.5	4.8	—	Vdc
Turn-On Time (Figure 8)	t_{on}	—	1	—	μs
Turn-Off Time (Figure 9)	t_{off}	—	30	—	μs
Temperature Coefficient of Switching Voltage (-50 to $+125^\circ\text{C}$)	T_C	—	+0.02	—	$^\circ\text{C}$
Switching Current Differential (See Figure 10)	$ I_{S1}-I_{S2} $	—	—	100	μA

MBS4991/2/3

2N5060 Series

Preferred Device

Sensitive Gate Silicon Controlled Rectifiers

Reverse Blocking Thyristors

Annular PNPN devices designed for high volume consumer applications such as relay and lamp drivers, small motor controls, gate drivers for larger thyristors, and sensing and detection circuits. Supplied in an inexpensive plastic TO-226AA (TO-92) package which is readily adaptable for use in automatic insertion equipment.

- Sensitive Gate Trigger Current — 200 μ A Maximum
- Low Reverse and Forward Blocking Current — 50 μ A Maximum, $T_C = 110^\circ\text{C}$
- Low Holding Current — 5 mA Maximum
- Passivated Surface for Reliability and Uniformity
- Device Marking: Device Type, e.g., 2N5060, Date Code

MAXIMUM RATINGS ($T_J = 25^\circ\text{C}$ unless otherwise noted)

Rating	Symbol	Value	Unit
Peak Repetitive Off-State Voltage ⁽¹⁾ ($T_J = -40$ to 110°C , Sine Wave, 50 to 60 Hz, Gate Open)	V_{DRM} , V_{RRM}	30 60 100 200	Volts
On-State Current RMS (180° Conduction Angles; $T_C = 80^\circ\text{C}$)	$I_{T(\text{RMS})}$	0.8	Amp
*Average On-State Current (180° Conduction Angles) ($T_C = 67^\circ\text{C}$) ($T_C = 102^\circ\text{C}$)	$I_{T(\text{AV})}$	0.51 0.255	Amp
*Peak Non-repetitive Surge Current, $T_A = 25^\circ\text{C}$ (1/2 cycle, Sine Wave, 60 Hz)	I_{TSM}	10	Amps
Circuit Fusing Considerations ($t = 8.3$ ms)	I^2t	0.4	$A^2\text{s}$
*Forward Peak Gate Power (Pulse Width ≤ 1.0 μsec ; $T_A = 25^\circ\text{C}$)	P_{GM}	0.1	Watt
*Forward Average Gate Power ($T_A = 25^\circ\text{C}$, $t = 8.3$ ms)	$P_{G(\text{AV})}$	0.01	Watt
*Forward Peak Gate Current (Pulse Width ≤ 1.0 μsec ; $T_A = 25^\circ\text{C}$)	I_{GM}	1.0	Amp
*Reverse Peak Gate Voltage (Pulse Width ≤ 1.0 μsec ; $T_A = 25^\circ\text{C}$)	V_{RGM}	5.0	Volts
*Operating Junction Temperature Range	T_J	-40 to +110	$^\circ\text{C}$
*Storage Temperature Range	T_{stg}	-40 to +150	$^\circ\text{C}$

*Indicates JEDEC Registered Data.

(1) V_{DRM} and V_{RRM} for all types can be applied on a continuous basis. Ratings apply for zero or negative gate voltage; however, positive gate voltage shall not be applied concurrent with negative potential on the anode. Blocking voltages shall not be tested with a constant current source such that the voltage ratings of the devices are exceeded.

2N5060



ON Semiconductor

<http://onsemi.com>

SCRs
0.8 AMPERES RMS
30 thru 200 VOLTS



TO-92 (TO-226AA)
CASE 029
STYLE 10

PIN ASSIGNMENT	
1	Cathode
2	Gate
3	Anode

ORDERING INFORMATION

See detailed ordering and shipping information in the package dimensions section on page 7 of this data sheet.

Preferred devices are recommended choices for future use and best overall value.

2N5060 Series

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
*Thermal Resistance, Junction to Case ⁽¹⁾	$R_{\theta JC}$	75	$^{\circ}\text{C}/\text{W}$
Thermal Resistance, Junction to Ambient	$R_{\theta JA}$	200	$^{\circ}\text{C}/\text{W}$
Lead Solder Temperature (Lead Length $\geq 1/16$ " from case, 10 s Max)	—	+230	$^{\circ}\text{C}$

ELECTRICAL CHARACTERISTICS ($T_C = 25^{\circ}\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
----------------	--------	-----	-----	-----	------

OFF CHARACTERISTICS

*Peak Repetitive Forward or Reverse Blocking Current ⁽²⁾ (V_{AK} = Rated V_{DRM} or V_{RRM})	I_{DRM}, I_{RRM}	—	—	10	μA
$T_C = 25^{\circ}\text{C}$	—	—	50	50	μA
$T_C = 110^{\circ}\text{C}$	—	—	—	—	—

ON CHARACTERISTICS

*Peak Forward On-State Voltage ⁽³⁾ ($I_{TM} = 1.2$ A peak @ $T_A = 25^{\circ}\text{C}$)	V_{TM}	—	—	1.7	Volts
Gate Trigger Current (Continuous dc) ⁽⁴⁾ ($V_{AK} = 7$ Vdc, $R_L = 100$ Ohms)	I_{GT}	—	—	200	μA
$T_C = 25^{\circ}\text{C}$	—	—	350	—	—
$T_C = -40^{\circ}\text{C}$	—	—	—	—	—
Gate Trigger Voltage (Continuous dc) ⁽⁴⁾ ($V_{AK} = 7$ Vdc, $R_L = 100$ Ohms)	V_{GT}	—	—	0.8	Volts
$T_C = 25^{\circ}\text{C}$	—	—	1.2	—	—
$T_C = -40^{\circ}\text{C}$	—	—	—	—	—
*Gate Non-Trigger Voltage (V_{AK} = Rated V_{DRM} , $R_L = 100$ Ohms)	V_{GD}	0.1	—	—	Volts
$T_C = 110^{\circ}\text{C}$	—	—	—	—	—
Holding Current ⁽⁴⁾ ($V_{AK} = 7$ Vdc, initiating current = 20 mA)	I_H	—	—	5.0	mA
$T_C = 25^{\circ}\text{C}$	—	—	10	—	—
$T_C = -40^{\circ}\text{C}$	—	—	—	—	—
Turn-On Time Delay Time Rise Time ($I_{GT} = 1$ mA, V_D = Rated V_{DRM} , Forward Current = 1 A, $di/dt = 6$ A/ μs)	t_d t_r	— —	3.0 0.2	— —	μs
Turn-Off Time (Forward Current = 1 A pulse, Pulse Width = 50 μs , 0.1% Duty Cycle, $di/dt = 6$ A/ μs , $dv/dt = 20$ V/ μs , $I_{GT} = 1$ mA)	t_q	— —	10 30	— —	μs
2N5060, 2N5061 2N5062, 2N5064					

DYNAMIC CHARACTERISTICS

Critical Rate of Rise of Off-State Voltage (Rated V_{DRM} , Exponential)	dv/dt	—	30	—	$\text{V}/\mu\text{s}$
-------------------------------------------------------------------------------	---------	---	----	---	------------------------

*Indicates JEDEC Registered Data.

(1) This measurement is made with the case mounted "flat side down" on a heat sink and held in position by means of a metal clamp over the curved surface.

(2) $R_{GK} = 1000 \Omega$ is included in measurement.(3) Forward current applied for 1 ms maximum duration, duty cycle $\leq 1\%$.(4) R_{GK} current is not included in measurement.

2N5060

2N6027, 2N6028

Preferred Device

**Programmable
Unijunction Transistor****Programmable Unijunction
Transistor Triggers**

Designed to enable the engineer to "program" unijunction characteristics such as R_{BB} , η , I_V , and I_p by merely selecting two resistor values. Application includes thyristor-trigger, oscillator, pulse and timing circuits. These devices may also be used in special thyristor applications due to the availability of an anode gate. Supplied in an inexpensive TO-92 plastic package for high-volume requirements, this package is readily adaptable for use in automatic insertion equipment.

- Programmable — R_{BB} , η , I_V and I_p
- Low On-State Voltage — 1.5 Volts Maximum @ $I_F = 50$ mA
- Low Gate to Anode Leakage Current — 10 nA Maximum
- High Peak Output Voltage — 11 Volts Typical
- Low Offset Voltage — 0.35 Volt Typical ($R_G = 10$ k ohms)
- Device Marking: Logo, Device Type, e.g., 2N6027, Date Code

MAXIMUM RATINGS ($T_J = 25^\circ\text{C}$ unless otherwise noted)

Rating	Symbol	Value	Unit
*Power Dissipation Derate Above 25°C	P_F $1/\theta_{JA}$	300 4.0	mW mW/ $^\circ\text{C}$
*DC Forward Anode Current Derate Above 25°C	I_T	150 2.67	mA mA/ $^\circ\text{C}$
*DC Gate Current	I_G	± 50	mA
Repetitive Peak Forward Current 100 μs Pulse Width, 1% Duty Cycle *20 μs Pulse Width, 1% Duty Cycle	I_{TRM}	1.0 2.0	Amps
Non-Repetitive Peak Forward Current 10 μs Pulse Width	I_{TSM}	5.0	Amps
*Gate to Cathode Forward Voltage	V_{GKF}	40	Volts
*Gate to Cathode Reverse Voltage	V_{GKR}	-5.0	Volts
*Gate to Anode Reverse Voltage	V_{GAR}	40	Volts
*Anode to Cathode Voltage(1)	V_{AK}	± 40	Volts
Operating Junction Temperature Range	T_J	-50 to +100	$^\circ\text{C}$
*Storage Temperature Range	T_{stg}	-55 to +150	$^\circ\text{C}$

*Indicates JEDEC Registered Data

(1) Anode positive, $R_{GA} = 1000$ ohms
Anode negative, $R_{GA} = \text{open}$ **ON Semiconductor**<http://onsemi.com>

PUTs
40 VOLTS
300 mW



TO-92 (TO-226AA)
CASE 029
STYLE 16

PIN ASSIGNMENT	
1	Anode
2	Gate
3	Cathode

ORDERING INFORMATION

See detailed ordering and shipping information in the package dimensions section on page 7 of this data sheet.

Preferred devices are recommended choices for future use and best overall value.

2N6027/28


THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Case	$R_{\theta JC}$	75	°C/W
Thermal Resistance, Junction to Ambient	$R_{\theta JA}$	200	°C/W
Maximum Lead Temperature for Soldering Purposes ($< 1/16''$ from case, 10 secs max)	T_L	260	°C


ELECTRICAL CHARACTERISTICS ($T_C = 25^\circ C$ unless otherwise noted.)

Characteristic	Fig. No.	Symbol	Min	Typ	Max	Unit
*Peak Current ($V_S = 10$ Vdc, $R_G = 1$ MΩ)	2,9,11	I_P	—	1.25	2.0	μA
2N6027			—	0.08	0.15	
2N6028			—	4.0	5.0	
($V_S = 10$ Vdc, $R_G = 10$ k ohms)	2N6027		—	0.70	1.0	
2N6028			—	—	—	
*Offset Voltage ($V_S = 10$ Vdc, $R_G = 1$ MΩ)	1	V_T	0.2	0.70	1.6	Volts
2N6027			0.2	0.50	0.6	
2N6028			0.2	0.35	0.6	
($V_S = 10$ Vdc, $R_G = 10$ k ohms)	(Both Types)		—	—	—	
*Valley Current ($V_S = 10$ Vdc, $R_G = 1$ MΩ)	1,4,5	I_V	—	18	50	μA
2N6027			—	18	25	
2N6028			70	150	—	
($V_S = 10$ Vdc, $R_G = 10$ k ohms)	2N6027		25	150	—	
2N6028			1.5	—	—	
($V_S = 10$ Vdc, $R_G = 200$ ohms)	2N6027		1.0	—	—	
2N6028			—	—	—	
*Gate to Anode Leakage Current ($V_S = 40$ Vdc, $T_A = 25^\circ C$, Cathode Open)	—	I_{GAO}	—	1.0	10	nAdc
($V_S = 40$ Vdc, $T_A = 75^\circ C$, Cathode Open)			—	3.0	—	
Gate to Cathode Leakage Current ($V_S = 40$ Vdc, Anode to Cathode Shorted)	—	I_{GKS}	—	5.0	50	nAdc
*Forward Voltage ($I_F = 50$ mA Peak)(1)	1,6	V_F	—	0.8	1.5	Volts
*Peak Output Voltage ($V_G = 20$ Vdc, $C_C = 0.2$ μF)	3,7	V_O	6.0	11	—	Volt
Pulse Voltage Rise Time ($V_B = 20$ Vdc, $C_C = 0.2$ μF)	3	t_r	—	40	80	ns


*Indicates JEDEC Registered Data

(1) Pulse Test: Pulse Width ≤ 300 μsec, Duty Cycle $\leq 2\%$.

1A - Programmable Unijunction with "Program" Resistors R1 and R2



1B - Equivalent Test Circuit for Figure 1A used for electrical characteristics testing (also see Figure 2)



IC - Electrical Characteristics

2N6027/28



2N2646


SILICON PN UNIJUNCTION TRANSISTOR

DESCRIPTION:

The **2N2646** is a Unijunction Transistor Used in General Purpose Pulse, Timing, Sense and Trigger Applications.

MAXIMUM RATINGS

I_C	2.0 A (PULSED)
V_{CE}	30 V
P_{DISS}	300 mW @ $T_C = 25^\circ\text{C}$
T_J	-65°C to $+125^\circ\text{C}$
T_{STG}	-65°C to $+150^\circ\text{C}$
θ_{JC}	33 $^\circ\text{C}/\text{W}$



CHARACTERISTICS $T_C = 25^\circ\text{C}$

SYMBOL	TEST CONDITIONS	MINIMUM	TYPICAL	MAXIMUM	UNITS
η	$V_{B2B1} = 10 \text{ V}$	0.56		0.75	--
r_{BB}	$V_{B2B1} = 3.0 \text{ V}$	4.7		9.1	$\text{k}\Omega$
α_{rBB}	$V_{B2B1} = 3.0 \text{ V}$ $T_A = -55 \text{ to } 125^\circ\text{C}$	0.1		0.9	%/ $^\circ\text{C}$
$V_{EB1(SAT)}$	$V_{B2B1} = 10 \text{ V}$ $I_E = 50 \text{ mA}$		3.0		V
$I_{B2(MOD)}$	$V_{B2B1} = 10 \text{ V}$ $I_E = 50 \text{ mA}$		20		mA
I_{B2EO}	$V_{B2E} = 30 \text{ V}$ $I_{B1} = 0$			12	μA
I_p	$V_{B2B1} = 25 \text{ V}$			5.0	μA
I_v	$V_{B2B1} = 20 \text{ V}$ $R_{B2} = 100 \Omega$	4.0			mA
V_{OB1}	$V_{B2B1} = 20 \text{ V}$ $R_{B1} = 20 \Omega$	3.0	5.0		V

ADVANCED SEMICONDUCTOR, INC.

REV. A

7525 ETHEL AVENUE • NORTH HOLLYWOOD, CA 91605 • (818) 982-1202 • TELEX: 18-2651 • FAX (818) 765-3004

1/1

2N2646

MAC218A6FP, MAC218A10FP

Preferred Device

Triacs

Silicon Bidirectional Thyristors

Designed primarily for full-wave ac control applications, such as light dimmers, motor controls, heating controls and power supplies.

- Blocking Voltage to 800 Volts
- Glass Passivated Junctions for Greater Parameter Uniformity and Stability
- Isolated TO-220 Type Package for Ease of Mounting
- Gate Triggering Guaranteed in Four Modes
-  Indicates UL Registered — File #E69369
- Device Marking: Logo, Device Type, e.g., MAC218A6FP, Date Code

MAXIMUM RATINGS ($T_J = 25^\circ\text{C}$ unless otherwise noted)

Rating	Symbol	Value	Unit
Peak Repetitive Off-State Voltage ⁽¹⁾ ($T_J = -40$ to $+125^\circ\text{C}$, Sine Wave 50 to 60 Hz, Gate Open)	V_{DRM} , V_{RRM}	400 800	Volts
MAC218A6FP MAC218A10FP			
On-State RMS Current ($T_C = +80^\circ\text{C}$) ⁽²⁾ Full Cycle Sine Wave 50 to 60 Hz	$I_{T(\text{RMS})}$	8.0	Amps
Peak Non-Repetitive Surge Current (One Full Cycle, 60 Hz, $T_C = +80^\circ\text{C}$) Preceded and followed by rated current	I_{TSM}	100	Amps
Circuit Fusing Considerations ($t = 8.3$ ms)	I^2t	40	A^2s
Peak Gate Power ($T_C = +80^\circ\text{C}$, Pulse Width = 10 μs)	P_{GM}	16	Watts
Average Gate Power ($T_C = +80^\circ\text{C}$, $t = 8.3$ ms)	$P_{G(AV)}$	0.35	Watt
Peak Gate Current ($T_C = +80^\circ\text{C}$, Pulse Width = 10 μs)	I_{GM}	4.0	Amps
RMS Isolation Voltage ($T_A = 25^\circ\text{C}$, Relative Humidity $\leq 20\%$) 	$V_{(\text{ISO})}$	1500	Volts
Operating Junction Temperature	T_J	-40 to +125	$^\circ\text{C}$
Storage Temperature Range	T_{stg}	-40 to +150	$^\circ\text{C}$

(1) V_{DRM} and V_{RRM} for all types can be applied on a continuous basis. Blocking voltages shall not be tested with a constant current source such that the voltage ratings of the devices are exceeded.


(2) The case temperature reference point for all T_C measurements is a point on the center lead of the package as close as possible to the plastic body.



ON Semiconductor

<http://onsemi.com>

ISOLATED TRIAC (93)
8 AMPERES RMS
400 thru 800 VOLTS



ISOLATED TO-220 Full Pack
CASE 221C
STYLE 3

PIN ASSIGNMENT	
1	Main Terminal 1
2	Main Terminal 2
3	Gate

ORDERING INFORMATION

Device	Package	Shipping
MAC218A6FP	ISOLATED TO220FP	500/Box
MAC218A10FP	ISOLATED TO220FP	500/Box

Preferred devices are recommended choices for future use and best overall value.

MAC218A

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Case	$R_{\theta JC}$	2.2	$^{\circ}\text{C}/\text{W}$
Thermal Resistance, Case to Sink	$R_{\theta CS}$	2.2 (typ)	$^{\circ}\text{C}/\text{W}$
Thermal Resistance, Junction to Ambient	$R_{\theta JA}$	60	$^{\circ}\text{C}/\text{W}$
Maximum Lead Temperature for Soldering Purposes 1/8" from Case for 10 Seconds	T_L	260	$^{\circ}\text{C}$

ELECTRICAL CHARACTERISTICS ($T_C = 25^{\circ}\text{C}$ unless otherwise noted; Electricals apply in both directions)

Characteristic	Symbol	Min	Typ	Max	Unit
----------------	--------	-----	-----	-----	------

OFF CHARACTERISTICS

Peak Repetitive Blocking Current ($V_D = \text{Rated } V_{\text{DRM}}, V_{\text{RRM}}$; Gate Open)	$I_{\text{DRM}}, I_{\text{RRM}}$	—	—	10 2.0	μA mA
---------------------------------------------------------------------------------------------------------	----------------------------------	---	---	-----------	---------------------

ON CHARACTERISTICS

Peak On-State Voltage ⁽¹⁾ ($I_{\text{TM}} = \pm 11.3 \text{ A Peak}$)	V_{TM}	—	1.7	2.0	Volts
Gate Trigger Current (Continuous dc) ($V_D = 12 \text{ Vdc}, R_L = 100 \Omega$) MT2(+), G(+) MT2(+), G(-) MT2(-), G(-) MT2(-), G(+)	I_{GT}	— — — —	— — — —	50 50 50 75	mA
Gate Trigger Voltage (Continuous dc) (Main Terminal Voltage = 12 Vdc, $R_L = 100 \Omega$) MT2(+), G(+) MT2(+), G(-) MT2(-), G(-) MT2(-), G(+)	V_{GT}	— — — —	0.9 0.9 1.1 1.4	2.0 2.0 2.0 2.5	Volts
Gate Non-Trigger Voltage (Continuous dc) (Main Terminal Voltage = 12 V, $R_L = 100 \Omega, T_J = +125^{\circ}\text{C}$) All Four Quadrants	V_{GD}	0.2	—	—	Volts
Holding Current ($V_D = 12 \text{ Vdc}$, Gate Open, Initiating Current = $\pm 200 \text{ mA}$)	I_{H}	—	—	50	mA

DYNAMIC CHARACTERISTICS

Critical Rate of Rise of Commutating Off-State Voltage ($V_D = \text{Rated } V_{\text{DRM}}, I_{\text{TM}} = 11.3 \text{ A, Commutating } di/dt = 4.1 \text{ A/ms, Gate Unenergized, } T_C = 80^{\circ}\text{C}$)	$dv/dt(c)$	—	5.0	—	$\text{V}/\mu\text{s}$
Critical Rate of Rise of Off-State Voltage ($V_D = \text{Rated } V_{\text{DRM}}$, Exponential Voltage Rise, Gate Open, $T_J = 125^{\circ}\text{C}$)	dv/dt	—	100	—	$\text{V}/\mu\text{s}$

(1) Pulse Test: Pulse Width $\leq 2.0 \text{ ms}$, Duty Cycle $\leq 2\%$.