

# به نام خدا



دانشگاه تهران دانشکده مهندسی برق و کامپیوتر آزمایشگاه معماری کامپیوتر استاد رستگار

سیده دیبا روانشید شیرازی، ثمر نیک فرجاد	نام و نام خانوادگی
810199508 ، 810199431	شماره دانشجویی
2 تيرماه 1403	تاریخ ارسال گزارش


# فهرست گزارش سوالات

مقدمه	4
توضيحات كلى پردازنده	4
مشخصات پردازنده	4
جلسه اول : ایجاد ماژول ها	5
ارور ها	7
بخش اول :IF Stage	8
کد ها	8
ارور ها	9
بخش دوم :ID Stage	10
کد ها	
بخش سوم :EXE Stage	15
کد ها	15
ارور ها	17
بخش چهارم :MEM Stage	19
کد ها :	20
بخش پنجم: WB Stage	21
تست کردن پردازنده	22
بخش ششم Hazard Detection :	23
بخش هفتم Forwarding Unit :	25
تست کردن پردازنده با فوروادینگ	29
بخش هشتم SRAM :	31

کدهاارور های کلی

#### مقدمه

## توضيحات كلى پردازنده



در این آزمایشگاه ما باید یک پردازنده ARM ساده که دارای 13 دستور العمل اصلی است، پیاده سازی کنیم. ARMنوعی از معماری پردازنده های کامپیوتری است. طبق شکل بالا دارای چندین بخش است که در هر جلسه یک بخش از این پردازنده را پیاده سازی کردیم.

## مشخصات پردازنده

نام پردازنده ی ما : ARM968E-S میباشد که دارای مشخصات زیر میباشد:

- 1. پهنای خط داده : 32 بیت
- 2. تعداد مراحل خط لوله: 5
- 3. تعداد دستورات: 13 دستور
- 4. ميزان تاخير انشعاب : 2 مرحله
  - 5. 16 ثبات همه منظوره
- 6. آدرس دهی بر حسب بایت و فضای آدرس دستورات و داده تفکیک شده می باشد.
  - 7. تمامی پرش ها از نوع مجلی تعریف شده است.

8. قابلیت تشخیص هازارد داده ای و واحد ارسال به جلو نداریم ولی به صورت دستی به آن اضافه میکنیم.

در تمامی بخش ها پیاده سازی در زبان وریلاگ میباشد و در نهایت پس از شبیه سازی در نرم افزار ModelSim با استفاده از نرم افزار Quartus سنتز کردیم و روی FPGA بردیم. با سیگنال تب هم نتایج خود را چک کردیم.

## جلسه اول: ایجاد ماژول ها

در ابتدا باید 5 مرحله خط لوله پردازنده را به همراه مرحله واکشی به صورت کامل پیاده سازی کنیم. هر بخش شامل یک ماژول برای عملیات ها و یک ماژول رجیستر بعد از آن میباشد.

ورودی ها و خروجی ها فعلا در حد کلاک و ریست و PC\_in و PC\_out هستند.

```
input clk,
input rst,
input [31:0] PC in,
output[31:0] PC,
```

رجیستر PC مانند یک شمارنده عمل می کند، که از صفر شروع به شمارش می کند، تا به بیشینه مقدار خود برسد. اگر کلید Reset زده شود، مقدار PC صفر میشود. همچنین در صورت 1 بودن freeze مقدار ورودی در رجیستر بارگذاری نمی شود.


در هر ماژول صرفا باید مینوشتیم assign PC=PC\_in و در ماژول رجیستر باید با دیدن هر کلاک ورودی را به خروجی بدهیم.

در نهایت ماژول IF به صورت زیر در می آید که از آن به عنوان تاپ لول نمونه گیری میکنیم.

```
F:/term 8/Lab/final_project_with forwarding/IF_Processor.v - Default ===
Ln#
       module IF Processor(
  2
         input clk, rst,
         output[31:0] WB_PC_out
  3
  4
  5
  6
       wire freeze, Branch_taken, flush;
       wire[31:0] BranchAddr, PC, Instruction, IF_PC_out, IF_Instruction_out;
       wire[31:0] ID PC, ID PC out, EXE PC, EXE PC out, MEM PC, MEM PC out, WB PC;
 10
       assign {freeze, Branch taken, BranchAddr, flush} = 35'd0;
 11
       IF_Stage IF_Stage_Inst(
    clk, rst, freeze, Branch_taken,
 12
 13
         BranchAddr,
 14
 15
         PC, Instruction
 16
 17
 18
       IF_Stage_Reg_IF_Stage_Reg_Inst(
 19
         clk, rst, freeze, flush,
 20
          PC, Instruction,
         IF_PC_out, IF_Instruction_out
 22
 23
 24
       ID_Stage ID_Stage_Inst (
         clk,
 25
 26
         rst,
         IF PC out,
 27
 28
         ID_PC
 29
 30
 31
       ID Stage Reg ID Stage Reg Inst(
         clk, rst,
         ID PC,
 33
         ID_PC_out
 34
       );
 35
 36
 37
       EXE_Stage EXE_Stage_Inst (
 38
         clk,
 39
          rst,
 40
          ID PC out,
 41
         EXE_PC
 42
 43
 44
       EXE_Stage_Reg EXE_Stage_Reg_Inst(
 45
         clk, rst,
 46
          EXE_PC,
 47
         EXE_PC_out
 48
       MEM_Stage MEM_Stage_Inst (
 49
 50
         clk,
 51
          rst,
          EXE_PC_out,
 52
         MEM_PC
 53
 54
       MEM_Stage_Reg MEM_Stage_Reg_INst(
 55
         clk, rst,
MEM PC,
 56
 57
 58
         MEM_PC_out
 59
        WB_Stage_WB_Stage_Inst (
 60
 61
        clk.
 62
          rst,
          MEM PC out,
 63
          WB_PC
 64
 66
        WB_Stage_Reg_WB_Stage_Reg_Inst(
         clk, rst,
 68
          WB PC,
          WB_PC_out
 70
 71
        endmodule
```

Sw[0] کلاک را به مقدار 50 هرتز و یک سوییچ را به عنوان ریست انتخاب کردیم.

### حرکت موج گونه ی PC را در سیگنال تب مشاهده میکنیم:




## ارور ها

در این بخش در هنگام کار کردن با سیگنال تب به مشکلاتی خوردیم. دلیل آن این بود که اولین بار در اجرای مراحل سیگنال تب اشتباه کردیم و وقتی مجدد یک سیگنال تب جدید ایجاد کردیم به دلیل تشابه های اسمی با سیگنال تب قبلی مشکلاتی بوجود آمد. مجبور شدیم یک پروژه جدید در کوارتس ایجاد کنیم و همه مراحل را از اول انجام دهیم.

## IF Stage: بخش اول

در این بخش هدف اصلی ما واکشی دستور العمل ها میباشد.



با توجه به شکل بالا ما نیاز به یک ثبات برای نگه داری شماره ی برنامه یا همان PC داریم تا بتوانیم دستورات را دانه به دانه اجرا کنیم.

همچنین به یک Instruction Memory برای نگه داری دستور العمل ها نیاز داریم.

#### کد ها

نیاز به یک اددر داشتیم که به صورت جمع ورودی(PC) با عدد 4 آن را میسازیم.

خروجی این ماژول به عنوان PC هم از کل استیج خارج میشود و هم مجدد به مالتیپلکسر وارد میشود. PC+4 مالتیپلکسر با توجه به مقدار Branch taken آدرس PC+4 یا آدرس پرش را خروجی میدهد.

PC خودش یک رجیستر است که میتوانیم مقدار آن را فریز و یا ریست کنیم. خروجی مالتیپلکسر به آن وارد میشود.

در نهایت آدرس PC وارد مموری میشود و در مموری با توجه به PC یک سری دستور العمل تعبیه شده است که توسط خود شما به ما داده شده است. دستور العمل مد نظر خوانده شده و به صورت خروجی کل استیج به بیرون داده میشود.

در نهایت ترکیب همه ی این ماژول ها استیج IF را میسازد:

```
F:/term 8/Lab/final_project_with forwarding/IF_Stage.v - Default *
Ln#
        module IF_Stage (
  input clk, rst, freeze, Branch_taken,
          input[31:0] BranchAddr,
          output[31:0] PC, Instruction
        wire[31:0] IF_MUX_out;
wire[31:0] IF_PCReg_out;
        IF_MUX IF_MUX_inst(
 10
 12
          BranchAddr, PC,
          IF_MUX_out
 13
 14
        IF_PCReg IF_PCReg_inst(
          clk, rst, freeze, IF_MUX_out,
 17
 18
          IF_PCReg_out
 20
 21
        IF InstMem IF InstMem inst(
 23
         IF_PCReg_out,
 24
25
          Instruction
 26
        IF_Adder IF_Adder_inst(
 28
          IF_PCReg_out,
 29
        endmodule
```

(ماژول ها به صورت جدا تست نشدند.)


## ارور ها

مشکلی در این بخش نداشتیم. فقط اینکه در ابتدا Instruction Memory ساده تر بود برای اینکه بتوانیم کارکرد ماژول ها را تست کنیم.

باید در نهایت آن را با دستورات کامل پر میکردیم که تا مدت خوبی فراموش کردیم این کار را انجام دهیم.

## ID Stage: بخش دوم

در این بخش هدف ما کدگشایی دستورالعمل ها بود.



با توجه به شکل بالا این بخش از رجیستر فایل تشکیل شده است که ماژول ثبات عمومی است. ورودی های آن آدرس هایی است که مقادیر داخل آن را نیاز داریم یا میخواهیم تغییر دهیم. یک ماژول کنترل یونیت داریم که تمام سیگنال های کنترلی کل پردازنده را تولید میکند. ماژول کاندیشن چک ها برای بررسی یک سری شرط است که در خود دستور ها وجود دارد.

#### کد ها

ابتدا یک مالتیپلکسر پشت ثبات عمومی داریم که با توجه به اینکه میخواهیم مقداری را بنویسیم یا نه ورودی را تغییر میدهد.

### ثبات عمومي:

این ماژول دارای 16 ثبات 32 بیتی میباشد.

این ثبات هم قابلیت خواندن همزمان از 2 ثبات را به صورت ناهمگام دارد و هم نوشتن به صورت همگام در آن انجام میشود.

پس چندین آدرس از روی دستورالعمل به این ماژول وارد میشود و مقادیر مورد نظر هر آدرس را به ما میدهد.

یا اگر مقداری محاسبه شده که باید در آدرسی نوشته شود، آن مقدار و آدرس مورد نظر به صورت ورودی وارد میشوند و مقدار در آدرس مورد نظر نوشته میشود.

کد این بخش در ادامه آمده است:

```
F:/term 8/Lab/final_project_with forwarding/RegisterFile.v - Default ==
       module RegisterFile (
         input clk, rst,
input[3:0] srcl, src2, Dest_wb,
          input[31:0] Result_WB,
          input writeBackEn,
          output[31:0] reg1, reg2
       reg [31:0] regfile[0:14];
        assign regl = regfile[srcl];
 12
        assign reg2 = regfile[src2];
       always @(negedge clk, posedge rst) begin
 13
          if (rst) begin
 15
            for (j=0; j<15; j=j+1)
              begin
 17
                regfile[j] <= j;
              end
 19
         end
         else if (writeBackEn) begin
 20
            regfile[Dest_wb] <= Result_WB;
       endmodule
 25
```

### كنترل يونيت

این ماژول سه ورودی از بیت های مختلف دستور العمل را میگیرد و با توجه به معنی آن ها سیگنال های کنترلی مورد نظر را تولید میکند.

این بیت ها شامل دو بیت mode و 4 بیت op-code و بیت s هستند. که هر کدام را به صورت جداگانه بررسی میکنیم:

mode:

این دو بیت، بیت های 26 و 27 دستورالعمل هستند که سه حالت دارند :

- ا. 00 به معنی این است که عملیات ما دستور محاسباتی یا منطقی است.
  - 2. 10 به معنی این است که دستور کار با حافظه است.
    - 3. 10 دستور branch را مشخص میکند.

بیت 20 دستور العمل است که نشان میدهد که آیا دستور ما مقدار status register را تغییر میدهد یا نه. همانطور از این بیت میتوان سیگنال های کنترلی نوشتن و خواندن را مشخص کرد.

#### Opcode:

بیت 21 تا 24 دستور العمل را شامل میشود که زیر دستور ها را مشخص میکند. مثلا اینکه دستور جمع است یا منها یا شیفت دادن. این بخش کارکرد ALU را مشخص میکند. پس به صورت کامندی که وارد بخش exe میشود آن را نام گذاری میکنیم.

همچنین برای مشخص کردن نوشتن هم کاربرد دارد.

کد این بخش به صورت زیر میباشد :

```
F:/term 8/Lab/final_project_with forwarding/ID_CntrlUnt.v - Default * =
 Ln#
        module CntrlUnt (
          input sIn, input[1:0] Mode,
                                             input[3:0] OpCode, output reg[8:0] CntrlUnt out)
        reg[3:0] EXE_CMD;
        reg MEM_W_EN, MEM_R_EN, WB_EN, Branch, sOut;
        always @(OpCode, Mode, sIn) begin
EXE CMD = 4'b0;
          {MEM_W_EN, MEM_R_EN, WB_EN, Branch, sOut} = 5'b0;
          case (OpCode)
             4'b1101: EXE CMD = 4'b0001; // MOV
             4'b1111: EXE CMD = 4'b1001; // MVN
 10
             4'b0100: EXE_CMD = 4'b0010; // ADD, LDR, STR
 11
             4'b0101: EXE_CMD = 4'b0011; // ADC
4'b0010: EXE_CMD = 4'b0100; // SUB
 12
 13
             4'b0110: EXE_CMD = 4'b0101; // SBC
             4'b0000: EXE_CMD = 4'b0110; // AND
 15
             4'b1100: EXE CMD = 4'b0111; //
 16
                                                ORR
             4'b0001: EXE_CMD = 4'b1000; // EOR
             4'b1010: EXE_CMD = 4'b0100; // CMP
             4'b1000: EXE_CMD = 4'b0110; // TST
default: EXE_CMD = 4'b0001;
 19
          endcase
          case (Mode)
 22
 23
             2'b00: begin
               WB_EN = (OpCode == 4'b1010 || OpCode == 4'b1000) ? 1'b0 : 1'b1;
 26
             2'b01: begin
                 WB_EN = sIn;
                 MEM_R_EN = sIn;
MEM_W_EN = ~sIn;
 29
 30
             2'b10: Branch = 1'b1;
 33
          endcase
          CntrlUnt_out = {EXE_CMD, MEM_W_EN, MEM_R_EN, WB_EN, Branch, sOut};
 36
        endmodule
```

#### كانديشن چک

بیت های 28 تا 31 هم به عنوان شروط در دستورالعمل قرار دارند. 4 بیت n,z,c,v را داریم که برقراری شرط ها در جدول 3 دستور کار اورده شده بود و دیگر تکرار نمیکنیم. این ماژول باعث میشود که اگر شرط ها بر قرار نبودند تمامی خروجی های کنترل یونیت صفر شوند. پس بعد از آن نیاز به یک مالتیپلکسر داریم که این کار را انجام دهد.

کد این بخش به صورت زیر میباشد :

```
F:/term 8/Lab/final_project_with forwarding/ID_CondChck.v - Default * =
 Ln#
  1
       module ID_CondChck (
  2
          input[3:0] cond,
  3
          input[3:0] status,
         output reg result
  5
  6
       wire n, z, c, v;
       assign {n, z, c, v} = status;
        always @(cond, n, z, c, v) begin
                result = 1'b0;
  9
 10
                case (cond)
 11
                     4'b00000: result = z;
 12
                     4'b0001: result = ~z;
                     4'b0010: result = c;
 13
                     4'b0011: result = ~c;
 14
 15
                     4'b0100: result = n;
                     4'b0101: result = ~n;
 16
                     4'b0110: result = v;
 17
                     4'b0111: result = ~v;
 18
 19
                     4'b1000: result = c & ~z;
 20
                     4'b1001: result = ~c | z;
 21
                     4'b1010: result = (n == v);
                     4'b1011: result = (n != v);
 22
                     4'b1100: result = ~z & (n == v);
 23
                     4'bl101: result = z & (n != v);
 25
                     4'bl110: result = 1'b1;
                    default: result = 1'b0;
 26
 27
                 endcase
 28
 29
       endmodule
```

## ماڑول نهایی ID Stage این ماژول را با عکس زیر توضیح میدهیم:

```
module ID_Stage (
   input clk,
   input rst,
   input hazard,
   input[3:0] Dest wb, status,
   input[31:0] Result_WB,
   input writeBackEn.
   input[31:0] IF_PC_out,
   input [31:0] Instruction,
   output [8:0] CntrlUnt_MUX_out,
   output [31:0] Rn, Rm,
  output [31:0] Rn, Rm,
output imm,
output [11:0] shiftOp,
output [23:0] Signed_imm_24,
output [3:0] Dest, Rmd,
   output Two_src
wire cond out, ID MEM W EN;
wire [8:0] CntrlUnt_out;
wire [3:0] ID_RegFile_MUX_out, cond;
wire [31:0] ID PC;
assign cond = Instruction[31:28];
assign ID MEM W EN = ChtrlUnt_out[4];
assign ID PC = IF_PC_out;
assign imm = Instruction[25];
assign shiftOp = Instruction[11:0];
assign Signed_imm_24 = Instruction[23:0];
assign Dest = Instruction[15:12];
assign Two src = (~imm) | ID_MEM_W_EN;
assign Rmd = ID_RegFile_MUX_out;
```

در نهایت ورودی های ما شامل هازارد و دستورالعمل وpc و ورودی های دیگری از استیج های بعدی میباشد. در این بخش توانستیم سیگنال های کنترلی را تولید کنیم که به صورت cntrlUnt\_MUX\_out میباشد و هدف اصلی این بخش حساب میشد. خروجی های رجیستر فایل هم که دو مقدار Rn و Rm


بودند را به مرحله بعدی میدهیم. بخش های خاص دیگر مانند shift operand را نیز از دستورالعمل جدا کرده و به مرحله بعد میدهیم.

چند خروجی دیگر مربوط به هازارد یونیت میشوند که بعدا بررسی میکنیم.

همانطور که در قبل اشاره کردم هر ماژول به طور جداگانه تست نداشت و در نهایت همه بخش ها با هم تست شدند. در نهایت کارکرد کل پردازنده توسط دستیاران دیده شده و تایید شده میباشد.

# exe Stage: بخش سوم

در این بخش هدف ما انجام دادن عملیات ها روی مقادیر میباشد.



ماژول اصلی این بخش ALU میباشد که مسئول تولید کردن مقادیر و انجام عملیات ها میباشد.

از آنجایی که مقدار اول همیشه ثابت است اما مقدار دوم میتواند یک عدد یا همان شیفت و یا امیدیت باشد ما برای ایجاد کردن مقدار دوم نیاز به یک Val2Generator داریم.

یک جمع کننده هم داریم که در اصل برای محاسبه ی آدرس پرش استفاده میشود.

#### کد ها

#### Val2Generator

در این بخش میخواهیم مقدار دوم ورودی ALU را بدست بیاوریم.

این ورودی سه حالت دارد که از روی کد راحتتر قابل توضیح دادن است:

```
input [31:0] val_Rm,
        input [11:0] shift OP,
        input imm, read_write,
        output reg [31:0]val2
        always @(val_Rm, shift_OP, imm, read_write)begin
val2 = 32'd0;
          if (read_write)
11
             val2 = {{20{shift_OP[11]}}, shift_OP};
          else if (imm)
12
             val2 = {24'd0, shift_OP[7:0]};
for (i=0; i<2*shift_OP[11:8]; i = i+1)</pre>
14
15
             val2 = {val2[0], val2[31:1]};
17
18
             end
          else
19
             begin
20
21
                case(shift OP[6:5])
                  2'b00: val2 = val_Rm << shift_OP[11:7];
2'b01: val2 = val_Rm >> shift_OP[11:7];
                  2'bl0: val2 = $signed(val_Rm) >>> shift_OP[11:7];
23
24
                  2'b11:
26
27
                     val2 = val_Rm;
                     val2 = val_mm,
for (i=0; i<2*shift_OP[11:8]; i = i+1) begin
val2 = {val2[0], val2[31:1]};</pre>
28
29
                  end
30
                   end
                 endcase
32
33
        endmodule
```

اول از همه چک میشود که دستور مربوط به نوشتن یا خواندن است یا خیر. اگر بود مقدار خروجی ما sign extend میباشد.

اگر در حالت immediate بودیم نیاز داریم که ابتدا مقدار shift\_op را از بیت 0 تا 7 برداریم و سپس به دو برابر مقداری که از بیت های 8 تا 11 گفته شده آن را در 32 بیت به سمت راست شیفت بدهیم. این کار در لوپ انجام میشود.

حالت بعدی حالتی است که به یک میزان مشخصی باید دیتای ورودی (VAL\_RM) را شیفت بدهیم و سپس مقدار خروجی را تولید کنیم. در اینجا به توجه به بیت ها 6 و shift\_op 5 نوع شیفت مشخص میشود.

#### ALU

این ماژول از آنجایی که باید عملیات را انجام بدهد، دو اپرند 32 بیتی، یک ورودی 4 بیتی

(همان EXE\_cmd) که نشان میدهد کدام عملیات باید انجام شود، و یک بیت کری به عنوان ورودی میگیرد. خروجی های آن یک 32 بیتی و یک 4 بیتی برای status register.

با توجه به چهار بیت EXE\_cmd و جدول 5 دستور کار عملیات را انجام میدهیم و مقدار خروجی را تولید میکنیم.

بیت های C و V در عملیات جمع و تفریق تولید می شوند و در بقیه دستورات صفر خواهند بود. بیت V به معنای منفی بودن نتیجه خروجی V است و همیشه برابر بیت V امند بود. همچنین V بیت V در صورت صفر بودن نتیجه V کی خواهد بود

در ورودی هم باید حواسمان باشد که مقدار carry\_in را نیز در جمع و منها اضافه کنیم. در جمع که فقط مقدار صفر را در بیت های پر ارزش آن قرار میدهیم. برای منها کردن اما باید حواسمان باشد که قرینه ی آن را بگذاریم و سپس مقادیر صفر را در بیت های پر ارزش آن قرار دهیم.

```
F:/term 8/Lab/final_project_with forwarding/ALU.v - Default * =
  Ln#
  1
        module ALU(
  2
          input[31:0] vall, val2,
  3
         input[3:0] EXE_cmd,
         input[3:0] status,
         output[3:0] status bits,
         output reg[31:0] ALU Res);
  6
       reg c, v;
  8
       wire z, n;
  9
       wire [31:0] carry_pos, carry_neg;
       assign carry_pos = {{(31){1'b0}}, status[1]};
 10
       assign carry_neg = {{(31){1'b0}}, ~status[1]};
       assign status_bits = {n ,z ,c ,v};
 12
       assign z = ~ | ALU Res;
 13
       assign n = ALU Res[31];
 14
 15
        always @(vall, val2, EXE_cmd, carry_pos, carry_neg) begin
       ALU_Res = 32'd0;
 16
       c = 1'b0;
 17
 18
         case (EXE cmd)
            4'b0001: ALU Res = val2;
 19
            4'b1001: ALU Res = ~val2;
 20
            4'b0010: {c, ALU_Res} = val1 + val2;
 21
            4'b0011: {c, ALU_Res} = val1 + val2 + carry_pos;
 22
 23
            4'b0100: {c, ALU Res} = val1 - val2;
            4'b0101: {c, ALU_Res} = val1 - val2 - carry_neg;
 24
 25
            4'b0110: ALU Res = vall & val2;
           4'b0111: ALU Res = val1 | val2;
 26
            4'b1000: ALU Res = vall
 27
           default: ALU_Res = {32{1'b0}};
 28
 29
         endcase
 30
          v = 1'b0;
         if (EXE_cmd[3:1] == 3'b001) begin
 31
 32
          v = (val1[31] == val2[31]) && (val1[31] != ALU Res[31]);
         end
 33
         else if (EXE_cmd[3:1] == 3'b010) begin
 34
         v = (val1[31] != val2[31])&&(val1[31] != ALU_Res[31]);
 35
```

### جمع کننده

همانطور که قبلا هم اشاره شد این ماژول برای محاسبه ی آدرس پرش استفاده میشود. به این صورت که به این میند و این branch و مقدار sign extend شده 24 بیت سمت راست دستور pc+4 و مقدار مکان دستوری که به آن پرش کرده ایم.

### ارور ها

قسمت بعد از ALU case را به دو روش مختلف نوشتیم. روش اول اینگونه بود:

```
/*if (ALU_Res == 4'b0100 || ALU_Res == 4'b0101) begin
v = (val1[31] == val2[31]) && (val1[31] != ALU_Res[31]);
end
else if (ALU_Res == 4'b0010 || ALU_Res == 4'b0110) begin
v = (val1[31] != val2[31]) && (val1[31] != ALU_Res[31]);
end*/
```

روشی که در کد اصلی پیش گرفته ایم بهتر و خوانا تر میباشد.

## MEM Stage: بخش چهارم

در این بخش حافظه ی کل پردازنده را طراحی میکنیم. این استیج دو ورودی 32 بیتی ، یکی برای آدرس و یکی مقداری که قرار است در آدرس قرار بگیرد، دریافت میکند. همچنین سیگنال های خواندن و نوشتن در اینجا مشخص میکنند که مقداری را میخواهیم بخوانیم یا بنویسیم.


خواندن به صورت ترکیبی و نوشتن در حافظه به صورت ترتیبی انجام میشود. نوشتن در لبه بالا رونده رونده ی کالک صورت میگیرد.

این حافظه تنها یک خط آدرس دارد که هم برای نوشتن و هم برای خواندن استفاده می شود. آدرس در حقیقت داده ی محاسبه شده توسط ALU در مرحله ی قبل میباشد.

حافظه را به صورت آرایه ای از رجیستر ها تعریف میکنیم.

خواندن و نوشتن فقط از آدرسهای مضرب 4 انجام میشود و اگر عددی غیر این بدهیم از ابتدای خط میخواند.

فضای ما از داده 1024 شروع میشود.




#### کد ها :

## در اینجا هم کد این بخش را مشاهده میکنید:

```
F:/term 8/Lab/final_project_with forwarding/DataMem.v - Default ===
Ln#
  1
         module DataMem (
          input clk, rst, MEM W EN, MEM R EN, input [31:0] ALU_Res, Rm_Val, output reg[31:0] memData
  2
 3
  5
          wire [31:0] aligned_add, add;
reg [31:0] memory [0:63];
          assign add = ALU_Res - 32'd1024;
assign aligned_add = {2'b00, add[31:2]};
10
11
12
13
           always @(negedge clk, posedge rst) begin
14
             if (rst)
               for (i = 0; i < 64; i = i + 1) begin
memory[i] = 32'd0;
15
16
17
                end
18
            else if (MEM W EN)
19
               memory[aligned_add] <= Rm_Val;
20
21
22
           //assign memData = memory[aligned_add];
23
           always @(MEM_R_EN, aligned_add) begin
24
             if (MEM_R_EN)
25
                memData = memory[aligned_add];
           end
26
27
28
         endmodule
```

# WB Stage: بخش پنجم

در این بخش فقط به یک مالتیپلکسر نیاز داریم.




این ماژول داده خوانده شده از حافظه و داده محاسبه شده توسط ALU را به همراه شماره رجیستر مقصد از طریق رجیسترهای پایپ لاین به عنوان ورودی دریافت میکند و با توجه به سیگنال های کنترلی محتوای رجیسترفایل را تغییر میدهد.

همچنین هرگاه WB\_EN برابر یک باشد، با توجه به MEM\_R\_EN داده ی خوانده شده از حافظه یا داده ی محاسبه شده توسط ALU در رجیستر فایل نوشته می شود.


## تست کردن پردازنده

همه بخش های پردازنده را به هم متصل میکنیم.

تعداد المان های مورد نیاز برای تولید این برنامه و تعداد رجیستر ها و پین ها و بیت های مموری، همه در شکل زیر آمده است:



در بخش سیگنال تب مشاهده میکنیم که مقدار نهایی هر رجیستر درست میباشد و کل پردازنده به درستی کار خود را انجام داده است.



## : Hazard Detection بخش ششم

اول ببینیم که در پردازنده ها چه مخاطره هایی رخ میدهد:

#### مخاطره ی ساختاری:

این مخاطره در خود خط لوله و به دلیل ساختار آن رخ میدهد. بین مرحله ی ID و WB به دلیل همزمانی خواندن و نوشتن از ثبات های عمومی ممکن است مخاطره رخ بدهد. اما ما در نوشتن از لبه پایین رونده و برای خواندن از لبه بالا رونده استفاده کردیم، به همین دلیل این مشکل را نخواهیم داشت.

### مخاطره ی کنترلی:

بدلیل وجود دستورات پرش ممکن است محاسبه آدرس پرش با تاخیر تشخیص داده شود و دستور اشتباهی وارد خط لوله بشود. اما ما FLUSH را داریم که از این موضوع جلوگیری میکند

دلیل اضافه شدن این یونیت در اصل **مخاطره ی داده ای** میباشد

### مخاطره ی داده ای:

این مخاطره خودش سه دسته میشود:

خواندن پس از نوشتن: وقتی هنوز مقدار جدید یک رجیستر را ننوشته ایم، میخواهیم مقدارش را بخوانیم.

نوشتن پس از خواندن: میخواهیم مقداری را بخوانیم که ممکن است مقدار آن تغییر کند.

نوشتن پس از نوشتن: ترتیب نوشتن در رجیستر مقصد ممکن است تغییر کند. این نوع مخاطره در پردازنده ی ما رخ نمیدهد.

راه رفع آن:

باید در یک جایی از مدار Src1 و Src2 را با مقصد های مرحله آخر(EXE و MEM) مقایسه کنیم. اینکار در مرحله ID رخ میدهد.

و اگر یکی بودند باید یک سیگنال کنترلی را یک کنیم که باعث شود خط لوله متوقف شود . حبابی را به خط لوله وارد کند.

همچنین باید همه حالت هارا در نظر بگیریم:


مثلا 4 حالت زير:

- 1. برابری Src1 با مقصد EXE و در صورت یک بودن wb\_en در مرحله EXE
- 2. برابری Src1 با مقصد MEM و در صورت یک بودن wb\_en در مرحله
- 3. برابری Src2 با مقصد EXE و در صورت یک بودن wb\_en در مرحله EXE و دو منبعی بودن دستو,
- 4. برابری Src2 با مقصد MEM و در صورت یک بودن wb\_en در مرحله MEM و دو منبعی بودن دستور

```
F:/term 8/Lab/final_project_with Sram/HzrdDtctr.v - Default *
        module HzrdDtctr (
          input MEM WB EN, EXE WB EN, Two src,
  2
          input [3:0] EXE Dest, MEM Dest, src1, src2,
  3
          output Hazard
  4
  5
        );
  6
            assign Hazard = ((EXE WB EN == 1'b1)&&(src2 == EXE Dest)) ||
  7
             ((MEM WB EN == 1'b1) && (src2 == MEM Dest)) ||
  8
              ((EXE WB EN == 1'bl) &&(Two src && (src1 == EXE Dest))) | |
              ((MEM WB EN == 1'bl) && (Two src && (src1 == MEM Dest)));
 10
 11
 12
 13
        endmodule
```

همچنین حواسمان هست که باید قابلیت فریز شدن را به رجیستر PC و رجیستر های بعد آن اضافه کنیم.


بسته به تمام این نکات ورودی های این یونیت به صورت زیر میبشد و خروجی آن همان فریز یا هازارد میباشد



# : Forwarding Unit بخش هفتم

طبق بخش قبل متوجه شدیم که برای بعضی از دستور ها مجبور هستیم بخشی از پایپ لاین را متوقف کنیم تا مقادیر مورد نظر تولید و نوشته شوند.

اما برای ما سرعت اهمیت دارد و بعضی وقت ها مقادیری که هنوز نوشته نشده اند مقادیرشان آماده است و فقط کافی است که زودتر آن را به جلو انتقال بدهیم.



همانطور که مشاهده میکنید چندین بخش به کل پردازنده اضافه شده است که شامل یک یونیت فوروادینگ، دو مالتی پلکسر و تغییراتی در هازارد یونیت میباشد که در ادامه به کارکرد هر یک میپردازیم:

## فورواردينگ يونيت

این ماژول به این صورت کار میکند که مشخص میکند نیاز به فوروادینگ داریم یا خیر.

همچنین یک سیگنال به نام forwardEn داریم که به ما کمک میکند که مشخص کنیم که میخواهیم از فوروادینگ استفاده کنیم یا خیر.

در بخش فوروادینگ چندین شرط را باید چک کنیم:

src1 و src2 را با dest میخش mem و wb مقایسه میکنم. دلیل این کار این است که میخواهیم ببینیم اگر در بخش های قبلی به مقادیری نیاز داریم که در بخش های بعدی محاسبه شده اند آن مقادیر را برگردانیم. در عین حال باید چک کنیم که wb اصلا enable میباشد یا خیر. پس این مقایسه ها ابتدا شرط enable بودن را نیز میخواهند.

حال خروجی ها به صورت سلکت هستند که مشخص میکند در مرحله EXE ورودی های ALU چه باشند. مثلا اگر فوروادینگ نیازی نباشد همان مقادیر قبلی فرستاده میشوند. اگر فوروادینگ نیاز باشد باید سیم بکشیم و مقادیر جدید را به EXE وارد کنیم و سلکت را هم جوری انتخاب کنیم که این مقادیر را بفرستد.

پس سلکت در کل سه حالت دارد:

یا مقادیر دیفالت 00 را میفرستیم. یا مقادیر از MEM آمده : 01 ، یا از مقادیر داخل بخش WB آمده است.:10 . برای Src1 و Src2 جداگانه این موضوعات را چک میکنیم و سیگنال های سلکت را تولید میکنیم.

یک نکته ی قابل توجه این است که اولویت فورواد کردن مقادیر با بخش MEM میباشد

کد این بخش به صورت زیر میباشد:

```
F:/term 8/Lab/final_project_with Sram/Forward_Unit.v - Default _____
 Ln#
  1
       module Forward Unit(
  2
           input forward En,
  3
           input [3:0] srcl, src2,
  4
            input wbEnMem, wbEnWb,
  5
           input [3:0] destMem, destWb,
            output reg [1:0] sel_Srcl, sel_Src2
  6
  7
  8
           always @(forward En, srcl, wbEnMem, wbEnWb, destMem, destWb) begin
  9
                sel Srcl = 2'b00;
 10
                if (forward En) begin
 11
                    if (wbEnMem && (destMem == srcl)) begin
 12
                        sel Srcl = 2'b01;
 13
 14
                    else if (wbEnWb && (destWb == srcl)) begin
 15
                        sel Srcl = 2'bl0;
 16
                    end
 17
                end
 18
           end
 19
 20
            always @(forward En, src2, wbEnMem, wbEnWb, destMem, destWb) begin
                sel Src2 = 2'b00;
 21
 22
                if (forward En) begin
 23
                    if (wbEnMem && (destMem == src2)) begin
 24
                         sel Src2 = 2'b01;
 25
                    end
 26
                    else if (wbEnWb && (destWb == src2)) begin
 27
                        sel Src2 = 2'b10;
 28
 29
                end
 30
              end
 31
       endmodule
```

#### هاز ار د یونیت

باید حواسمان باشد که هازارد یونیت را نیز تغییر بدهیم.

```
F:/term 8/Lab/final_project_with Sram/HzrdDtctr_2.v - Default ===========
Ln#
        module HzrdDtctr 2 (
          input MEM_WB_EN, EXE_WB_EN, Two_src, EXE_MEM_R_EN,
          input [3:0] EXE_Dest, MEM_Dest, src1, src2,
          input Forward EN,
          output reg Hazard
        always @(MEM_WB_EN, EXE_WB_EN, Two_src,EXE_Dest, MEM_Dest, src1, src2, EXE_MEM_R_EN, Forward_EN) begin
           if (Forward EN) begin
 10
             if (EXE MEM R EN)
 11
               begin
                 if (src2 == EXE_Dest || (Two_src && (src1 == EXE_Dest))) begin
Hazard = 1'bl;
 12
 13
 14
                  end
 15
               end
 16
           end
 17
           else begin
 18
              if (EXE_WB_EN) begin
                if (srcl == EXE_Dest || (Two_src && (src2 == EXE_Dest))) begin
Hazard = 1'bl;
 19
 20
 21
                  end
 22
 23
               if (MEM_WB_EN) begin
 24
                if (srcl == MEM_Dest || (Two_src && (src2 == MEM_Dest))) begin
Hazard = 1'bl;
 25
 26
                  end
 27
              end
 28
        end
 29
 30
```

در اینجا مشاهده میکنید که تغییری که حاصل شده است این است که وقتی فوروادینگ enable است دیگر نیاز به توقف نداریم و باید فقط حالاتی که انتقال به جلو برای آن ها ممکن نیست را متوقف کنیم. و دستور LDR این شرایط را دارا است. این موضوع را به بخش با فوروادینگ اضافه میکنیم و یک else برای بخش قبلی که بدون فوروادینگ بود میگذاریم.

### اضافه کردن دو مالتی بلکسر:

در این بخش همان سلکت هایی که برای دو سورس مقدار دهی کردیم وارد دو مالتیپلکسر میشوند که مشخص میکند ورودی اول و دوم ALU چیست. هر ماکس سه ورودی دارد که طبق سلکت ها قبلا توضیح داده شده اند. این نکته که اگر فوروادینگ Enable نبود همیشه ورودی اول وارد شود هم در نظر میگیریم.

در نهایت forwardEn را یک میکنیم و در کوارتس مدل را شبیه سازی میکنیم.

## تست کردن پردازنده با فوروادینگ


در این بخش ابتدا در مدلسیم و سپس در کوارتس مدل را شبیه سازی میکنیم. مشاهده میکنیم که به درستی کار میکند. نکته ی حائز اهمیت این است که سرعت سیستم به مقدار زیادی افزایش یافته و تعداد کلاک های کمتری نیاز داشته است، چرا که همانطور که توضیح داده شد نیازی نبود که برای رسیدن داده ها صبر کنیم، آن ها را زودتر به جلو میفرستادیم.

قبل از اضافه کردن فورواردینگ : 2380 نانو ثانیه : 476 کلاک

بعد از اضافه کردن فورواردینگ: 1780 نانو ثانیه: 356 کلاک

افزایش سرعت:

$$\frac{476 - 356}{476} = 25 \%$$



میزان هزینه بر کارایی:

نسبت به دفعه قبل چند المان بیشتر داشته ایم؟

در این حالت المان های منطقی بیشتری نسبت به دفعه قبل نیاز داریم. این هزینه ای است که برای سرعت بیشتر میدهیم.

در بخش بدون فورواردینگ 11332 المان منطقی داشتیم اما اینجا طبق شکل زیر 11544 المان داریم:


$$\frac{11544 - 11332}{11332} = 2 \%$$

هزینه ای که دادیم نسب به سرعتی که گرفتیم معقول و به صرفه میباشد.

uartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
ovicion Namo	
evision name	Arm_project
op-level Entity Name	ARM
amily	Cyclone II
evice	EP2C35F672C6
iming Models	Final
otal logic elements	11,544 / 33,216 ( 35 % )
Total combinational functions	6,061 / 33,216 ( 18 % )
Dedicated logic registers	9,241 / 33,216 ( 28 % )
otal registers	9241
otal pins	418 / 475 ( 88 % )
otal virtual pins	0
otal memory bits	181,248 / 483,840 ( 37 % )
mbedded Multiplier 9-bit elements	0 / 70 ( 0 % )
otal PLLs	0 / 4 ( 0 % )

# بخش هشتم SRAM:

با توجه به محدود بودن حافظهی پردازنده، نیاژ به یک حافظهی بزرگتر خارجی به جای حافظهی کوچک داخلی میباشد که ما از نوع SRAM آن استفاده کردیم.



#### كدها

برای پیادهسازی این بخش ما تلاش کردیم تا ۳ ماژول را پیادهسازی کنیم.

### ماڑول SRAM

```
module SRAM(
         input clk, rst,
         input SRAM WE N,
4
         input [17:0] SRAM_ADDR,
5
         inout [15:0] SRAM_DQ
    L);
6
7
         reg [15:0] memory [0:511];
8
         assign SRAM DQ = (SRAM WE N == 1'b1) ? memory[SRAM ADDR] : 16'dz;
9
10
         always @(posedge clk) begin
11
             if (SRAM_WE_N == 1'b0) begin
12
                 memory[SRAM ADDR] = SRAM DQ;
13
             end
14
         end
15
   endmodule
```

این ماژول جزو پردازنده نبود و در واقع قرار بود برای تست آن استفاده شود. این ماژول به نوعی حافظه روی برد را در کد ما شبیهسازی می کرد.

### ماڑول SRAM MUX

```
module SRAM MUX (
2
       input sel,
3
         input MEM WB EN,
         output SRAM_MUX_out
4
    L);
5
6
7
     assign SRAM MUX out = sel ? 1'd0: MEM WB EN;
8
9
     endmodule
10
```

این ماژول مشخص می کند که WB فعال باشد یا خیر. در واقع در صورتی که هنوز WB فعال باشد یا خیر. در واقع در صورتی که هنوز SRAM Controller در حال گذراندن استیت های خود است، چیزی نوشته نمی شود و برای همین هم سیگنال خروجی این ماژول صفر می ماند تا کار SRAM Controller تمام شود.

#### ماڑول SRAM Controller

```
module SRAM_Controller(
              input clk, rst,
              input wrEn, rdEn,
              input [31:0] address.
              input [31:0] writeData,
              output reg [31:0] readData,
                                            // to freeze other stages
              output reg ready,
             inout [15:0] SRAM_DQ,
                                            // SRAM Data bus 16 bits
10
              output reg [17:0] SRAM_ADDR, // SRAM Address bus 18 bits
                                       // SRAM High-byte data mask
              output SRAM_UB_N,
              output SRAM LB N,
                                             // SRAM Low-byte data mask
                                             // SRAM Write enable
              output reg SRAM_WE_N,
              output SRAM_CE_N,
                                            // SRAM Chip enable
              output SRAM_OE_N
                                            // SRAM Output enable
16
              assign (SRAM_UB_N, SRAM_LB_N, SRAM_CE_N, SRAM_OE_N) = 4'b0000;
              assign memAddr = address - 32'd1024;
              wire [17:0] sramLowAddr, sramHighAddr;
              assign sramLowAddr = {memAddr[18:2], 1'b0};
              assign sramHighAddr = sramLowAddr + 18'dl;
              reg [15:0] DQ;
             assign SRAM_DQ = wrEn ? DQ : 16'bz;
localparam Idle = 3'd0, 2 = 3'd1, 3 = 3'd2, 4 = 3'd3, 5 = 3'd4, Done = 3'd5;
              reg [2:0] ps, ns;
              always @(ps or wrEn or rdEn) begin
                  case (ps)
                      Idle: ns = (wrEn == 1'b1 || rdEn == 1'b1) ? 2 : Idle;
                      3: ns = 4;
33
                      4: ns = 5;
3.4
                      5: ns = Done;
                      Done: ns = Idle;
                  endcase
              always @(posedge clk or posedge rst) begin
if (rst) ps <= Idle;
       巨
38
40
                  else ps <= ns;
41
             always @(ps, wrEn, rdEn, sramLowAddr, SRAM_DQ, writeData, sramHighAddr) begin
                 SRAM_ADDR = 18'b0;
SRAM_WE_N = 1'b1;
44
                 ready = 1^{\circ}b0;
47
48
      卓
                 case (ps)
                     Idle: ready = ~(wrEn | rdEn);
      卓
50
51
                         SRAM WE N = -wrEn:
                          if (rdEn) begin
                             SRAM_ADDR = sramLowAddr;
53
54
55
                          else if (wrEn) begin
                             SRAM_ADDR = sramLowAddr;
56
57
58
                              DQ = writeData[15:0];
                          end
                      3: begin
60
61
                          SRAM WE N = -wrEn:
      ļ
                         if (rdEn) begin
                             SRAM_ADDR = sramHighAddr;
63
64
65
                             readData[15:0] <= SRAM_DQ;
                          else if (wrEn) begin
66
67
                             SRAM_ADDR = sramHighAddr;
                             DO = writeData[31:161:
69
70
71
                     4: begin
                         SRAM_WE_N = 1'b1;
                          readData[31:16] <= SRAM_DQ;</pre>
73
74
                      5: begin
                         SRAM_WE_N = 1'b1;
                      end
                     Done: ready = 1'b1;
80
         endmodule
```

- ADDR : این ورودی ۱۸ بیتی، آدرس خواندن یا نوشتن ما را مشخص می کند. (حافظه ۵۱۲ کیلوبایتی ما نیاز به این تعداد خط آدرس دارد.)
- DQ : این پورت هم ورودی و هم خروجی تعریف شده و برای رد و بدل کردن داده ی خواندنی یا نوشتنی استفاده می شود. در مواقع خواندن، نیاز از تا زد شود تا داده به درستی خوانده شود. این پورت ۱۶ بیتی است و لذا برای انتقال داده های ما که جند بیت دارند، باید طی چند کلاک از این پورت استفاده کرد.
  - WE\_N : این ورودی که با صفر فعال می شود، هنگام نوشتن را مشخص می کند.
  - RE\_N : این ورودی که با صفر فعال می شود، هنگام خواندن را مشخص می کند.
- LB\_N, UB\_N, CE\_N, OE\_N به ترتیب برای فعال کردن خروجی حافظه، چیپ حافظه، بایت پرارزش و بایت کمارزش به کار میروند و با صفر فعال میشوند. این چهار عدد در این قسمت همواره به صفر متصل هستند.

حالات این کنترلر به شکل زیر در ویدیو به تعداد ۶ حالت (۴ حالت برای نوشتن و ۳ حالت برای خواندن و ۶ برای حافظه نهان) تعریف شدند.



در حین خواندن/نوشتن پردازنده متوفق می شود تا در آخر آماده شدن رخ دهد و پردازنده به ادامه ی کار خود بپردازد. حین کار با دستورات مموری، باقی رجیسترها در حین انجام این عملیات فریز می شوند.

طبیعی است که این چند سیکل شدن فعالیت بخش مموری، زمان انجام عملیات طولانی تر می شود و پرفرمنس کاهش می یابد. اما به دلیل استفاده از حافظه خارجی، تعداد المانهای استفاده شده کم می شوند.

در صورت کارکرد درست، همانند بخشهای قبل به شکل زیر برای سیگنال تپ خواهیم رسید:



در نتیجه سنتز این امر مشخص میشود:

Flow Summary	
Flow Status	Successful - Tue May 23 18:12:55
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	asdf
Top-level Entity Name	arm
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	5,652 / 33,216 ( 17 % )
Total combinational functions	3,680 / 33,216 ( 11 % )
Dedicated logic registers	3,549 / 33,216 ( 11 % )
Total registers	35 <del>49</del>
Total pins	418 / 475 ( 88 % )
Total virtual pins	0
Total memory bits	199,680 / 483,840 ( 41 % )
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0/4(0%)

## ارور های کلی

در نوشتن تاپ ماژول کلی یک سری از سیم ها در بالا تعریف نشده بودند اما modelsim از این موضوع ایراد نمیگیرد.

یک بخش بود که به دلیل کوچک بزرگ بودن یک حرف در نام یک سیم، سیم ها به درستی به هم وصل نشده بودند و این موضوع بخش فورواردینگ را دچار اختلال کرده بود.

در حالتی که داشتیم فایل ها را از مادلسیم به کوارتس میبردیم. باید حواسمان باشد که تست بنچ هارا نبریم. در عین حال یک سری از ماژول ها درست سنتز نمیشدند. در نهایت فهمیدیم که در جایی که آ را برای چرخش در لوپ ها تعریف کرده بودیم نوشته بودیم initial ولی بخش هایی که initial دارند در کوارتس سنتز نمیشوند.

همچنین از نظر استراکچر کد ها، در بخش رجیستر یک جا از if و else به اشتباهی استفاده کرده بودیم. یعنی شرطی که در else بود باید در هر صورت اجرا میشد نه اینکه else شود.

در برخی از بخش ها سیگنال ها درست به هم متصل نشده بودند.

یک جا اشتباهی Rn و Rm را جابجا وصل کرده بودیم.

در بخش Sram به مشکل ایکس شدن سیگنال ها میخوردیم که به دلیل ریختن همزمان دو مقدار در آن سیم بود.