

TP Final - Lineamientos específicos sobre la implementación

1. Desarrollo

El circuito que se implementará se presenta en la siguiente figura. Se utilizará una entrada simple de la placa Arty A7-35 y 6 salidas, 5 para la conexión VGA (se debe incluir una masa) y otra para la realimentación.




Figura 1. Diagrama en bloques del sistema a implementar

Componentes:

$$R = 10 \text{ K}\Omega$$

$$C = 100 \text{ nF}$$

Para un montaje más prolijo se puede utilizar una tira de pines como la siguiente:



Figura 2. Tira de pines

1.1. Interfaz VGA

Las señales relacionadas con el controlador VGA deberían ser exteriorizadas a través de los pines de los conectores PMODs (sugerencia: usar el conector JA, que es el primero de la derecha, si uno mira la placa de frente):



Figura 3. PMOD JA - Vista frontal de la placa a utilizar

y conectadas a través de cables tipo Dupont al conector VGA del monitor (para la masa alcanzaría con usar sólo el pin 8 del conector).




Figura 4: Señales VGA en el conector




Figura 5. Conexión entre la FPGA y el monitor usando cables tipo Dupont

1.2. Entrada/Salidas single-ended

Se utilizarán dos pines de la placa (sugerencia: utilizar el conector PMOD JD, que es el primero de la izquierda, si uno mira la placa de frente). Uno de los pines se deberá configurar como entrada y el otro como salida.





Figura 6. PMOD JD - Vista frontal de la placa a utilizar.



| | Pmod JA | Pmod JB | Pmod JC | Pmod JD |
|-----------|----------|------------|------------|----------|
| Pmod Type | Standard | High-Speed | High-Speed | Standard |
| Pin 1 | G13 | E15 | U12 | D4 |
| Pin 2 | B11 | E16 | V12 | D3 |
| Pin 3 | A11 | D15 | V10 | F4 |
| Pin 4 | D12 | C15 | V11 | F3 |
| Pin 7 | D13 | J17 | U14 | E2 |
| Pin 8 | B18 | J18 | V14 | D2 |
| Pin 9 | A18 | K15 | T13 | H2 |
| Pin 10 | K16 | J15 | U13 | G2 |

Figura 7. Distribución de los pines en un conector PMOD




Figura 8. Pines de entrada y salida para la parte analógica del circuito

1.3. Restricciones de ubicación de pines

En la tabla 1 se puede observar la conexión entre los puertos del diseño y los pines físicos del kit.

| Puerto | Pin |
|-----------------|-----|
| clk_i | E3 |
| rst_i | D9 |
| data_volt_in_i | D4 |
| data_volt_out_o | F3 |
| hs_o | D12 |
| vs_o | K16 |
| red_o | G13 |
| grn_o | B11 |
| blu_o | A11 |

Tabla 1. Mapeo de pines

El archivo de restricciones puede descargarse desde [aquí](#) (si prefieren descargarse el archivo ya modificado en función de la plantilla top-level que se muestra a continuación, lo pueden hacer desde [aquí](#)). Este archivo deberá ser incluido en Vivado.

1.4. Esquema de top-level

El archivo [Voltímetro Esquema Arty_A7-35 top_level.vhd](#) puede usarse como plantilla para la entidad superior del diseño en VHDL.

En él puede observarse la inclusión de un componente para que la operación del voltímetro se realice a 25 MHz (la frecuencia del oscilador de la placa es de 100 MHz).

Para lograr esto se puede proceder de tres maneras distintas:

- Utilizar el Clocking Wizard para incluir un MMCM, Mixed Mode Clock Manager (IP Core) (Anexo B).
- Crear un generador de habilitación (deberán implementar el código).
- Instanciar un contador de 2 bits y utilizar el bit más significativo como reloj general (deberán implementar el código).

En la plantilla se optó por la última.

Anexo

A. Agregado de la placa Arty A7-35 en Vivado

Para que la herramienta pueda ver la placa Arty A7-35 se deben incluir los board files correspondientes. Se debe descomprimir el archivo, copiar el contenido de la carpeta vivado-boards-master/new/board_files y pegarlo en el directorio donde se instaló Vivado:

- En Windows sería C:\Xilinx\Vivado\2015.1\data\boards
- En Linux se deberá pegar en el directorio correspondiente siguiendo los mismos lineamientos.



También se puede trabajar seleccionando la pastilla, sin necesidad de agregar la placa (XC7A35TICSG324-1L).

B. Configuración e instanciación del MMCM

En el documento [Tutorial MMCM Electronica Digital I.pdf](#) encontrarán todo lo referente a la configuración e instanciación del módulo MMCM, encargado de generar el **reloj de 25 MHz** (tener en cuenta que los valores que aparecen en el documento deben ser modificados de acuerdo a cada necesidad).