Fecha: 28 de septiembre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Reunión para coordinar primer avance del proyecto.

Acuerdos tomados: Se realizó una reunión por medio de Discord para hacer el primer avance del proyecto.

Se hizo la compilación del código C y se obtuvieron las instrucciones en binario y ensamblador (Ver Figura 1), además se realizó una tabla con la explicación de cada una de las instrucciones obtenidas.

```
Desensamblado de la sección .text:
00000000 <main>:
#include <stdio.h>
int main(){
  0: fe010113
4: 00812e23
                             addi
                                   sp,sp,-32
                                     s0,28(sp)
       02010413
                             addi s0,sp,32
 int *r = 0xC7DF;
       0000c7b7
 10:
       7df78793
                             addi
                                    a5,a5,2015 # c7df <.LASF13+0xc745>
                                     a5,-28(s0)
                                                                            0000005c <.L4>:
 14:
       fef42223
                             SW
 char a = 'c';
18: 06300793
                                                                              for (int i=0; i<2; i++) {
                             1i
                                     a5,99
                                                                                                                          a5,-24(s0)
                                                                               5c:
                                                                                    fe842783
                                                                                                                lw
       fef401a3
                                  a5,-29(s0)
 1c:
                             sb
                                                                              60: 00178793
                                                                                                                addi
                                                                                                                          a5,a5,1
 int b = 33;
       02100793
                             li
                                    a5,33
 20:
                                                                              64: fef42423
                                                                                                                          a5,-24(s0)
                                                                                                                SW
      fef42623
                                   a5,-20(s0)
                                                                            00000068 <.L2>:
00000028 <.LBB2>:
                                                                              68: fe842703
                                                                                                                lw
                                                                                                                          a4,-24(s0)
  for (int i=0; i<2; i++) {
                                                                              6c: 00100793
                                                                                                                li
                                                                                                                          a5,1
 28: fe042423
2c: 03c0006f
                                     zero,-24(s0)
                                                                                                                          a5,a4,30 <.L5>
                                     68 <.L2>
                                                                              70: fce7d0e3
                                                                                                                bge
00000030 <.L5>:
                                                                            00000074 <.LBE2>:
   if (i==0){
 30: fe842783
34: 00079863
                                     a5,-24(s0)
                                                                                     00000793
                                                                                                                          a5,0
                                   a5,44 <.L3>
                             bnez
                                                                                }
  38: 06200793
                             11
                                     a5,98
                                     a5,-29(s0)
5c <.L4>
       fef401a3
  3c:
                             sb
                                                                              }
       01c0006f
                                                                               // printf("Result is %d and string is %c\n", b, a);
00000044 <.L3>:
   else{
                                                                              78:
                                                                                     00078513
                                                                                                                          a0,a5
     b = b<<1;
                                                                              7c: 01c12403
                                                                                                               1w
                                                                                                                          s0,28(sp)
 44: fec42783
                             1w
                                     a5,-20(s0)
       00179793
                             slli
                                    a5,a5,0x1
                                                                              80: 02010113
                                                                                                                addi
                                                                                                                          sp,sp,32
     fef42623
                                     a5,-20(s0)
                                                                              84:
                                                                                    00008067
                                                                                                                ret
 b = b&0xF;
50: fec42783
                                     a5,-20(s0)
       00f7f793
                             andi
                                     a5,a5,15
       fef42623
                                     a5,-20(s0)
0000005c <.L4>:
  for (int i=0; i<2; i++) {
 Sc:
      fe842783
```

Figura 1. Objdump generado del código C. Fuente: Obtenido por los estudiantes.

Fecha: 30 de septiembre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Revisión de diagrama para las instrucciones Tipo S y Tipo I.

Acuerdos tomados: Se verifica entre los miembros el diagrama de propuesta para el avance 1 para instrucciones tipo S:




Figura 2. Diagrama para las instrucciones Tipo I. Fuente: Elaborado por las estudiantes.

Se finalize la reunion con este diseño a la espera de revision para el avance 1.

Fecha: 2 de octubre, 2024

Participantes: Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Temas discutidos: Restructuración de diagramas para instrucciones tipo S e I

Acuerdos tomados: Se realizó la corrección de los diagramas basándose en la arquitectura múlticiclo.

Los diagramas realizados se adjuntan a continuación:




Figura 3. Diagrama para las instrucciones Tipo I. Fuente: Elaborado por las estudiantes.




Figura 4. Diagrama para las instrucciones Tipo S. Fuente: Elaborado por las estudiantes.

Fecha: 5 de octubre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Elaboración de los diagramas tipo B y J.

Acuerdos tomados: Se realizó una revisión de los diagramas realizados previamente para corroborar que todo este de la manera correcta, y se inició realizo la elaboración de los diagramas de tipo B y tipo J para multiciclo:

Los diagramas realizados se adjuntan a continuación:




Figura 5. Diagrama para las instrucciones Tipo B. Fuente: Elaborado por las estudiantes.




Figura 6. Diagrama para las instrucciones Tipo J. Fuente: Elaborado por las estudiantes.

Fecha: 10 de octubre, 2024

Participantes: Andres David Apuy Garro

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Ana Victoria Rojas Lazo.

Temas discutidos: Revisión de diagramas elaborados y organización de elaboración de máquina de estados para arquitectura multiciclo.

Acuerdos tomados: Se realizó una revisión de los diagramas para cada tipo de instrucciones obtenidas y seguidamente se elaboró el ultimo diagrama que es el de tipo U. Además, se tomó la decisión de iniciar con la máquina de estados para la arquitectura multiciclo.

Los diagramas realizados se adjuntan a continuación:




Figura 7. Diagrama para las instrucciones Tipo J. Fuente: Elaborado por las estudiantes.

Fecha: 13 de octubre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Maquina de estados para la unidad de control

Acuerdos tomados: Se presenta un diseño de la UC como maquina de estados para poder implementar en Verilog.




Figura 8. Diagrama de máquina de estados. Fuente: Elaborada por las estudiantes.

Fecha: 18 de octubre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Implementación en verilog de los módulos, ALU, Memoria de instrucciones, Mux y Contador PC.

Acuerdos tomados: Se realizó una reunión para desarrollar los módulos en la implementación en Verilog.

Figura 9. Código de ALU en Vivado. Fuente: Elaborada por las estudiantes.

Figura 10. Código Memoria de instrucciones en Vivado. Fuente: Elaborada por las estudiantes.

Fecha: 20 de octubre, 2024

Participantes: Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Implementación en verilog de los módulos, Archivo de registros, Maquina de estados, PCplus4.

Acuerdos tomados: Se realizó una reunión para desarrollar los módulos en la implementación en Verilog.

```
module RegisterFile(
    input clk, reset, reg_wr,
    input [4:0] raddr1, raddr2, waddr,
   input [31:0] wdata,
   output reg [31:0] rdata1, rdata2
   reg [31:0] registerfile [31:0];
   // Reinicia el banco de registros cuando se activa el reset
    integer i;
    always @(posedge clk) begin
       if (reset) begin
           for (i = 0; i < 32; i = i + 1)
               registerfile[i] <= 32'b0;
        end else if (reg_wr && (waddr != 0)) begin
            // Solo permite escritura si reg_wr está activo y la dirección no es 0 \,
            registerfile[waddr] <= wdata;</pre>
        end
   end
    always @(*) begin
       // Realiza la lectura asincrónica
        rdata1 = registerfile[raddr1];
        rdata2 = registerfile[raddr2];
```

Figura 11. Código de Archivo de registros en Vivado. Fuente: Elaborada por las estudiantes.

Figura 12. Código de PCplus4 en Vivado. Fuente: Elaborada por las estudiantes.

Se tuvo problemas con el módulo de la máquina de estados por lo cual no se adjunta resultado.

Fecha: 22 de octubre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Toma de decisión de cambio de arquitectura y realización y corrección de diagramas de nueva arquitectura.

Acuerdos tomados: Se tomó la decisión de utilizar la arquitectura uniciclo ya que era más sencilla de implementar, y además se empezó nuevamente con los diagramas conociendo la base de estos pero enfocándose en los diagramas de arquitectura uniciclo, y corrigiendo los que ya se tenian.

Los diagramas realizados se adjuntan a continuación:

B-Type




Figura 13. Diagrama para las instrucciones Tipo B Uniciclo. Fuente: Elaborado por las estudiantes.

S type




Figura 14. Diagrama para las instrucciones Tipo S Uniciclo. Fuente: Elaborado por las estudiantes.

R-Type




Figura 15. Diagrama para las instrucciones Tipo S Uniciclo. Fuente: Elaborado por las estudiantes.

Fecha: 27 de octubre, 2024

Participantes: Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Implementación en verilog de correcciones para arquitectura uniciclo.

Acuerdos tomados: Se añadió el módulo de la unidad de control necesaria para la arquitectura uniciclo y se corrige todo lo que no ajusta correctamente.

```
7'b0010011: begin // Tipo I (ej. ADDI, ANDI)
reg_wr = 1;
sel_A = 1; sel_B = 1; // ALU con registro y valor inmediato
rd_en = 0; wr_en = 0;
wb_sel = 0;
       ule Control Unit(
input [31:0] instruction,
output reg [3:0] alu_op,
output reg [2:0] load_type, br_type, // Tipo de carga y tipo de branch
output reg reg wr,
output reg sel_A, sel_B,
output reg sel_A, sel_B,
output reg rd_en, wr_en,
output reg [1:0] wb_sel,
output reg [1:0] wb_sel,
output reg pc_src

// Selección de fuente de escritura (write back)
output reg pc_src
module Control_Unit(
                                                                                                                                                                                                                                                    case (func3)
                                                                                                                                                                                                                                                             3'b000: alu_op = 4'b0000; // ADDI
3'b111: alu_op = 4'b1000; // ANDI
                                                                                                                                                                                                                                                    endcase
                                                                                                                                                                                                                                          end
                                                                                                                                                                                                                                        7'b0000011: begin // Carga (ej. LW)
    reg_Mr = 1; sel_A = 1; sel_B = 1;
    rd_en = 1; wr.en = 9; // Habilita lectura en memoria
    wb_sel = 1;
    alu_op = 4'b0000; // Suma para dirección de memoria
    load_type = func3; // Tipo de carga (byte, half, word)
end
         // Declaración de señales internas
reg [2:0] func3; // Campo func3 de la instrucción
reg [6:0] func7; // Campo func7 de la instrucción
reg [6:0] opcode; // Código de operación de la instrucción
          // Extracción de func3, func7 y opcode de la instrucción
always @* begin
  func3 = instruction[14:12];
  func7 = instruction[31:25];
                                                                                                                                                                                                                                        7'b0100011: begin // Almacenamiento (ej. SW)
reg_wr = 0; sel_A = 1; sel_B = 1;
rd_en = 0; wr_en = 1; // Habilita escritura en memoria
alu_op = 4'b0000; // Suma para dirección de memoria
load_type = func3; // Tipo de almacenamiento (byte, half, word)
                    opcode = instruction[6:0];
          // Definición del comportamiento de la unidad de control basado en el opcode
         // delimitation always @* begin  
// Valores predeterminados para señales de control  
reg_wr = 0; sel_A = 0; sel_B = 0; rd_en = 0; wr_en = 0; 
wb_sel = 2'b00; pc_src = 0; alu_op = 4'b0000;
                                                                                                                                                                                                                                        7'b100011: begin // Branch (ej. BEQ, BNE)
reg_wr = 0; sel_A = 1; sel_B = 0;
rd_en = 0; wr_en = 0;
pc_src = 1; // Señal de salto activada
case (func3)
                                                                                                                                                                                                                                                              3'b000: br_type = 3'b000; // BEQ
3'b001: br_type = 3'b001; // BNE
                                  'b0110011: begin // Tipo R (ADD, SUB, etc.)
                                      valueul: Degin // lipo k (ADD, SUB, etc.)
reg_wr = 1; // Escritura en el registro habilitada
sel_A = 1; sel_B = 0; // Usar registros como entradas de ALU
rd_en = 0; wr_en = 0;
wb_sel = 0; // Escribir el resultado de la ALU en el registro
case (func3)
                                                                                                                                                                                                                                      3'b
endcase
end
                                                                                                                                                                                                                                      7'b0110111: begin // LUI (Upper Immediate)
                                               a'beee: alu_op = (func7 == 7'be100000) ? 4'b1001 : 4'b0000; // SUB o ADD 3'b111: alu_op = 4'b1000; // AND
                                                                                                                                                                                                                                                   reg_wr = 1;
sel_A = 0; sel_B = 1;
rd_en = 0; wr_en = 0;
                                       endcase
                                                                                                                                                                                                                                                    wb_sel = 0;
alu_op = 4'b0000;
```

Figura 16. Código de unidad de control en vivado. Fuente: Elaborada por las estudiantes.

Fecha: 2 de noviembre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Revisión de diagramas finales y elaboración de últimos diagramas para arquitectura uniciclo.

Acuerdos tomados: Se decidió realiza los diagramas el mismo día ya para tener una visión más clara de lo que se debe realizar en los testbench de cada uno de los módulos. Además se inició con la elaboración del informe de proyecto.

Los diagramas realizados se adjuntan a continuación:

Processor




Figura 17. Diagrama para arquitectura Uniciclo. Fuente: Elaborado por las estudiantes.

ALU Decoder




Figura 18. Diagrama para ALU de arquitectura Uniciclo. Fuente: Elaborado por las estudiantes.

Fecha: 4 de noviembre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Corrimiento de testbench para los diferentes módulos.

Acuerdos tomados: Se generaron los testbench por módulo para verificar que funcionaran adecuadamente. Se muestran algunos a continuación:

Instruction Memory_TB




Figura 20. Testbench de la memoria de instrucciones. Fuente: Elaborada por las estudiantes.

Data_Memory_Tb




Figura 20. Testbench de la memoria de datos. Fuente: Elaborada por las estudiantes.

El principal problema que se dio fue que la memoria de instrucciones no leía correctamente el txt con las instrucciones que se deben ejecutar, por lo cual se debe corregir.

Fecha: 6 de noviembre, 2024

Participantes: Andres David Apuy Garro

Temas discutidos: Corrección de problemas leyendo las instrucciones del txt.

Acuerdos tomados: Se corrige el problema haciendo-----:



Figura 20. Testbench de la memoria de instrucciones funcionando bien. Fuente: Elaborada por las estudiantes.

Con esto se pudo proceder con las pruebas necesarias para verificar que el sistema está listo para funcionar correctamente.

Fecha: 10 de noviembre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Informe del proyecto y revisión de problema en que se encicla el valor del mem_data_out en el main por lo cual no avanza correctamente en los resultados de la ejecución de instrucciones.

Acuerdos tomados: Se redacta el informe completo y se empezó a corregir los diagramas.



Figura 22. Testbench del main con problema del mem_data_out. Fuente: Elaborada por las estudiantes.

Fecha: 13 de noviembre, 2024

Participantes: Andres David Apuy Garro

Diego Brenes Poveda

Fátima Cárdenas Obando

Brandy Juliana Jiménez Delgado

Bruno Ramses Mora Villalobos

Ana Victoria Rojas Lazo.

Temas discutidos: Se verifica a pie que los resultados del testbench con las instrucciones esté retornando y realizando lo correspondiente según la instrucción.

Acuerdos tomados: Se verificó que efectivamente las instrucciones se corren de manera correcta. La corrección de los diagramas para las instrucciones tipo B y el general.




Figura 23. Reunión de verificación de testbench contra instrucciones.




Figura 24. Corrección de diagrama general de la microarquitectura como ejemplo.

Fecha: 15 de noviembre, 2024

Participantes: Brandy Juliana Jiménez Delgado

Temas discutidos: Diagramas corregidos según los cambios hechos.

Acuerdos tomados: Se tienen los diagramas finales de la microarquitectura completa y de las instrucciones tipo B.




Figura 24. Diagrama final de microarquitectura implementada.




Figura 25. Diagrama final para instrucciones tipo B de microarquitectura implementada.