

Tarea 6

Memoria Cache y input/output

Integrantes: Diego Hurtado Profesor: Luis Mateu Auxiliar: Jose Astorga Ayudantes: Francisco Muñoz

Gabriel Montañana Pablo Polanco Pregunta 1

1. Pregunta 1

(i) : La etiqueta corresponde a los 16 bits mas significativos de la dirección.

(ii) : La porción que se ocupa para indexar el cache son los 12 bits menos significativos de la etiqueta de la dirección.

Direction	Etiqueta	Linea	Exitoso
a4f28	a4f2	4f2	SI
dc360	dc36	c36	SI
			NO
53014	5301	301	(intercambio
			por 4301)
2301c	2301	301	SI
1c360	1c36	c36	SI
			NO
ec368	ec36	c36	(intercambio
			por 1c36)
			NO
84f20	84f2	4f2	(intercambio
			por 04f2)
dc36c	dc36	c36	SI

La memoria cache podría quedar de la forma: (las otras alternativas son que los cambios se hagan por la otra etiqueta)

linea	Banco 1		Banco 2		
cache	etiqueta	contenido	etiqueta	contenido	
301	5301		2301		
4f2	84f2		a4f2		
c36	dc36		ec36		

Pregunta 2

2. Pregunta 2



Figura 1: Tengo tarea de Lenguajes y estoy peligrando eso, perdon por tan poco $\,$