Fecha de entrega 18 de oct en 23:55 Puntos 100 Preguntas 10 Disponible 15 de oct en 0:00 - 18 de oct en 23:55 Limite de tiempo 90 minutos Intentos permitidos 2



Lee detenidamente las siguientes indicaciones y minimiza inconvenientes:

1. Tienes dos intentos para desarrollar tu evaluación.

7. Solo puedes recurrir al segundo intenció en caso de un problema tecnológico.

perdida de un intento.

4. Asegúrate de tener buena conexión a internet, cierra cualquier programa que pueda consumir el ancho de Banda y no utilices internet móvil.

y no utaces internet movit.

5. Debos empetar a responder el examine prior immerco dis finos antigre del cierre, es decir, misimo a la 89.55 p. m. y la has emado, el mismo se cerraria y no podrá ser calificado.

El tiempo máximo que tienes para resolver cada evaluación es de 90 mínutos.

12. Al terminar de responder e examen debes dar clic en el botó "Erwar todo y terminar" de etra forma.


de que realizarás esta actividad asumiendo de corazó
PACTO DE HONOR?

Volver a realizar el examen


Historial de intentos

	Intento	Hora	Puntaje
MÁS RECIENTE	Intento 1	34 minutos	97.5 de 100


Puntaje para este intento: 97.5 de 100 Entregado el 17 de oct en 17:30 Este intento tuvo una duración de 34 minutos



7.5 / 10 pts Pregunta 2 Un multiplicacr es un selector de datos, mediante la selección de una entre varias entradas de control . Por otra parte, el demultiplicacr realiza la tarea inversa, es decir, permite la distribución de datos desde una unica entrada a varias salidas. Estos, fienen la cual pone en funcionamiento el circuito. una entrada de habilitación enalble Respuesta 3: demultiplexo enalble



10 / 10 pts Los latich pueden, o no, tener entrada de habititación. Además, según como sean sus entradas (negadas o no) su funcionamiento puede variar. Para el siguiente latich 'bar(5)-bar(fi).



Junto con los contadores, los registros de desplazamiento son otra de las aplicaciones más usuales para los circultos secuenciales. En estos, una señal se desplaza por el circulto, según au construcción.

A un registro de desplazamiento con entrada en serie y salida en paralelo de 4 bits se le aplica una señal en su entrada:


OLF 12 3 4 5 6 7 8 9

OLF 12 3 4 5 6 7 8 9

OLF 14 3 4 5 6 7 8 9

OLF 15 5 7 8 9

OLF 15 7 8 9



En el diseño de máquinas de estados se deben seguir una serie de pasos que facilitan la óbtención del circuito final, a partir de las diferentes condiciones del problema.

Los pasos para el diseño de contadores sincronos son:

Obtener el diagrama de estados y la tabla de estados.

Evaluar la tabla de transiciones de los titp-flops.


Simplificación y expresiones lógicas.

Implementación del circuito.

Estes son los pasos requentos para el diseño de contadores sincronos y en general de las máquinas de estados, muy bies.

Pregunta 7

10 / 10 pts





1
Este estado no corresponde a un cambio adecuado, pues la salida A no cambia de manera acorde con la entrada. La salida debería ser 1.

as máquinas de es	tado se puede	en representar med	fiante sus diagra	amas de estado, o me	fiante las tablas	de transiciones correspor	ndient
Dado la siguiente m							
		1					
		1					
A 1		0 D					
1		1	0 0				
(.		c	. \				
B 0		1 0					
		1 0					
		1 0	J				
0							
0 0 Se podría decir que				el diagrama:			
0				el diagrama:			
Se podría decir que 1. Estado prosente D	una de las sig	juientes filas NO co	orresponde con	el diagrama:			
0 Se podria decir que	una de las sig	juientes filas NO co	orresponde con	el diagrama:			
Se podría decir que	una de las sig	guientes filas NO co	orresponde con	el diagrama:			
Se podría decir que 1. Estado presente D 2. Estado presente B	Entrads Entrads	Estado signiente C Estado signiente C C C	Salida Salida 0	el diagrama:			
Se podría decir que 1. Estado presente D 2. Estado presente B 3. Estado presente	una de las sig	Estado signicate C Estado signicate C Estado signicate C Estado signicate C	Salida Salida O Salida	el diagrama:			
Se podría decir que 1. Estado proceste D 2. Estado proceste B 3. Estado proceste A	una de las sig	Estado signiente C Estado signiente C Estado signiente C Estado signiente B	Salida Salida O Salida 1 Salida 1	el diagrama:			
Se podría decir que 1. Estado proceste D 2. Estado proceste B 3. Estado proceste A 4.	una de las sig Entrada 0 Entrada 1 Entrada	utientes filas NO co Estado signierse C Estado signierse C Estado signierse B Estado signierse	Salida Salida O Salida 1 Salida O Salida	el diagrama:			
Se podría decir que 1. Estado proceste D 2. Estado proceste B 3. Estado proceste A	una de las sig	Estado signiente C Estado signiente C Estado signiente C Estado signiente B	Salida Salida O Salida 1 Salida 1	el diagrama:			
Se podría decir que 1. Estado proceste D 2. Estado proceste B 3. Estado proceste A 4.	una de las sig Entrada 0 Entrada 1 Entrada	utientes filas NO co Estado signierse C Estado signierse C Estado signierse B Estado signierse	Salida Salida O Salida 1 Salida O Salida	el diagrama:			
Se podría decir que 1. Estado proceste D 2. Estado proceste B 3. Estado proceste A 4.	una de las sig Entrada 0 Entrada 1 Entrada	utientes filas NO co Estado signierse C Estado signierse C Estado signierse B Estado signierse	Salida Salida O Salida 1 Salida O Salida	el diagrama:			

Este estado no corresponde a un cambio adecuado, pues la salida C estaría cambiando de 0 a 1.

Puntaje del examen: 97.5 de 100