

ARQUITECTURA DEL COMPUTADOR 1

PROYECTO RECORDATORIO "REMEMBRALL" (ENTREGA FINAL)

PROFESOR: JOSÉ OLIDEN SANCHEZ

DIEGO FELIPE GALARZA CHAMORRO
ANDREA ESTEFANIA TIMARAN BUCHELY
ANTONIO YU CHEN

OCTUBRE 2017

DESCRIPCIÓN:

La alarma recordatorio "Remembrall" es un dispositivo portátil de bolsillo pequeño y esférico, en donde el usuario tendrá total interacción con la esfera y podrá revisar tanto la hora como la, o las alarmas que desee programar; Remembrall tiene un máximo de 5 alarmas programables, en donde el usuario puede asignarle un nombre distinto a cada una y que se ajuste a sus necesidades, cada alarma puede tener hasta un máximo de 10 recordatorios en el día por lo que en el momento en que se active un recordatorio la esfera se tornara roja, para que la persona pueda tener una referencia visible de que tiene algún evento, actividad o acción pendiente que debe hacer, mientras la persona no tenga ningún recordatorio la esfera se mantendrá transparente.

Para el prototipo nuestro Remembrall tiene su funcionamiento sobre el lenguaje de programación C en donde llevamos registro de todo el funcionamiento correcto del programa; como producto del proyecto Remembrall funcionará bajo el lenguaje VHDL en el dispositivo FPGA.

ELEMENTOS A UTILIZAR:

Para nuestro proyecto usaremos varios elementos que harán más fácil la comprensión y elaboración de nuestra alarma recordatorio "Remembrall":



La aplicación Draw.io nos permitió realizar el diagrama UML de nuestro prototipo en C y producto final en VHDL para una mejor comprensión del esquema y manejo de funciones.



El lenguaje de programación VHDL es el lenguaje que se utilizó para nuestro producto final y poder realizar las pruebas necesarias en la FPGA.



La FPGA es el dispositivo que nos permitió tener un registro visual de los resultados de nuestro programa al ejecutarlo con el VHDL.

ESPECIFICACIONES Y FUNCIONAMIENTO:

La alarma recordatorio "Remembrall" esta diseñada para darle al usuario la mejor experiencia a la hora de asignar sus respectivas tareas, deberes y/o actividades a realizar durante el transcurso del dia. Ese dispositivo esta compuesto por una bateria recargable integrada, un display esferico interactivo y de facil aprendizaje y adaptación en donde el usuario puede ingresar todos los datos referentes a cada recordatorio (Nombre del recordatorio, horas de activación de la alarma, cantidad de alarmas por recordatorio al día y días de repetición); además nuestro programa cuenta con un código estructurado y seguro el cual esta diseñado especificamente para facilitarle el ingreso de datos y configuracion personalizada del Remembrall; este codigo está implementado en VHDL para poder realizar nuestras pruebas del prototipo en el dispositivo FPGA, pero igualmente tenemos desarrollado el programa en el lenguaje C para poder adaptar nuestro trabajo a cualquier ambiente de desarrollo.

PROTOTIPO:







CONCLUSIONES:

Para nuestro proyecto Remembrall pudimos programar muchas de las funciones principales como lo son la programación de las horas y los minutos por parte del usuario, pero a la vez nos quedaron faltando otras instancias por programar como fueron el guardado y borrado de alarmas, entre otros. Nos encontramos con ciertas dificultades durante la programación del proyecto como lo fueron, principalmente el entendimiento de este nuevo lenguaje de programación y además la interpretación de ciertos datos a la hora de mostrarlos en la FPGA; por otro lado, tuvimos problemas con el tiempo y organización entre los miembros del grupo para reunirnos a programar, así como también dificultades a la hora de verificar el funcionamiento correcto del programa en la FPGA. Además, tuvimos problemas con una explicación que dio el monitor, la cual retrasó parte de la programación y traducción de los datos. El funcionamiento de añadir las horas y minutos respectivos a cada alarma fue desarrollada con éxito, pudimos, después de la elaboración del proyecto, no solo entender casi completamente el lenguaje de programación VHDL sino también aprender sobre la programación orientada a objetos y visualizar los resultados de manera física, comprendiendo que todo lo programado nosotros tiene un funcionamiento físico explicito en dispositivos. Agradecemos las explicaciones realizadas por parte del profesor que nos sirvieron de orientación y guía para la elaboración del proyecto, así como también la intervención del monitor quien resolvió algunas de nuestras dudas y nos oriento en el entendimiento mas profundo del lenguaje de programación VHDL y el funcionamiento y asignación de la FPGA.

ESTRUCTURA:





```
int time = 0;
char ** alarms;
int ** hours;
int * alarmActivated() {
   int * on = (int *) malloc(sizeof(int) * 2);
    * alarm

int * on = (in

on[0] = -1;

on[1] = -1;

for(int i = 0; i < 5; i++) {

    for(int j = 0; j < 10; j++) {

        if(hours[i][j] == time) {

            on[0] = i;

            on[1] = j;
            return on;
void setAlarm() {
        d setAlarm() {
  char * name = (char *) malloc(sizeof(char) * 15);
  printf("Mensaje que desea programar: ");
  scanf("%s", name);
  int repetition, position;
  for(int i = 0; i < 5; i++) {
    printf("%d. %s.\n", i + 1, alarms[i]);
}</pre>
         printf("Posicion en donde desea programar la alarma. Ingrese un numero de 1 a 5: ");
scanf("%d", &position);
position = position - 1;
alarms[position] = name;
         printf("Numero de veces que quiere programar la alarma. Maximo 10 veces: ");
scanf("%d", &repetition);
for(int i = 0; i < 10; i++) {</pre>
                   if(i < repetition) {
   printf("Digite la hora que quiere programar: ");
   scanf("%d", &hours[position][i]);</pre>
                             hours[position][i] = -1;
 void deleteAlarm() {
         int position;
for(int i = 0; i < 5; i++) {
    printf("%d. %s.\n", i + 1, alarms[i]);</pre>
         }
printf("Posicion en donde desea eliminar la alarma. Ingrese un numero de 1 a 5: ");
scanf("%d", &position);
position = position - 1;
alarms[position] = "Vacio";
for(int i = 0; i < 10; i++) {
    hours[position][i] = -1;
}</pre>
 void printAlarms() {
    for(int i = 0; i < 5; i++) {
        printf("%d. %s.\n", i + 1, alarms[i]);
}</pre>
 void printHours() {
    for(int i = 0; i < 5; i++) {
        for(int j = 0; j < 10; j++) {
            printf("%d ", hours[i][j]);
        }
}</pre>
int startTime() {
    int * on = alarmActivated();
    if(on[0] >= 0 && on[1] >= 1) {
        printf("%s", alarms[on[0]]);
}
          printf("%d\n", time);
time = time + 10;
```

```
architecture structural of programar is
begin
  if reset = '0' then
     state <= espera;
                                       signal hora : natural;
                                      signal minutos : natural;
  elsif (rising_edge(clk)) then
     case state is
        when espera=>
           if boE = '1' then
                                   begin
               state <= programar;</pre>
            else
                                      process (Clk) is
           state <= espera;
end if;</pre>
                                      begin
                                         if (rising edge (Clk)) then
         when programar=>
                                            if(botonHora = '0') then
           if boP = '1' then
                                               if (hora = 24) then
               state <= slot;</pre>
                                                   hora <= 1;
            else
                                               else
              state <= programar;
                                                  hora <= hora + 1;
            end if;
                                               end if;
         when slot=>
                                            end if;
            if boS = '1' then
              state <= nombre;
                                            if (botonMinu = '0') then
            else
                                               if (minutos = 59) then
              state <= slot;
                                                  minutos \ll 0;
            end if;
        when nombre =>
if boNo = '1' then
                                               else
                                                  minutos <= minutos +1;
              state <= rept;
                                               end if;
            else
                                            end if;
                                         end if;
              state <= nombre;
            end if;
                                      end process;
         when rept =>
  if boR = '1' then
                                      horasF <= std logic vector(to unsigned (hora,14));</pre>
              state <= tiempo;
                                      minutosF <= std_logic_vector(to_unsigned (minutos,14));</pre>
               state <= rept;
                                  end structural;
             architecture Behavioral of binToBCD is
            begin
                 proceso bcd: process(num bin)
                      variable z: STD_LOGIC_VECTOR(29 downto 0);
                 begin
                       -- Inicialización de datos en cero.
                       z := (others => '0');
                       -- Se realizan los primeros tres corrimientos.
                       z(16 downto 3) := num_bin;
                       for i in 0 to 10 loop
                           -- Unidades (4 bits).
                           if z(17 \text{ downto } 14) > 4 \text{ then}
                                z(17 \text{ downto } 14) := z(17 \text{ downto } 14) + 3;
                           end if;
                           -- Decenas (4 bits).
                           if z(21 \text{ downto } 18) > 4 \text{ then}
                               z(21 \text{ downto } 18) := z(21 \text{ downto } 18) + 3;
                           end if;
                             - Centenas (4 bits).
                           if z(25 \text{ downto } 22) > 4 \text{ then}
                                z(25 \text{ downto } 22) := z(25 \text{ downto } 22) + 3;
                           end if;
                           -- Miles (4 bits).
                           if z(29 \text{ downto } 26) > 4 \text{ then}
                                z(29 \text{ downto } 26) := z(29 \text{ downto } 26) + 3;
                           end if;
                           -- Corrimiento a la izquierda.
                           z(29 \text{ downto } 1) := z(28 \text{ downto } 0);
                       end loop;
                       -- Pasando datos de variable Z, correspondiente a
                      num bcd \leq z(29 downto 14);
                  end process;
             end Behavioral;
```

```
library IEEE;
      use IEEE.STD_LOGIC_1164.ALL;
      use IEEE.STD LOGIC ARITH.ALL;
     lentity divisor is
     port (
        clk50mhz: in STD LOGIC;
        clk1: out STD LOGIC
     );
      end divisor:
     architecture rtl of divisor is
         constant max_count: INTEGER := 5800000;
         signal count: INTEGER range 0 to max count;
         signal clk state: STD LOGIC := '0';
     begin
         gen clock: process(clk50mhz, clk state, count)
         begin
            if clk50mhz'event and clk50mhz='1' then
                if count < max count then
                   count <= count+1;</pre>
                else.
                   clk state <= not clk state;</pre>
                   count \leftarrow 0;
                end if;
             end if;
         end process;
         persecond: process (clk state)
            clk1 <= clk state;</pre>
         end process;
      end rtl;
--FLANCO
signal botonEspera: std_logic;
signal botonProg: std logic;
signal botonS: std logic;
signal botonNo: std logic;
signal botonR: std_logic;
signal botonT: std logic;
--ALPHANUMERIO
signal Clkd:std logic;
signal horaBin : std logic vector(13 downto 0);
signal minutosBin : std logic vector(13 downto 0);
signal alphaNume : std_logic_vector(31 downto 0);
signal seg1 : std_logic_vector(6 downto 0); -- primer siete segmentos derecha izquierda
signal seg2 : std_logic_vector(6 downto 0);
signal seg3 : std_logic_vector(6 downto 0);
signal seg4 : std_logic_vector(6 downto 0);
signal enSlot : std logic;
signal arregloSlot : std_logic_vector(2 downto 0);
signal enEscritura : std_logic;
attribute keep : boolean;
attribute keep of alphaNume: signal is true;
-- REGISTROS SLOTS
   --PRIMER SLOT
signal horal : std logic vector(13 downto 0);
signal minuto1 : std_logic_vector(13 downto 0);
   --SEGUNDO SLOTS
signal hora2 : std_logic_vector(13 downto 0);
signal minuto2 : std logic vector(13 downto 0);
   --TERCER SLOTS
signal hora3 : std_logic_vector(13 downto 0);
signal minuto3 : std logic vector(13 downto 0);
   --CUARTO SLOT
signal hora4 : std_logic_vector(13 downto 0);
signal minuto4 : std_logic_vector(13 downto 0);
```

