

SD2 · 2.º Trabalho · Gestão dos displays para o jogo Guitar Hero · Aula 1

1. Arquitetura a controlar + controlador (malha fechada). Saídas do controlador = comandos sobre a arquitetura; saídas da arquitetura (Start, Tempo) = entradas do controlador. Ligações pelo nome do sinal; /n = barramento de n bits.



Todos os blocos usam o relógio de 100 MHz (CLKBasys). Só a tecla Reset (pelo sincronizador) atua no controlador (PRE/CLR dos FF); os restantes elementos são inicializados pelas saídas do estado S0. Sincronizador do Reset: ativa o Reset de imediato (assíncrono) e só o liberta num flanco do relógio, para os 6 FF saírem de S0 juntos.

2. Fluxograma do controlo e realização direta



Retângulo = estado e saídas ativas (Moore) · Losango = decisão (entrada testada)
Sem a parte opcional: retira-se S5 e o ramo Tempo = 0 vai diretamente para S3.

Algoritmo (secção 2.1 do enunciado)

- **S0** (só com Reset): limpa a memória e o LED Beat, carrega a semente no LFSR, inicializa o temporizador variável.
- **S1**: Ready aceso; o LFSR avança livremente; espera que se carregue Start.
- **S2**: Ready continua aceso; espera que se largue Start.
- **S3** (um ciclo): Ready apaga-se; desloca a memória carregando 2 bits do LFSR em Pos0; troca o LED Beat; começa a contagem.
- **S4**: Waiting aceso enquanto o temporizador conta (Tempo = 1).
- **S5** (opcional, um ciclo): acelera ligeiramente o temporizador e repete a partir de S3.

Ready e Waiting não precisam de latch SR: estão ativas em todos os estados entre acender e apagar (secção 2.4). EnLFSR está ativa em todos os estados (o LFSR avança sempre). Cada passo do jogo dura Periodo + 3 ciclos de relógio.

Realização direta: um flip-flop por estado

FF_S0 = FDPE (PRE = Reset, INIT = 1); FF_S1…FF_S5 = FDCE (CLR = Reset, INIT = 0). Relógio de 100 MHz em todos. Decisão = produto do estado com a condição (desmultiplexer); entradas no mesmo estado = soma lógica.

Estado seguinte	Saídas (Moore)
D_{S0} = 0 (só PRE)	ClrMem = InitLFSR = RstTemp = S0
D_{S1} = S0 + S1·/Start	EnLFSR = S0+S1+S2+S3+S4+S5
D_{S2} = S1·Start + S2·Start	Ready = S1 + S2
D_{S3} = S2·/Start + S5	ShiftMem = TglBeat = StartTemp = S3
D_{S4} = S3 + S4·Tempo	Waiting = S4
D_{S5} = S4·/Tempo	Faster = S5

Sem S5: D_{S3} = S2·/Start + S4·/Tempo e a saída Faster desaparece.

Tabela de transições

Estado	Código Q5…Q0	Condição	Estado seguinte	Saídas ativas
S0	000001	—	S1	ClrMem, InitLFSR, EnLFSR, RstTemp
S1	000010	Start = 0 / 1	S1 / S2	Ready, EnLFSR
S2	000100	Start = 1 / 0	S2 / S3	Ready, EnLFSR
S3	001000	—	S4	ShiftMem, TglBeat, StartTemp, EnLFSR
S4	010000	Tempo = 1 / 0	S4 / S5	Waiting, EnLFSR
S5	100000	—	S3	Faster, EnLFSR

3. Sinais de entrada e saída e a sua natureza

Sinal	Bits	Origem → destino	Natureza	Ativo	Sincronismo	Função
Entradas externas (placa Basys3)						
CLKBasys	1	oscilador (W5) → todos os blocos	relógio	↑	100 MHz	relógio único de todo o sistema
BtnReset	1	tecla BTNU → Sincronizador do Reset	controlo externo	High	assíncrono	põe a máquina de estados em S0 (só isso)
BtnStart	1	tecla BTNC → Sincronizador	controlo externo	High	assíncrono	começa o jogo (carregar e largar)
Entradas do controlador (estado da arquitetura → decisões do fluxograma)						
Reset	1	Sincronizador do Reset → Controlador (PRE do FF_S0, CLR dos outros)	controlo	High	ativa assínc., liberta síncr.	S0 de imediato; os 6 FF saem de S0 no mesmo flanco
Start	1	Sincronizador → Controlador	condição	High	síncrono	sincronizada (2 FF) e sem ressaltos (10 ms)
Tempo	1	Temporizador variável → Controlador	condição	High	síncrono	1 enquanto o temporizador conta; volta a 0 sozinho
Saídas do controlador (comandos sobre a arquitetura; todas de Moore)						
ClrMem	1	Controlador → Memória (CLR), FF Beat (CLR)	comando	High	assíncrono (CLR)	limpa as 4 posições (pausa) e apaga o LED Beat
InitLFSR	1	Controlador → LFSR32 (Init)	comando	High	síncrono	carrega a semente (com EnLFSR = 1)
EnLFSR	1	Controlador → LFSR32 (Enable)	comando	High	síncrono	LFSR avança um passo por ciclo
ShiftMem	1	Controlador → Memória (CE)	comando	High	síncrono	desloca a fila e carrega OutLFSR em Pos0
RstTemp	1	Controlador → Temporizador variável	comando	High	síncrono	para a contagem e repõe o período inicial (0,5 s)
StartTemp	1	Controlador → Temporizador	comando	High	síncrono	começa nova contagem com o período atual
Faster	1	Controlador → Velocidade	comando	High	síncrono	(opcional) período −5 ms, mínimo 0,2 s
TglBeat	1	Controlador → FF Beat (CE)	comando	High	síncrono	troca o estado do LED Beat (uma vez por passo)
Ready	1	Controlador → LED LD0	sinalização	High	—	jogo pronto a começar (S1, S2)
Waiting	1	Controlador → LED LD2	sinalização	High	—	à espera do fim do tempo de um passo (S4)
Estado[5:0]	6	Controlador → LEDs LD10…LD15	depuração	High	—	Q dos 6 flip-flops: mostra o estado ativo
Sinais internos da arquitetura (dados)						
OutLFSR[1:0]	2	LFSR32 → Memória (Data)	dados	—	síncrono	corda nova: 00 pausa, 01 cima, 10 meio, 11 baixo
Pos0…Pos3	4×2	Memória → Gestão dos displays	dados	—	síncrono	corda de cada display (Pos0 = esquerda)
Periodo[27:0]	28	Velocidade → Temporizador	dados	—	síncrono	tempo de um passo em ciclos de 10 ns
Saídas externas (placa Basys3)						
Seg[6:0]	7	Gestão dos displays → cátodos CA…CG	dados (display)	Low	varrimento 2 kHz	a, g ou d conforme a corda; pausa apagado
DP	1	Gestão dos displays → cátodo DP	dados (display)	Low	—	sempre apagado (1)
An[3:0]	4	Gestão dos displays → ânodos AN0…AN3	controlo	Low	varrimento 2 kHz	ativa um display de cada vez
LedBeat	1	FF Beat → LED LD1	sinalização	High	síncrono	pisca ao ritmo do temporizador variável

Transcodificador das cordas (TranscodCordas, segmentos abcdefg ativos a Low)

OutLFSR / Pos	`00`	`01`	`10`	`11`
Corda (segmento)	pausa (nenhum)	cima (a)	meio (g)	baixo (d)
Seg[6:0] = abcdefg	`1111111`	`0111111`	`1111110`	`1110111`