




中山大學
SUN YAT-SEN UNIVERSITY



计算机组成原理

第六章：计算机系统总线

中山大学计算机学院
陈刚

2022年秋季


7.1 总线概述

模块结构与互连

- 计算机系统是由多个基本模块连接而成

■ 拓扑结构(Topology Structure)

把计算机系统中各个部件或模块甚至计算机系统称为**结点**，
结点的位置及其互连的几何布局称为**拓扑结构**



互连拓扑结构

□ 常见的互连拓扑结构

■ 星形结构(Star)


■ 树型结构(Tree)

■ 交叉开关结构
(Crossbar)


■ 总线结构(Bus)

■ 环形结构(Ring)


总线是最常用的一种拓扑结构，也被为广播式网络




星型




树型



交叉开关



总线型



环型

总线概述


□ 为什么要用总线？

- 低成本：一组线路能被多种设备共享
- 多功能性：易于增加新设备

□ 什么是总线？

- 连接两个以上部件或设备的信息通路
- 各个部件或设备的共享传输介质

□ 总线上信息的传送：




□ 总线性能主要受限于：

- 总线长度(The length of the bus)
- 总线连接的设备数(The number of devices on the bus)


总线概述

- 总线的基本组成



三态门与总线电路


□ 双向总线电路(74LS245)



To Seven Other Channels

Copyright © 2016, Texas Instruments Incorporated

□ 单向总线电路(74LS244)



Copyright © 2016, Texas Instruments Incorporated

总线概述

总线特点

- 能够大大降低计算机模块之间互连的复杂性，减少连接线的数量
- 模块之间所需的多个连接器接口统一为模块与总线之间单一的连接控制接口
- 当大量设备同时工作时，分时共享的总线通路会因竞争而严重降低部件之间信息交换的效率

总线的分类

- **芯片内总线**：在芯片内部各元件之间提供连接
 - 如：CPU芯片内部各寄存器、ALU、指令部件之间的总线连接
 - 速度快、基本没有统一的标准
- **系统总线**：在计算机系统主要功能部件(CPU、主存MM和各种I/O控制器)之间提供连接
- **通信总线**：主机和I/O设备之间或计算机系统之间提供连接

总线的分类


- 系统总线：在计算机系统主要功能部件(CPU、主存MM和各种I/O控制器)之间提供连接
 - [单总线结构](#)

将CPU、MM和各种I/O适配卡通过底板总线(Backplane Bus)互连，底板总线为标准总线(Industry standard)

总线结构

□单总线结构

- 多设备竞争总线
- 多种速度差异大的设备连接在一条总线，性能受限
- 扩展能力差



总线的分类

- 系统总线：在计算机系统主要功能部件(CPU、主存MM和各种I/O控制器)之间提供连接

- 单总线结构

将CPU、MM和各种I/O适配卡通过底板总线(**Backplane Bus**)互连，底板总线为标准总线(Industry standard)

- 多总线结构

将CPU、Cache、MM和各种I/O适配卡通过局部总线、处理器-主存总线、高速I/O总线、扩展I/O总线等互连。主要有两大类：

- ◆ **Processor- Memory Bus** (Design specific or proprietary)

- ◆ **I/O Bus** (Industry standard)

总线结构


□ 多总线结构

◆ Processor-Memory Bus

连线短且速度快，仅需与内存匹配，使CPU-MM之间达最大带宽

◆ I/O Bus


连线长且速度慢，需适应多种I/O设备




总线结构

□ 多总线结构

- 改善设备对总线使用竞争
- 增加系统外接设备数量
- 允许速度差异大的设备连接在一条总线




Intel 体系结构中特指的“系统总线”



系统总线的组成


- 系统总线通常由一组控制线、一组数据线和一组地址线构成。有些总线没有单独的地址线，地址信息通过数据线来传送，称之为数据/地址复用
- 按功能或信号类型分类
 - 数据线(Data Bus)：承载在源和目部件之间传输的信息。数据线的宽度反映一次能传送的数据的位数/能力
 - 地址线(Address Bus)：给出源数据或目的数据所在的主存单元或I/O端口的地址。地址线的宽度反映最大的寻址空间
 - 控制线(Control Bus)：用来传输定时信号和命令信息，控制总线决定总线功能的强弱和适应性

Example: The Pentium 4's Buses



总线系统的基本组成

- 总线系统的逻辑结构



总线设备

- 从总线使用权的角度,总线分为主设备和从设备

- 总线主设备

- ◆能够申请并获得总线使用权的设备

例：CPU是总线主设备

- ◆具有控制总线的能力，发起总线事务

- 总线从设备

- ◆不具有申请总线使用权的设备

例：存储器模块是总线从设备

- ◆被总线事务激活的模块或设备

- 总线源设备和目标设备

- 总线源设备：发送数据的设备

- 总线目标设备：接收数据的设备


任一时刻，一条总线上只允许
存在一个主设备

总线设备

- 从访问总线设备方法，总线设备分为存储器设备和I/O设备
 - 存储器设备
 - ◆使用访问存储器的方法访问的设备
 - ◆访存型总线指令
 - 例：主存储器是存储器设备
 - I/O设备
 - ◆使用访问I/O的方法访问的设备
 - ◆I/O型总线指令
 - 例：磁盘是I/O设备


总线设备

各种设备如何与总线连接？ 如何管理总线的使用？



总线控制器

- 总线设备使用总线的过程




总线控制器

- 功能
 - 总线系统资源的管理
 - ◆对存储空间、设备端口空间、通道、中断等进行分配、启动等操作
 - 总线系统的定时：产生总线时序和总线命令
 - 总线的仲裁：确定哪个主设备获总线使用权
 - 总线的连接
 - ◆不同总线协议之间的转换
 - ◆完成总线之间的连接


总线控制器

- 总线设备使用总线的时序



总线控制器

- 总线设备使用总线的状态转换



总线特性

总线标准是指总线上的设备，通过总线进行连接和传输时，应该遵守的一些协议和规范

1. 物理特性 尺寸 形状

2. 电气特性 传输方向 和有效的电平范围

3. 功能特性 每根传输线的 功
能

{ 地址
数据
控制

4. 时间特性 信号的 时序 关系

7.2 总线设计

总线设计要素

□ 总线设计考虑的因素

选项

总线宽度

数据宽度

传输大小

总线主设备

分离 (**split**)

事务处理

时序

高性能

分离数据和地址线

越宽越快

(例如, **32位**)

多字传输的总线开销小

多 (需要仲裁)

是

分离请求和应答信息包

具有高带宽

(需要多个主部件)

同步

低成本

复用地址和数据线

越窄越便宜

(例如, **8位**)

单字传输简单

一个 (无需仲裁)

否

连续连接

便宜

具有低延迟

异步

总线设计要素

- 总线设计的基本要素

- ①信号线类型(Signal line type):

- 专用(Separate) / 复用(Multiplexed)

- ②仲裁方法(Arbitrating):

- 集中式(Center) / 分布式(distributed)

- ③定时方式(Timing):

- 同步通信 (Synchronous) / 异步通信 (Asynchronous)

- ④事务类型(Bus Transaction):

- 总线所支持的各种数据传输类型和其他总线操作类型

- 如：存储器读、存储器写、I/O读、I/O写、读指令、中断响应等

总线设计要素

- 总线设计的基本要素

⑤总线宽度(Bus Width): 总线上一次传输的数据位数

⑥总线频率: 以MHz为单位的总线信号节拍速度

⑦总线带宽(Bus Bandwidth):

单位时间内在总线上传输的最大数据量(传输能力的度量), 又称数据传输率

总线带宽 = (总线宽度/8bits) × 总线工作时钟频率

**提高总线带宽的途径: 加大总线宽度、
提升工作时钟频率、恰当的协议设计**

总线带宽举例

- 总线带宽(Bus Bandwidth), 又称数据传输率

相当于公路的最大载客量。如, 一高速公路每车道最多每5分钟发一辆车, 每辆车最多50人, 共有6个车道, 则最大流量为多少?

最大载客量: $6\text{道} \times 12\text{车/小时} \times 50\text{人/车} = 3600\text{人/小时}$

总线带宽=总线宽度×总线工作频率

(2009年考研题)假设某系统总线在一个总线周期中并行传输4字节信息, 一个总线周期占用2个时钟周期, 总线时钟频率为10MHz, 则总线带宽是()

A、10MB/s B、20MB/S C、40MB/S D、80MB/S

信号线类型

- 总线的信号线类型有：专用、复用

- 专用信号线

- ◆ 信号线专用来传送某一种信息

- 复用信号线

- ◆ 信号线在不同的时间传输不同的信息

- 信号分时复用的优缺点

- ◆ 优点：减少总线条数，缩小体积、降低成本

- ◆ 缺点：总线模块的电路变复杂，且不能并行

例如，使用分立的数据线和地址线，使得数据信息专门由数据线传输，地址信息专门由地址线传输。

例如，许多总线采用数据/地址线分时复用方式，用一组数据线在总线事务的地址阶段传送地址信息，在数据阶段传送数据信息。这样就使得地址和数据通过同一组数据线进行传输。

总线设计

□ 总线被多个设备共享，但每一时刻只能有一对设备使用总线传输信息

□ 为什么要进行总线仲裁？

总线被连接在其上的所有设备共享，若没有控制，当多个设备需要通信时，每个设备都试图为各自传输将信号送到总线上，这样会产生总线混乱。故必须进行总线仲裁。

□ 如何避免总线混乱？

- 在总线中引入一个/多个总线主设备，只有主设备能控制总线
- 利用总线仲裁决定哪个总线主设备将获得下次的总线使用权



总线仲裁

总线仲裁

- 定义：总线主设备请求并获得总线控制权的过程
- 作用：防止多个总线主设备同时控制总线，合理地分配总线资源
- 主要方式
 - ◆ 集中式与分布式
 - ◆ 固定优先权和动态优先权
 - ◆ 设备请求仲裁、控制器查询仲裁、串行仲裁以及并行仲裁、... ..

集中式串行总线仲裁

□ 串行总线仲裁



■ Advantage:

- ① 简单，只需几根线就能按一定优先次序实现总线裁决
- ② 易扩充设备(flexible)

■ Disadvantages:

- ① 不能保证公平性
- ② 对电路故障很敏感
- ③ 串行仲裁限制了总线性能

集中式并行总线仲裁

□ 并行仲裁策略：固定优先权

例：4个总线设备0、1、2、3的优先权从低到高，总线使用请求信号分别为REQ0、REQ1、REQ2和REQ3，应答信号分别为GRANT0、GRANT1、GRANT2和GRANT3。


$$GRANT0 = \overline{BUSY} \cdot \overline{REQ3} \cdot \overline{REQ2} \cdot \overline{REQ1} \cdot REQ0$$

$$GRANT1 = \overline{BUSY} \cdot \overline{REQ3} \cdot \overline{REQ2} \cdot REQ1$$

$$GRANT2 = \overline{BUSY} \cdot \overline{REQ3} \cdot REQ2$$

$$GRANT3 = \overline{BUSY} \cdot REQ3$$

集中式并行总线仲裁



$$GRANT0 = \overline{BUSY} \cdot \overline{REQ3} \cdot \overline{REQ2} \cdot \overline{REQ1} \cdot REQ0$$

$$GRANT1 = \overline{BUSY} \cdot \overline{REQ3} \cdot \overline{REQ2} \cdot REQ1$$

$$GRANT2 = \overline{BUSY} \cdot \overline{REQ3} \cdot REQ2$$

$$GRANT3 = \overline{BUSY} \cdot REQ3$$

固定优先权的集中
式并行仲裁逻辑

冲突检测方式仲裁

- 基本思想：

当某个设备要使用总线时，它首先检查一下是否有其他设备正在使用总线

如果没有，那它就置总线忙，然后使用总线；

若两个设备同时检测到总线空闲，则可能会同时使用总线，此时发生冲突；

一个设备在传输过程中，它会侦听总线以检测是否发生了冲突；

当冲突发生时，两个设备都会停止传输，延迟一个随机时间后再重新使用总线

- 一般用在网络通信总线上，如：Ethernet总线

总线定时方式

□ 总线的定时传送？

- 取得总线控制权的设备如何控制总线进行总线操作呢？
 - 如何来定义总线事务中的每一步何时开始、何时结束呢？
- 这就是总线通信的定时问题

总线定时方式

总线定时传送控制

- 目的：使总线上的各个事件协同工作

- 方法一，同步总线

- 设置一个供总线上所有设备所使用的统一时钟，设备之间的相互操作按照预先约定的时间关系而进行

- 方法二，异步总线

- 采用“握手机制”在事件就绪时通知对方

总线定时方式

□ 总线通信的定时方式

■ **Synchronous (同步)**: 各个部件采用统一时钟信号进行同步

■ 协议简单，速度快，接口逻辑少。由于时钟偏移问题，同步总线不能很长

■ 用途：用于部件之间距离短、存取速度较一致的场合。如 CPU 内部总线、处理器局部总线等采用同步总线


■ **Asynchronous (异步)**: 各个部件采用应答方式进行通信

■ 允许各个部件之间的速度有较大的差异

■ 用途：用于具有不同存取速度的设备之间进行通信。如连接外设或者其他机器的 I/O 通信总线

简单的同步协议——以时钟为基础的协议

□ 一个总线事务：地址阶段 + 数据阶段 + ... + 数据阶段



□ 控制线上有一个时钟信号进行定时，有确定的通信协议


■ Advantage(优点): 控制逻辑少而速度快

■ Disadvantages(缺点):

- ① 所有设备在同一时钟速率下运行，以最慢的设备为准
- ② 由于时钟偏移问题，同步总线不能很长

简单异步协议——以请求应答为基础的协议

写事务




总线传送控制

1) 同步方式

优点：①电路简单

②适合高速设备的数据传输


缺点：高速设备和低速设备间只能用低速设备的速度来传输数据



有没有一种可以综合异步和同步优点的传送方式？

2) 异步方式



- 比同步方式慢
- 总线频带窄
- 总线传输周期长



总线传送控制

3) 半同步方式

wait/ready信号是单向的，不是互锁的



半同步方式适用于系统工作速度不高，但又包含了许多工作速度差异较大的各类设备的简单系统

总线传送控制


4) 分离方式

总线**读周期**分成两个子周期:

■ **寻址**子周期

■ **数据传送**子周期

在两子周期之间, 退出总线, 从设备准备数据




分离方式适用于有
很多主模块
(如多个处理器或多个
DMA设备)的系统

总线数据传输方式


1) 基本数据传输方式

基本数据传送模式



2) 分组(burst猝发)数据传输方式: 提高总线数据传输率

成组数据传送模式



总线数据传输方式

例：某总线地址命令处理时间为1个时钟周期，一个数据传送的时间为2个时钟周期，共传送1024个数据。

■ **基本数据传送方式：**

$$3 \text{ 周期/数据} \times 1024 \text{ 数据} = 3072 \text{ 周期}$$

总线数据传输方式

例：某总线地址命令处理时间为1个时钟周期，一个数据传送的时间为2个时钟周期，共传送1024个数据。

■ **成组数据传送方式：**每组4个数据

◆ 传送一组数据需要的时间为

$$1\text{周期/地址} \times 1\text{地址/组} + 2\text{周期/数据} \times 4\text{数据/组} = 9\text{周期/组}$$

◆ 传送这1024个数据需要的时间为

$$9\text{周期/组} \times 1024\text{数据} \div 4\text{数据/组} = 2304\text{周期}$$

◆ 平均每个数据的传输时间为：

$$2304\text{周期} \div 1024\text{数据} = 2.25\text{周期/数据}$$

总线数据传输方式

例：某总线地址命令处理时间为1个时钟周期，一个数据传送的时间为2个时钟周期，共传送1024个数据。

■ 成组数据传送方式：每组256个数据

◆ 传送一组数据需要的时间为

$$1\text{周期/地址} \times 1\text{地址/组} + 2\text{周期/数据} \times 256\text{数据/组} = 513\text{周期/组}$$

◆ 传送这1024个数据需要的时间为

$$513\text{周期/组} \times 1024\text{数据} \div 256\text{数据/组} = 2052\text{周期}$$

◆ 平均每个数据的传输时间为

$$2052\text{周期} \div 1024\text{数据} = 2.004\text{周期/数据}$$

联系方式

□Acknowledgements:

□This slides contains materials from following lectures:

- Computer Architecture (ETH, NUDT, USTC, SYSU)

□Research Area:

- 计算机视觉与机器人应用计算加速,
- 人工智能和深度学习芯片及智能计算机

□Contact:

- 中山大学计算机学院
- 管理学院D101 (图书馆右侧)
- 机器人与智能计算实验室
- cheng83@mail.sysu.edu.cn

