## **AVRCIS**

AVRCIS is the simple include file for avrasm2 that is activating complex instruction set mode.

Defreg

## **CONTENT**

- 1. AVRCIS
- 1.1. PACKAGE
- 1.2. CAPTCHURING CPU INSTRUCTIONS
- 1.3. COMPLEX REGISTERS
- 1.4. COMPLEX INSTRUCTIONS
- 2. AVRCIS CONTROL
- 2.1. DEFREG
- 2.2. ISREG() / \_ISREG()
- 2.3. REG()
- 3. COMPLEX INSTRUCTION SET
- 3.1. PUSH
- 3.2. POP
- 3.3. LDS
- 3.4. STS
- 3.5. LDD
- 3.6. STD
- 3.7. LD
- 3.8. ST

- 3.9. LPM
- 3.10. ELPM
- 3.11. IN
- 3.12. OUT
- 3.13. MOV
- 3.14. MOVW
- 3.15. BST
- 3.16. BLD
- 3.17. SBRS
- 3.18. SBRC
- 3.19. ROL
- 3.20. ROR
- 3.21. LSL
- 3.22. LSR
- 3.23. ASR
- 3.24. INC
- 3.25. DEC
- 3.26. AND
- 3.27. ANDI
- 3.28. OR
- 3.29. ORI
- 3.30. EOR
- 3.31. EORI
- 3.32. NEG
- 3.33. COM
- 3.34. ADIW
- 3.35. SBIW
- 3.36. ADD
- 3.37. ADDI

- 3.38. ADC
- 3.39. ADCI
- 3.40. SUB
- 3.41. SUBI
- 3.42. SBC
- 3.43. SBCI
- 3.44. CP
- 3.45. CPI
- 3.46. SWAP
- 3.47. CPC
- 3.48. CPSE
- 3.49. MUL
- 3.50. MULS
- 3.51. MULSU
- 3.52. FMUL
- 3.53. FMULS
- 3.54. FMULSU

# 4. PSEUDOINSTRUCTIONS

- 4.1. LDI
- 4.2. CPI\_
- 4.3. ADDI
- 4.4. ADCI\_
- 4.5. SUBI
- 4.6. SBCI\_
- 4.7. ANDI
- 4.8. ORI\_
- 4.9. EORI\_ / XORI\_

```
4.10. MOVI_
4.11. OUTI_ / OUTIW_
4.12. OUTI_
```

## 5. AFTERWORDS

# 6. ABOUT

# 1. AVRCIS: как это работает?

в avrasm (и вероятно не только в нём) есть возможность перехватить инструкции — т. е. перенаправить инструкцию в указываемый макрос:

пример перехвата инструкции 'пор':

avrasm2 позволяет объявить single-line макрос с тем-же именем что и у мнемоники. этот макрос перенаправляет выполнение в уже multi-line макрос 'nop\_' внутри которого помимо

собственных дел надо будет выполнять и оригиналную инструкцию 'nop'. это становится возможным благодаря директиве #undef которая в совокупности с последующим #define временно андефинирует single-line макрос 'nop' в промежутке осуществляя таким образом оригинальную инструкцию 'nop'.

используя этот трюк AVRCIS перехватывает большую часть инструкций процессора (все требующие хотя-бы одного операнда в виде регистра). для чего?

### 2. КОМПЛЕКСНЫЕ РЕГИСТРЫ

представьте себе что регистр(ы) в инструкциях - это не имена конкретных регистров, а просто имена с каждым из которых ассоциировано число — 32-битная регистровая маска — по одному биту на каждый физический регистр процессора. если бит в маске равен 1 значит соответствующий ему физический регистр процессора является частью комплексного регистра представляемого маской.

#### например:

```
      defreg xl, 1 << 26</td>
      ; объявляем регистр xl соотвесттвующий регистру r26

      defreg xh, 1 << 27</td>
      ; объявляем регистр xh соотвесттвующий регистру r27

      defreg x, 1 << 26 | 1 << 27</td>
      ; объявляем регистр x как регистры: r26 и r27
```

общее количество физических регистров выбранных по маске может быть любым: от 0 до 32. их комбинации никак не ограничены:

					+		
r0		r	rl				
r1			rh				User Reated
r2							
r3							
r4							
r5				Unde	efii	ned	(free)
r6							
r7							
r8			FLAG2				?
r9			zero				Instruction Set Related
r10			TCNTHL				
r11		TCNTH	TCNTHH				System Timer
r12			CSPL				Core Stack Pointer Low
r13			iff				
r14			gl				
r15		g	gh				Interrupt Related
r16			il				
r17		i	ih				

r18				FLAG0		System Flag Register 0
r19				tmp		Instruction Set Related
r20				al		
r21		ab	a	ah		
r22		ab		bl		
r23			b	bh		
r24				tl		
r25		tx	t	th		
r26				хl		User Reated
r27	ху		Х	xh		
r28	^y			yl		
r29		yz	У	yh		
r30		y Z		zl		
r31			Z	zh		

## МАКРООПРЕДЕЛЕНИЕ

тело макроопределения выделяется из следующей после заголовка х-зоны

`name:: -.next в.end - spcs in def macro title

-! как пате символ

-:B::

#### asm3d

- name's begin and end

в теле макроопределения возможны ссылки на метку '.next' которая всегда указывает на конец макроопределения ( «за» макроопределение ):

```
: name
            brne .next
       .next:
push ^t
```

```
push ^t
```

An interrupt handler entering should look like:

```
in iff, SREG mov g, z
...
mov z, g
out SREG, iff reti
```

объявляем регистр name как совокупность регистров: r0, r7, r30 и r31

```
defreg name, (1 << 0) | (1 << 7) | (1 << 30) | (1 << 31)
                                      r31
push
                                push
       name
                                push
                                push
                                     r7
                                push r0
pop
       name
                                pop
                                       r0
                                       r7
                                pop
                                       r30
                                pop
                                       r31
                                pop
```

следует однако помнить что маска «не помнит» последовательности физических регистров в которой они присваивались объявляемому комплексному регистру:

```
defreq a, (1 << 0) \mid (1 << 1) defreq b, (1 << 1) \mid (1 << 0)
```

^ регистр 'a' – то-же что и регистр 'b': регистры r0 и r1

# 3. КОМПЛЕКСНЫЕ ИНСТРУКЦИИ

а теперь представьте себе что инструкции «видят» и «умеют» работать с такими комплексными регистрами и генерируют код в соответствии со своей к*омплексной интерпретацией* — т. е. тем, как описывается данная инструкция если её распределить по разрядности на несколько регистров.

одиночная инструкция процессора, перехваченная AVRCIS, генерирует последовательность команд которая работают с физическими регистрами процессора указанными в маске, и которая описывают операцию в той разрядности, которая соответствует общему количеству физических регистров по маске:

example:

```
defreg x1, (1 << 26) defreg xh, (1 << 27)
```

```
defreg x, reg( xl ) | reg( xh )
push
     xl
                               push r26
                                     r27
push
     Х
                               push
                               push
                                      r26
ldi x, 0x2211
                               ldi
                                     r26, 0x11
                               ldi
                                      r27, 0x22
                                      r26
pop
                               pop
                               pop
                                      r27
```

перехваченные инструкции умеют «видеть» и работать с такими комплексными регистрами генерируя код выполняющий нужные операции, с нужными регистрами и с нужной разрядностью:

вот некоторые примеры таких инструкций:

```
defreg t, ( 1 << 24 ) | ( 1 << 25 )
defreg x, ( 1 << 26 ) | ( 1 << 27 )
defreg tx, reg(t) | reg(x)
                                    r24
push
                               push
                               push
                                     r25
                               push r26
push x
                               push r27
ldi
      x, 0x1234
                               ldi
                                     r26, 0x34
                               ldi
                                     r27, 0x12
lds
      t, ( adr )
                               lds
                                    r24, ( adr )
                                    r25, (adr + 1)
                               lds
      t, x
                                     r24, r26
add
                               add
                                     r25, r27
                               adc
                                    r25
ror
                               ror
                                     r24
                               ror
      t, 13
                                    r25, 5
bst
                               bst
      ( adr ), t
                               sts
                                     (adr + 1), r25
                                    (adr + 0), r24
                               sts
pop
                               pop
                                     r27
                                     r26
                               pop
                                     r25
pop
                               pop
                                     r24
                               pop
```

ИНТЕРЕСНЫЙ ВОПРОС: какой разрядности система команд процессора для которого написан пример выше?

в примере мы вначале объявляем некоторый комплексный регистр с именем  $'\mathbf{t}'$  которому присваиваем маску: ( 1 << 24 ) | ( 1 << 25 ) которая говорит нам что регистр  $'\mathbf{t}'$  это два физических регистра: r24 и r25.

также, мы объявляем регистр ' $\mathbf{x}$ ' которому присваиваем маску ( 1 << 26 ) | ( 1 << 27 ) которая говорит нам что регистр ' $\mathbf{x}$ ' это два физических регистра: r26 и r27.

и наконец мы объявляем регистр ' $\mathbf{t}$ ' соответствующий регистру ' $\mathbf{t}$ ' и регистру ' $\mathbf{x}$ ' — т. е. регистрам: r24, r25, r26 и r27

соответственно например такую инструкцию как '**push**', выполненую с регистром ' $\mathbf{t}$ ' в качестве операнда можно интерпретировать как:

понятно что ответная команда '**pop**' выполненная с той-же маской должна соответствовать своему антиподу:

обратите внимание на различную последовательность отработки регистров по маске: 'push' идёт снизу-вверх (low-high), а 'pop' наоборот — сверху-вниз (high-low)

но как видно из примера выше — комплексно можно интерпретировать не только инструкции '**push**' и '**pop**', но и также практически все, другие инструкции, работающие с регистрами "ложатся" в комплексную интерпретацию.

ещё раз возвращаясь к вышеприведённому примеру следует заметить что можно объявить регистр 'tx' и присвоить ему регистр 't' и регистр 'x' и в таком случае не делать вначале два '**push**' и в конце два '**pop**', а лишь по одному:

```
defreg t, ( 1 << 24 ) | ( 1 << 25 )
defreq x, (1 << 26) | (1 << 27)
defreg tx, reg(t) | reg(x)
push tx
                            push r24
                            push r25
                            push r26
                            push r27
ldi x, 0x1234
                            ldi r26, 0x34
                            ldi r27, 0x12
                            lds r24, ( adr )
lds
   t, ( adr )
                            lds
                                 r25, (adr + 1)
     t, x
                            add
                                r24, r26
add
                                 r25, r27
                            adc
                                 r25
     t.
ror
                            ror
                                  r24
                            ror
bst t, 13
                                r25, 5
                            bst
sts (adr), t
                                (adr + 1), r25
                            sts
                                 ( adr ), r24
                            sts
                                 r27
pop
     tx
                            pop
                            pop
                                  r26
                            pop
                                  r25
                                  r24
                            pop
```

на самом деле практически все инструкции процессора «ложаться» на комплексный лад. и вот именно эта мультирегистерная интерпретация команды и называется комплексной

инструкцией — работающей со всеми регистрами по маске

AVRCIS перехватывает все инструкции требующие как минимум одного регистрового параметра. Сюда НЕ входят:

– инструкции без параметра: nop, cli, wdr, sleep, ijmp, ret, ...

– инструкции для доступа к IO: sbis, sbic, sbi и cbi

инструкции переходов: brxx, (r/i)jmp, (r/i)call

командами не имеющими очевидной комплексной интерпретации являются на текущий момент:

## 1.4. PACKAGE

AVRCIS package's available for download from my git repository <a href="https://github.com/digics/AVRCIS">https://github.com/digics/AVRCIS</a>

the package contains two forms of include file:

cis.inc - normal(human readable) version: ~600KB

cis0.inc - the shortest version(recommended): ~400KB

user should include one of the file form above in it's own project as earlier as possible:

```
.include ".../cis0.inc"
```

I also be glad to publish the AVRCIS source file but it's requiring an external \_s3m-parser to be compiled into avrasm2's friendly form. please contact me if you're intresting of how to do that. however take a look at the sources in:

```
cis.src - AVRCIS _s3m-source: ~45 KB
```

the \_s3m-parser is powered by gawk. it's allows to placing a commands inside an assembler's commentaries. The commands including defining/calling special s3m-macros and supporting an duplication command.

finally this document is also included in AVRCIS package:

cis.doc

## РАЗРЯДНОСТЬ ОПЕРАЦИИ

обычно разрядность операции определяется в мнемонике. я сам долгое время

использовал макросы типа:

```
ldiw r26, r27, val
```

а позже, такие как:

ldix val

в обоих вариантах в самой мнемонике закладывается разрядость производимой операции. в первом примере это буква 'w' указывающая на то что операция имеет разрядность 16 бит.во втором случае это имя 16-битного регистра в конце мнемоники.

при использовании AVRCIS разрядность операции определяется выбором регистра.

ldi x, val

это значительно улучшает все показатели в сравнении с двумя первыми вариантами:

ldi x, val

#### **ARCHITECTURE**

архитектура AVRCIS предполагает что из 32ух физических регистра процессора — два регистра используются для обеспечения её работы:

 регистр 'tmp' (r19) который используют в качестве временного хранилища инфомации

внимание! использование временного регистра при имплементации содержит в себе предупреждение

прерывание может произойти между командой загрузки во временный регистр **tmp** значения и командой его использующей. Обработчики прерываний либо не должны включать в себя команды использующие временный регистр(псевдоинструкции), либо сохранять\восстанавливать регистр tmp на входе\выходе обработчика прерывания.

данный регистр позволяет

- регистр 'zero' (r9) содержащий всегда ноль

я являюсь человеком жадным до регистров и, всё-же, после взвешивания всех факторов эти два регистра были включены в имплементацию.

с помощью регистра 'tmp' мы закрываем «бреши» в системе команд AVR и по другому это вообще-то всё равно никак не сделать

регистр хранящий нулевое значение тоже весьма полезен позволяя в некоторых(на самом деле не таких уж и редких) случаях облегчить имплементацию той или иной инструкции. К тому-же его мы можем расположить в нижнем регистер сэте

#### **INSTRUCTION SET**

набор команд AVR содержит очевидные «дыры».

#### например:

- существует команда вычитания из регистра числа, а команды аналогичного сложения отсутствуют; тоже с флагом переноса
- существует команда EOR обеспечивающая ксоринг регистра и регистра, но отуствует команда ксоринга регистра и числа
- практически все инструкции работающие с регистром и числом могут работать только с 16тью старшими регистрами процессора

при разработке AVRCIS, такие «дыры» в инстракшен сэте множественно вызывали недоумение по поводу того что-же с этим делать. и было принято решение «выровнять» ситуацию в этом плане с помощью описания псевдоинструкций - «умеющих» делать то, что не заложено в оригинальном instruction set.

по большей части это «умение» основано на загрузке в регистр tmp некоторого значения и осуществления требуемой операции с использованием этого регистра:

```
ldi tmp, 100 add xl, tmp
```

Ещё одной «дырой» в архитектуре AVR является очевидная оплошность разработчиков в том, как сохраняется адрес возврата в стэке при использоании команды (r)call или при возникновении прерывания:

AVR "пушит» в стэк сначала младший байт адреса возврата, затем старший. Учитывая что указатель стэка декрементальный получается так что в памяти вначале располагается старший байт, а затем младший в то время как всё остальное в AVR работает наоборот — сначала младший и затем старший. это явная ошибка разработчиков платформы AVR которая говорит об уровне их профессионализма (НЕДАЁЛКИЕ ЛОХИ)

данная бага вызывает к сожалению нехорошие последствия. Ведь это означает в том числе например что и 'push' с 'pop' должны выполнять инструкции в противоположном направлении - «пушить» вначале младший регистр и затем старший.

```
call 10 . . . . 10:
```

А это приводит к тому что в памяти

AVRCIS перехватывет большую часть инструкций процессора направляя их в макросыперехватчики которые «умеют» генерировать код инструкции в комплексной интерпретации.

что такое комплексная интерпретация инструкции?

это версия того, что и как должна делать та или иная инструкция если её результат находится более чем в одном регистре

за основу комплексного инстракшен сэта взята модель в которой объявленый комплексный регистр — это 32ух битная регистровая маска присваиваемая имени регистра. Эта маска покрывает все 32 физических регистра процессора. если бит в маске равен 1 значит соответствующий физический регистр процессора — часть представляемого маской комплексного регистра:

пример объявления комплексного регистра:

```
defreg t, (1 << 24 ) | (1 << 25 )
```

^ объявляем регистр t с маской: ( 1 << 24 ) | ( 1 << 25 ) - что соответствует двум физическим регистрам процессора: r24 и r25

комплексная инструкция «умеет» генерировать код с нужной разрядностью операции и работающий именно с теми регистрами которые выбраны маской:

команда push в своей комплексной интерпретации должна подавать свою мнемонику для каждого физического регистра выбранного по маске. то-же касается и команды рор — однако - что важно — для рор это делается в обратной последовательности:

```
push t \rightarrow push r25 push r24 pop t \rightarrow pop r24 pop r25
```

другой пример — команда add – для неё мы объявим ещё один регистр: 'x' охватывающий регистры: r26 и r27:

add обладает двойной мнемоникой — для первой и для всех последующих операций

перехваченные инструкции умеют «видеть» и работать с такими комплексными регистрами генерируя код выполняющий нужные операции, с нужными регистрами и с нужной разрядностью:

все ассемблерные примеры в данной документации предполагают объявленые регистры согласно таблице в разделе 2. AVRCIS CONTROL

инклуд файл получился не маленький

в урезанной версии инклуда удалены все ненужные пробелы и табуляции и её вес составляет порядком 400 КВ.

полная версия инклуда «весит» около ~ 0 KB

такой большой объём обусловлен спецификой конкретной задачи, а именно — девственной глубиной стэка макросов в avrasm2 — равной всего-лишь 16 уровням (на полшишечки). вот тот придурок, который ридумал эту ересь и решил что этого будет достаточно попросту шарлатан

короче говоря вся имплементация выполнена с использоывнием приёмов линейного программирования и это позволяет свести затраты макро стэка к одному единственному уровню. использование псевдоинструкций требует ещё одного дополнительного уровня макро стэка.

## СОМНИТЕЛЬНЫЕ ОПЕРАЦИИ

не все инструкции получается хорошо истолковать на комплексный лад. ряд инструкций

– срс

возможно — линейное сравнение даст общий С-флаг

cpse

со скипами вообще всё не просто так

swap

поменять ниблы во всех физических регистрах комплексног регистра??

все три команды «умеют» работать с комплексными регистрами просто повторяя свою мнемонику для каждого физического регистра из маски

cpc t, x

## 1. AVRCIS

AVRCIS is the source include file "\_.avrcis" that if included activates in avrasm2 the complex instruction set mode.

user should include file "\_.avrcis" at the top of it's own project

the include file is large (short: about 400K) because the most of preprocessor code is linear and do not use macro stack level.

### 1.1. AVRCIS ENGINE TWEAK

AVRCIS implementation based on the fundamental avrasm's tweak allowing to catch cpu instructions and replace it's code generating by running its own preprocessor code.

here is the simple example of how this tweak may be applied for an 'nop' instruction:

```
example:
    ; catching the NOP!
    #define nop nop_
    .macro nop_
```

```
.message "NOP catched!"

; how to perform the original 'nop' instruction?

#undef nop

nop ; the original 'nop' instruction

#define nop nop_

.endm

nop
NOP catched!
```

the example above is purely demonstrates of how an instruction may be catched. see 6. **CATCH ME!** for details.

based on this feature AVRCIS catches all cpu instructions requiring at least a single register as an operand and turns its starting be an complexary.

the complex(ary) instruction definition is based on the another definition of the complex registers:

#### 1.2. COMPLEX REGISTERS

complex register – is the 32-bit mask covering all 32 cpu physical registers. If a bit in register-mask is equals to 1 then corresponding cpu physical register is the part of providing complex register.

this open the gates for possibilities to provide instruction's register parameters as the numbers – the register masks.

user is allows to define it's own complex register(s) with an any name and iany register mask using 'defreg':

here we're defining complex register 'x' by assigning its the register mask covering two physical registers: r26 and r27

the register mask may be any.

### 1.3. COMPLEX INSTRUCTION

complex instruction is the instruction that is generates it's code by register mask(s).

example:

```
defreg x, ( 1 << 26 ) | ( 1 << 27 ) ; assigning complex register 'x' for ; two physcal registers: r26 and r27 

push x \rightarrow push r27 ; push complex register x push r26 

pop x \rightarrow pop r26 ; pop complex register x pop r27
```

AVRCIS implementation replaces most cpu instructions by it's own preprocessor code generating instruction code using register mask.

AVRCIS programming design is including an elements of linear programming solutions that is minimizing macro stack usage to the single level. It is important because of the virgin's deep of the avrasm's macro stack that is equals to max 16 (dumbs!)

- that generated code should selects it's registers using register mask
- that whole operation may have different bit-wide

## 2. AVRCIS CONTROL

### typical user's register map

(actual for all assembler examples in this documentation)

REG	r31	r30	r29	r28	r27	r26	r25	r24	r23	r22	r21	r20	r19	r18	r17	r16	r15	r14	r13	r12	r11	r10	r9	r8	r7	r6	r5	r4	r3	r2	r1	r0
RL																																1
R																															1	1
RH																															1	
AL												1																				
A											1	1																				
АН											1																					
BL										1																						
В									1	1																						
вн									1																							
TL								1																								
т							1	1																								
TH							1																									
ХL						1																										
х					1	1																										
хн					1																											

YL				1																				
Y			1	1																				
YH			1																					
ZL		1																						
Z	1	1																						
ZH	1																							
ALL	1	1	1	1	1	1	1	1	1	1	1	1									1	1	1	1
TZ	1	1					1	1																
XY			1	1	1	1																		
R0 TZ	1	1					1	1																1
R1 XY			1	1	1	1																	1	
ALL	1	1	1	1	1	1	1	1	1	1	1	1									1	1	1	1

## 2.1. **DEFREG**

type: directive
operand0: register name

operand1: register mask (expression)

define (main) register name by register mask:

the register *mask* is provided as an expression form and will not be censored or modified.

user's may operates with the registers masks of the already defined registers using func-macro **reg()** that is returning register mask:

the AVRCIS implementation includes amount of predefined registers:

**defreg** internally stores the *mask* of the register at:

```
@REG_name = mask
```

in addition **defreg** calculates and stores some extra *mask*-related information at:

```
@REGL_name = (width) the total number of 1 in mask

@REGB_name = number of the first(lower) physical register selected by mask

@REGE_name = number of the last(higher) physical register selected by mask
```

if register is already defined by the *another* mask then fatal error will be occured in case of it's redefenition. in case if defined register mask is exactly the same as defined before then no error will be produced:

```
defreg x1, reg( r26 )

defreg x1, reg( r26 )

\leftarrow OK

defreg x1, reg( r27 )

\leftarrow ERROR
```

main register definition is also overriding all autodefined shadow- and sub-registers in case of name conflicts:

```
defreg t, reg(r24) | reg(r25)

defreg t0, ... \leftarrow OK
```

defreg internally requiring 2 macro stack levels.

user's may to define any name by the any combination of the physical cpu registers to be assign it. but there is important to remember that the mask isn't 'remembering' the order in which registers was been assigned while definition. register mask just contains information about what physical registers is the part of provided register name and whats is not:

a is the same as b: registers r0 and r1

the order in which cpu physical registers are handled is depending from instruction. see complex instruction set for more specific.

If provided register mask contains one or more registers from the user's part (marked in the @USEREG as 1) then extra registers will also be autodefined:

shadow register \_name

#### if @DEFREG\_SHADOWREG is true:

the shadow register defined with the leading underscore character in register name and by the negative(inversed) register mask. it is calculated as follows:

- subregisters name0, name1, name2, ...

#### if @DEFREG\_SUBREG is true:

if register mask is containing more than one physical register then subregisters will be defined with the numeric suffix in register name and with the mask appropriated to every single register:

all (auto)defined registers (including sub and shadow registers) have the following mask-related information at:

#### 2.1.1. **SUBREGISTER**s

if defined register mask contains more than one physical registers then subregisters associated with the every physical register from *mask* will also be defined:

the subregisters are defined only in case if register mask contains at least single register from the user part that is determinated by @USEREG global var.

the subregisters is using the same name as main defined register with the sub-register incremental number in the name suffix:

example:

```
defreg tx, reg(r24) | reg(r25) | reg(r26) | reg(r27)
```

this will cause that the following registers are will be defined:

```
register definition as r27:r26:r25:r24
t.x
     main
    sub
t.x0
                 register definition as r24
tx1
     sub
                  register definition as r25
tx2
     sub
                  register definition as r26
tx3
     sub
                  register definition as r27
tx shadow
                  as all from @USEREG except r27:r26:r25:r24
                  (see further)
```

### 2.1.2. SHADOW REGISTER

any register definition leads to its shadow (not-) register definition will also be performed.

the shadow register is defined using the same register name as for main register definition with leading underscore character.

the mask that is assigned to an shadow register is the negative(inversed) *mask* with non-user part registers exclusion. it is calculated as follows:

```
shadow mask = ( mask XOR 0xffffffff ) AND @USEREG
```

@USEREG is the constant that is containing global register mask. this mask determinates what registers is the part of the user part registers group and what is the part of the system related registers group.

if a bit in @USEREG is equals to 1 – then appropriated cpu physical register is relative to user part registers group. otherwise if bit equals to 0 then appropriated cpu physical register is relative to system register group.

at definition the shadow register is taken original register *mask*, inverse it and **AND** its with the @USEREG constant so that system registers will not the part of the shadow registers.

shadow registers is useful if dev needs to specify all user registers except thoses.

for example 'push \_tl' will leads to pushing to stack all user registers except register 'tl':

```
0b11111111 11111100 00000000 00001111
.set @USEREG =
defreg r, 0b00000000 00000000 00000000 00000011
                                                   ; r1:r0
    _r ==
           0b11111111 11111100 00000000 00001100
push _r
                            push r31 ; except r0, r1
                            push r30
                            push r29
                             push r28
                             push
                                  r27
                             push
                                  r26
                             push r25
                             push
                                  r24
                             push
                                 r23
                             push r22
                             push
                                  r21
                                 r20
                             push
                             push r3
                             push r2
```

# 2.2 ISREG() / \_ISREG()

returns true / false if provided parameter is the name of defined register.

to getting know if parameter is the name of defined register perform:

```
.if defined( @REG @0 )
```

where @0 is the name of potential register

or user may use func-macros: **isreg()** and **\_isreg()** that is doing the same:

```
example: ... .if isreg( r10 ) ...
```

note that providing an expression as the parameter will cause to avrasm2 syntax error.

# 2.3 **REG**()

returns mask of the provided register

```
... reg( name ) ...
example:
    reg( r10 ) == ( 1 << 10 )</pre>
```

# 2.4 **@AVRCIS**

controls avrcis code generation mode by assigning special flags to @AVRCIS var

the @AVRCIS flags:

```
0 == 0 - exact instruction mode

== 1 - complex instructions enabled

1 == 0 - pseudo-instructions not allowed

== 1 - pseudo-instructions enabled

2 == 0 -

== 1 -
```

# 3. COMPLEX INSTRUCTION SET \_\_\_\_\_

- If an instruction's register0 or register1 is register **nul** then instruction will be skipped /??check wrong registers
- RAM/IO write access performing in high-low register order (except stack operation)
- RAM/IO read access performing in low-high register order (except stack operation)
- STACK operations performed in low-high register order for output(write) and with the high-low register order for input(read)
- instruction is have the same bit-wide as its register 0-wide:

```
mov x1, y1 \rightarrow mov x1, y1

mov x1, y \rightarrow mov x1, y1

mov y, x1 \rightarrow mov y1, x1

ldi yh, 0 <- suffix

mov x, y \rightarrow movw x1, y1
```

### prefix op suffix

- + changing according to instruction
- - no change
- \* changed not according to instruction

instructios 'sbr', 'cbr' is also defined and works we 'bset' and 'bclr' instructions are not catchedstays in original form, tst

sixth column: 'ITHS VNZC' shows how an instruction affects on cpu flags:

- if flag state is specified by the green character:
   then flag state is according to the normal cpu instruction
- if flag state is specified by the red character:
   then flag state isn't according to the normal cpu instruction
- if flag state is specified by the orange character: both cases mixed

## 3.1. **PUSH**

mnemonic: push
direction: low-high
operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
push tl	1	2	2	push tl	
push tz	4	8	8	push tl push th push zl push zh	

'push' register to stack. avr pushes data at exact SPH:SPL address. after writing SPH:SPL is post-decremented.

'push' is performing using low-high register order:

see also: pop

## 3.2. **POP** \_\_\_\_\_

mnemonic: pop
direction: high-low
operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
pop tl	1	1	2	pop tl	
pop tz	2	3	6	pop zh pop zl pop th pop tl	

'**pop**' register from stack. the stack pointer is pre-incremented by 1 before the '**pop**' reads each data bytes.

'**pop**' is performing using high-low register order:

see also: push

mnemonic: lds direction: low-high operand0: register(0)
operand1: address (immediate)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
lds t1, 0x0200	1	2	4	lds tl, 0x0200	
lds tz, 0x0200	4	8	16	lds t1, 0x0200 lds th, 0x0201 lds z1, 0x0202 lds zh, 0x0203	

read ram at immediate address to register

as an read operation 'lds' is performing using low-high register order:

lds t, adr 
$$\rightarrow$$
 lds r24, adr lds r25, adr + 1

see also: sts

# 3.4. **STS**\_\_\_\_\_

mnemonic: sts direction: high-low

operand0: address (immediate)
operand1: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
sts 0x0200, tl	1	1	4	sts 0x0200, tl	
sts 0x0200, tz	4	8	16	sts 0x0203, zh sts 0x0202, zl sts 0x0201, th sts 0x0200, tl	

write register(0) to ram at immediate address

as an write operation 'sts' is performing using high-low register order:

sts adr, t 
$$\rightarrow$$
 sts adr + 1, r25 sts adr, r24

see also: Ids

mnemonic: ldd direction: low-high

operand0: register(0)
operand1: address register + offset (immediate)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
ldd tl, z + 5	1	1	2	ldd tl, z + 5	
ldd ty, z + 5	4	8	8	ldd tl, z + 5 ldd th, z + 6 ldd yl, z + 7 ldd yh, z + 8	

read ram at address register with displacement to register:

as an read operation 'Idd' is performing using low-high register order:

```
r24, z + offset r25, z + offset + 1
ldd t, z + offestr \rightarrow
                                       ldd
                                       ldd
```

see also: std

# 3.6. **STD** \_\_\_\_\_

mnemonic: std direction: high-low

operand0: address register + offset (immediate)
operand1: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
std $z + 5$ , tl	1	2	2	std $z + 5$ , tl	
std z + 5, ty	4	8	8	std $z + 8$ , $yh$ std $z + 7$ , $yl$ std $z + 6$ , $th$ std $z + 5$ , $tl$	

write register to ram at address register with displacement:

as an write operation 'std' is performing using high-low register order:

```
std reg + offset , t \rightarrow
                             std reg + offset + 1 , r25
                               std reg + offset, r24
```

see also: Idd

ld mnemonic:

direction: low-high operand0: register(0)
operand1: address register

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
ld tl, z+	1	2	2	ld tl, z+	
ld ty, z+	4	8	8	ld tl, z+ ld th, z+ ld yl, z+ ld yh, z+	

read ram at address register to register.

as an read operation '**Id**' is performing using low-high register order:

ld t, z+ 
$$\rightarrow$$
 ld r24, z+ ld r25, z+

see also: st

## 3.8. **ST**

mnemonic: st

direction: high-low operand0: address register operand1: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
st -z, tl	1	2	2	st -z, tl	
st -z, ty	4	8	8	st -z, yh st -z, yl st -z, th	

write register0 to ram at address register.

as an write operation 'st' is performing using high-low register order:

st 
$$-z$$
, t  $\rightarrow$  st  $-z$ , r25 st  $-z$ , r24

see also: Id

mnemonic: lpm
direction: low-high
operand0: register(0)
operand1: address register

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
lpm tl, z+	1	3	2	lpm tl, z+	
lpm ty, z+	4	12	8	lpm tl, z+ lpm th, z+ lpm yl, z+ lpm yh, z+	

read flash from address register to the specified register.

as an read operation 'Ipm' is performing using low-high register order:

lpm t, z+ 
$$\rightarrow$$
 lpm r24, z+ lpm r25, z+

see also: elpm

# 3.10. **ELPM** \_\_\_\_\_

mnemonic: elpm
direction: low-high
operand0: register(0)
operand1: address register

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
elpm tl, z+	1	3	2	elpm tl, z+	
elpm ty, z+	4	12	8	elpm tl, z+ elpm th, z+ elpm yl, z+ elpm yh, z+	

extended read flash from address register to the specified register.

as an read operation 'elpm' is performing using low-high register order:

elpm t, z+ 
$$\rightarrow$$
 elpm r24, z+ elpm r25, z+

see also: Ipm

mnemonics: in

direction: low-high
operand0: register(0)
operand1: port (immediate)

COMPLE	X INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC) ITHS \	VNZC
in t	1, 0x3F	1	1	2	in tl, ox3F	
in t	1, 0x60	1	2	4	lds tl, 0x60	
in t	, 0x3E	2	2	4	in tl, 0x3E in th, 0x3F	
in t	, 0x3F	2	3	6	in tl, 0x3F lds th, 0x60	
in t	, 0x60	2	4	8	lds tl, 0x60	

read from given io location to a register

as an read operation 'in' is performing using low-high register order:

in t, port 
$$\rightarrow$$
 in r24, port in r25, port + 1

instruction uses both methods for accessing to io: by using 'in' or 'lds' command. complex instruction determinates that's which ones to use for the each byte read:

in t, 0x3F 
$$\rightarrow$$
 in t1, 0x3F lds th, 0x0060

see also: out, io definitions

mnemonics: out / sts
direction: high-low
operand0: port (immediate)
operand1: register(0)

COMPLEX INS	STRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZ
out 0x3F,	tl				out 0x3F, tl	
out 0x60,	tl				sts 0x60, tl	
out 0x3E,	t				out 0x3F, th out 0x3E, tl	
out 0x3F,	t				sts 0x60, th out 0x3F, tl	
out 0x60,	t				sts 0x61, th sts 0x60, tl	

write register(s) to a given io location

as an write operation 'out' is performing using high-low register order:

out port, t 
$$\rightarrow$$
 out port + 1, r25 out port + 0, r24

instruction uses both methods for accessing to io: by using 'out' and 'sts' commands. complex instruction determinates that's which ones to use for the each byte write:

out 0x3F, t 
$$\rightarrow$$
 sts 0x0060, th out 0x3F, tl

see also: in, outi

mnemonics: mov / movw
direction: low-high
operand0: register(0)
operand1: register(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
mov tl, xl	1	1	2	mov tl, xl	
mov tl, x	1	1	2	mov tl, xl	
mov x, tl	2	2	4	mov xl, tl mov xh, r9	
mov x, t	2	1	2	movw xl, tl	
mov tz, xy	4	2	4	movw tl, xl movw zl, yl	
mov tz, xl	4	4	8	mov tl, xl mov th, r9 mov zl, r9 mov zh, r9	
mov tz, x	4	3	6	movw tl, xl mov zl, r9 mov zh, r9	
mov t, _all	2	2	4	mov tl, r9 mov th, r9	

copy contents of register(1) to register(0).

if register0 is wider than register1 then register0 high part will be zeroed:

mov tz, xl 
$$\rightarrow$$
 mov tl, xl mov th, r9 mov zl, r9 mov zh, r9

this have side effect that using register \_all in operand1 will leads to clearing register0:

mov t, \_all 
$$\rightarrow$$
 mov tl, r9 mov th, r9

if register1 is wider than register0 then only parts of register0 will be handled:

mov x1, tz 
$$\rightarrow$$
 mov x1, t1

'mov' have optimization using 'movw' instruction if it's possible:

mov t, x 
$$\rightarrow$$
 movw t1, x1 mov tz, xy  $\rightarrow$  movw t1, x1 movw z1, y1

see also: movw

## 3.14. **MOVW** \_\_\_\_

mnemonics: movw
direction: low-high
operand0: register-pair(0)
operand1: register-pair(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
movw tl, xl	2	1	2	movw tl, xl	
movw tl, x	2	1	2	movw tl, xl	
movw t, xl	2	1	2	movw xl, tl	
movw t, x	2	1	2	movw tl, xl	
movw tz, xy	4	2	4	movw tl, xl movw zl, yl	
movw tz, x				movw tl, xl mov zl, r9 mov zh, r9	

copy content of register-pair1 to register-pair0

as the register-pair both allowed: low register or pair itself:

 $\label{eq:movw} \text{movw} \quad \text{tl, xl} \qquad \qquad \leftrightarrow \qquad \text{movw} \quad \text{t, xl}$ 

see also: mov

mnemonic: ser / or
direction: low-high
operand0: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
sbr tl, 3	1	1	2	ori tl, 1 << 3	
sbr tz, 23	4	1	2	ori zl, 1 << 7	
sbr rl, 5	1	2	4	ldi tmp, 1 << 5 or rl, tmp	

set register. this instruction is not exist in AVR cpu instruction set. Indeed that the 'ser' is the form of the 'ldi' instruction:

ser reg  $\rightarrow$  ldi reg, 0xFFFFFFFF...

see also: clr, mov

## 3.16. **CLR**

mnemonic: clr / mov
direction: low-high
operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
clr tl	1	1	2	clr tl	
clr tz	4	1	2	clr tl clr th clr zl clr zh	
clr r	1	2	4	mov rl, r9 mov rh, r9	

clear register. this instruction is not exist in AVR cpu instruction set. Indeed that the 'clr' is the form of the 'ldi' instruction.

clr reg  $\rightarrow$  ldi reg, 0

see also: ser, mov

# 3.17. **BST** \_\_\_\_\_

mnemonic: bst
operand0: register(0)
operand1: bit number

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
bst tl, 5	1	1	2	bst tl, 5	-T
bst tz, 22	4	1	2	bst zl, 6	-T

copy bit from specified register to the **T**-flag in SREG.

the bit number is linear for the specified complex register:

see also: bld

# 3.18. **BLD** \_\_\_\_\_

mnemonic: bld
operand0: register(0)
operand1: bit number

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
bld tl, 5	1	1	2	bld tl, 5	-T
bld tz, 22	4	1	2	bld zl, 6	-T

copy **T**-flag in SREG to the specified bit / register.

the bit number is linear for the specified complex register:

see also: bst

## 3.19. **SBRS**

mnemonic: sbrs
operand0: register(0)
operand1: bit number

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
sbrs tl, 5	1	1 2	2	sbrs tl, 5	
sbrs tz, 22	4	1 2	2	sbrs zl, 6	

skip next instruction in case if specified bit/register is set.

the bit number is linear for the specified complex register:

see also: sbrc

## 3.20. **SBRC**

mnemonic: sbrc
operand0: register(0)
operand1: bit number

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
sbrc tl, 5	1	1 2	2	sbrc tl, 5	
sbrc tz, 22	4	1 2	2	sbrc zl, 6	

skip next instruction in case if specified bit/register is clear.

the bit number is linear for the specified complex register:

see also: sbrs

# 3.21. **ROL** \_\_\_\_\_

mnemonic: rol
direction: low-high
operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
rol tl	1	1	2	rol tl	VNZC
rol tz	4	4	8	rol tl rol th rol zl rol zh	VNZC

shift left register through carry  ${\bf C}\text{-flag}\colon$ 

see also: ror

# 3.22. **ROR** \_\_\_\_\_

mnemonic: ror
direction: high-low
operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
ror tl	1	1	2	ror tl	VNZC
ror tz	4	4	8	ror zh ror zl ror th ror tl	VNZC

shift right register through carry **C**-flag:

see also: rol

# 3.23. **LSL** \_\_\_\_\_

mnemonic: lsl / rol
direction: low-high
operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
lsl tl	1	1	2	lsl tl	VNZC
lsl tz	4	4	8	lsl tl rol th rol zl rol zh	VNZC

shift left register through zero to carry **C**-flag:

see also: rol, lsr

## 3.24. **LSR** \_\_\_\_\_

mnemonic: lsr / ror
direction: high-low
operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
lsr tl	1	1	2	lsr tl	VNZC
lsr tz	4	4	8	lsr zh ror zl ror th ror tl	VNZC

shift right register through zero to carry **C**-flag

see also: ror, Isl

## 3.25. **ASR**

mnemonic: asr / ror
direction: high-low
operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
asr tl	1	1	2	asr tl	VNZC
asr tz	4	4	8	asr zh	VNZC
				ror zl	
				ror th	
				ror tl	

arithmetic shift right register through zero to carry C-flag

see also: ror, lsr

mnemonic: inc / brne / adiw
direction: low-high

direction: low-high
operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
inc tl	1	1	2	inc tl	VNZ-
inc a	2	3	6	<pre>inc al brne lx inc ah lx:</pre>	VNZ-
inc t	2	2	2	adiw tl, 1	
inc tz	4	3 5 7	14	<pre>inc tl brne lx inc th brne lx inc zl brne lx inc zh lx:</pre>	
inc r	2	3	6	inc r0 brne lx inc r1	

#### increment register

If register's wide is equals to 1 then normal 'inc' instruction will be generated:

inc tl 
$$\rightarrow$$
 inc tl

otherwise if register's wide is equals to 2 AND register is the one from the hi-pairs then 'adiw' instruction will be generated:

inc t 
$$\rightarrow$$
 adiw tl, 1

otherwise 'inc'-'brne' sequence will be generated:

see also: dec

mnemonic: dec / subi / sbc / sec / sbiw
direction: low-high

direction: low-high operand: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
dec tl	1	1	2	dec tl	VNZ-
dec a	2	2	4	subi al, 1 sbc ah, r9	VNZ-
dec t	2	2	2	sbiw tl, 1	
dec tz	4	4	6	sbiw tl, 1 sbc zl, r9 sbc zh, r9	
dec r	2	3	6	sec sbc r0, r9 sbc r1, r9	

#### decrement register

If register's wide is equals to 1 then normal 'dec' instruction will be generated:

$$\text{dec} \quad \text{tl} \qquad \quad \rightarrow \quad \text{dec} \quad \text{tl}$$

otherwise if first two registers of the provided mask is the one from hi-pairs then 'sbiw'-'sbc' sequence will be generated:

otherwise in case if lower physical register is in the range 0..15 then 'secsbc'-'sbc' sequence will be generated:

if lower physical register is in the range 16..31 then 'subi'-'sbc' sequence will be generated:

see also: inc

mnemonic: and / andi
direction: low-high
operand0: register(0)

operand0: register(0)
operand1: register(1) or immediate value

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC) ITHS VNZC
and tl, xl	1	1	2	and tl, xl VNZ-
and tz, xy	4	4	8	and tl, xl and th, xh and zl, yl and zh, yh
and tz, x	2	2	4	and tl, xl and th, xh
and x, tz	2	2	4	and x1, t1 and xh, th
and tl, 0x64	1	1	2	andi tl, 0x64
and tz, 20	4	4	8	andi tl, 0x14 andi th, 0x00 andi zl, 0x00 andi zh, 0x00
and tz, 0x44332211	4	4	8	andi t1, 0x11 andi th, 0x22 andi z1, 0x33 andi zh, 0x44
and tz, 0xFF33FF11	4	2	4	andi tl, 0x11 andi zl, 0x33
and tl, 0xFF	1	1	2	andi tl, 0xFF

performs logic AND operation between two registers or register and immediate value. the result is stored back in register0.

if operand1 is the name of defined complex register then that's will be *register-register* operation using 'and' cpu instruction:

and tz, xy 
$$\rightarrow$$
 and tl, xl and th, xh and zl, yl and zh, yh

if register0 is wider than register1 then operation will be performed with the register1's bit-wide:

and tz, x 
$$\rightarrow$$
 and tl, xl and th, xh

if register1 is wider than register0 then operation will be performed with the register0's bit-wide:

and x, tz 
$$\rightarrow$$
 and x1, t1 and xh, th

if operand1 is not the name of defined complex register then that's will be *register-immediate* operation using 'andi' cpu instruction:

and x, 0x2211 
$$\rightarrow$$
 and x1, 0x11 and xh, 0x22

operand1 immediate should be a number but not an expression. an expression in operand1 will

produce error while compiling:

and x, 2 
$$\rightarrow$$
 andi x1, 2 ok andi xh, 0 and x, 1 + 2  $\rightarrow$  error

this is because of avrasm2 limitation that is producing an error if expression is provided as the parameter for the built-in **defined()** func-macro.

'and' register-immediate have the special rule that's excluding from the generated commands an instructions that is 'and' an register with the value 0xFF (due to it's senselless). however the first instruction is always present independently from it's value:

and tz, 0xfffffff 
$$\rightarrow$$
 and tl, 0xff and tz, 44ff33ff  $\rightarrow$  and th, 0x33 and zh, 0x44

the flags in SREG will be appropriated to the last cpu instruction performed.

see also: andi, sub, instruction tales

#### 3.29. **ANDI**

mnemonic: andi
direction: low-high
operand0: register name

operand0: register name
operand1: immediate (expression)

COMPLEX	INSTRUC	WIDE	CLK	LEN	CODE	(CPU II	NSTRUC)	ITHS	VNZC
andi x	101	1	1	2	andi	xl,	101		VNZ-
andi t	zz, 0x44332211	2	2	4	andi andi andi andi	z1,	0x22 0x33		VNZ-
andi x	xl, 0xFF				andi	xl,	0xFF		
andi t	zz, 0xFF33FF11				andi andi andi	th,	0xFF		

performs logic AND operation between register(0) and immediate value. the result is stored back in register0.

'andi' supports an expression in operand1 immediate:

andi x, 1 + 2 
$$\rightarrow$$
 andi x1, 0x03 andi xh, 0x00

the flags in SREG will be appropriated to the last cpu instruction performed.

see also: and, subi

operand0: register name
operand1: register name or immediate

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC) ITHS VNZC
or tl, xl	1	1	2	or tl, xl VNZ-
or tz, xy		2	4	or tl, xl or th, xh or zl, yl or zh, yh
or tz, x				or tl, xl or th, xh
or x, tz				or xl, tl or xh, th
or tl, 100				ori tl, 0x64
or tz, 20				ori tl, 0x14
or tz, 0x44332211				ori tl, 0x11 ori th, 0x22 ori zl, 0x33 ori zh, 0x44
or tz, 0x00330011				ori tl, 0x11 ori zl, 0x33
or tl, 0x00				ori tl, 0x00

performs logic OR operation between two registers or register and immediate value. the result is stored back in register0.

if operand1 is the name of defined complex register then that's will be *register-register* operation using 'or' cpu instruction:

or tz, xy 
$$\rightarrow$$
 or t1, x1 or th, xh or z1, y1 or zh, yh

if register0 is wider than register1 then operation will be performed with the register1 bit-wide:

or tz, x 
$$\rightarrow$$
 or tl, xl or th, xh

if register1 is wider than register0 then operation will be performed with the register0 bit-wide:

or 
$$x$$
, tz  $\rightarrow$  or  $x1$ , t1 or  $xh$ , th

if operand1 is not the name of defined complex register then that's will be *register-immediate* operation using '**ori**' cpu instruction:

or x, 
$$0x2211$$
  $\rightarrow$  ori x1,  $0x11$  ori xh,  $0x22$ 

operand1 immediate should be a number but not an expression. an expression in operand1 will produce error while compiling:

or x, 2 
$$\rightarrow$$
 ori x1, 2 ok ori xh, 0 or x, 1 + 2  $\rightarrow$  error

this is because of avrasm2 limitation that is producing an error if expression is provided as the parameter for the built-in **defined()** func-macro.

'or' register-immediate have the special rule that's excluding from the generated commands an instructions that is 'or' an register with the value 0x00 (due to it's senselless). however the first instruction is always present independently from it's value:

or tz, 
$$0xffffffff$$
  $\rightarrow$  ori tl,  $0xff$  or tz,  $0x44003300$   $\rightarrow$  ori th,  $0x33$  ori zh,  $0x44$ 

the flags in SREG will be appropriated to the last cpu instruction performed.

see also: ori, add, instruction tales

#### 3.31. **ORI**

mnemonic: ori
direction: low-high
operand0: register(0)

operand0: register(0)
operand1: immediate value (expression)

INSTRUC	WIDE	CLK	LEN	CODE	ITHS VNZC
ori tl, 0x00	1	1	2	ori tl, 0x00	VNZ-
ori x, 0x2211	2	2	4	ori xl, 0x11 ori xh, 0x22	VNZ-
ori x, 0x2200	2	1	2	ori xh, 0x22	VNZ-
ori x, 0x0011	2	1	2	ori xl, 0x11	VNZ-
ori x, 0	_	_	_	-	
ori r, 0x2211	2	4	8	ldi r19, 0x11 or r1, r19 ldi r19, 0x22 or rh, r19	VNZ-
ori tz, 0x44332211	4	4	8	ori tl, 0x11 ori th, 0x22 ori zl, 0x33 ori zh, 0x44	VNZ-
ori tz, 0x00330011	4	2	4	ori tl, 0x11 ori zl, 0x33	VNZ-

performs logic OR operation between register(0) and immediate value. the result is stored back in register0.

note that 'ori' supports an expression in operand1:

```
ori x, 0xFF00 + 3 \rightarrow ori x1, 0x03 ori xh, 0xFF
```

'ori' will skip instructions that is OR an register with the zero value
the AVR instruction set do not allows 'ori' for a lower 16 cpu registers. however 'in case if 'ori' accessing
lower 16 cpu registers then 'ori\_' pseudoinstruction will be used.
see also: or, ori\_

## 3.32. **EOR / XOR** \_\_\_\_\_

mnemonic: eor
direction: low-high
operand0: register(0)

operand0: register(0)
operand1: register(1) or immediate value

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
eor tl, xl	1	1	2	eor tl, xl	
eor tz, xy	2	3	6	eor tl, xl eor th, xh eor zl, yl eor zh, yh	
eor tz, x				eor tl, xl eor th, xh	
eor x, tz				eor xl, tl eor xh, th	
eor tl, 100				eori tl, 0x64	
eor tz, 0x44332211				eori tl, 0x11 eori th, 0x22 eori zl, 0x33 eori zh, 0x44	
eor tz, 0x00330011				eori tl, 0x11 eori zl, 0x33	
eor tl, 0x00				eori tl, 0x00	

performs logic XOR operation between two registers or register and immediate value. the result is stored back in register0.

note that there is no differences between 'eor' and 'xor' mnemonics. same as with 'eori' and 'xori' pseudo instructions.

if operand1 is the name of defined complex register then that's will be *register-register* operation using '**eor**' cpu instruction:

if register0 is wider than register1 then operation will be performed with the register1 bit-wide:

eor tz, x 
$$\rightarrow$$
 eor tl, xl eor th, xh

if register1 is wider than register0 then operation will be performed with the register0 bit-wide:

eor x, tz 
$$\rightarrow$$
 eor xl, tl eor xh, th

note that this behaviour is actual not for all instructions. see 'instruction tales' and 'add'.

if operand1 is not the name of defined complex register then that's will be *register-immediate* operation using '**xori**' pseudo instruction:

xor x, 0x2211 
$$\rightarrow$$
 xori x1, 0x11 xori xh, 0x22

operand1 immediate should be a number but not an expression. an expression in operand1 will produce error while compiling:

this is because of avrasm2 limitation that is producing an error if expression is provided as the parameter for the built-in defined() func-macro.

'eor'/'xor' register-immediate have the special rule that's excluding from the generated commands an instructions that is 'xor' an register with the value 0x00 (due to it's senselless). however the first instruction is always present independetly from it's value:

eor tz, 
$$0x000000000$$
  $\rightarrow$  xori tl,  $0x00$   
eor tz,  $0x44003300$   $\rightarrow$  xori th,  $0x33$   
xori zh,  $0x44$ 

see also: and, or, instruction tales

# 3.33. **EORI / XORI** \_

pseudo: eori / xori mnemonics: eor / com
direction: low-high
operand0: register(0)
operand1: immediate value: 0, 0xFF supported

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
xori tl, 0	1	1	2	eor tl, r9	
xori tl, 0xFF	1	1	2	com tl	

xor register with immediate value.

'eori'/ 'xori' pseudoinstruction is based on the low-level macro 'eori\_' that is works with a single physical register.

note that 'eori\_' is implemented partially and currently supports immediate value 0 and 0xFF only.

see also: addi, adci, movi

# 3.34. **SBR** \_\_\_\_\_

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
sbr tl, 3	1	1	2	ori tl, 1 << 3	
sbr tz, 23	4	1	2	ori zl, 1 << 7	
sbr rl, 5	1	2	4	ldi tmp, 1 << 5 or rl, tmp	

set bit in register. this instruction is not exist in AVR cpu instruction set. Indeed that the '**sbr**' is the form of the '**ori**' instruction:

$$sbr$$
 reg,  $bit$   $\rightarrow$  ori reg, 1  $<<$   $bit$ 

see also: ori, cbr

#### 3.35. **CBR**

mnemonic: andi
direction: low-high
operand0: register(0)
operand1: bit number

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
cbr tl, 3	1	1	2	andi tl, ~ 1 << 3	
cbr tz, 23	4	1	2	andi zl, ~ 1 << 7	
cbr rl, 5	1	2	4	ldi tmp, ~ 1 << 5 and rl, tmp	

clear bit in register. this instruction is not exist in AVR cpu instruction set. Indeed that the 'cbr' is the form of the 'andi' instruction.

cbr reg, bit 
$$\rightarrow$$
 andi reg,  $\sim$  1 << bit

see also: andi, sbr

# 3.36. **NEG** \_\_\_\_\_

mnemonics: neg / com
direction: low-high
operand: register

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
neg tl	1	1	2	neg tl	
neg tz	4	4	8	neg tl com th com zl com zh	

replaces the contents of register0 with its two's complement: register0 = 0 - register0

see also: com

# 3.37. **COM** \_\_\_\_\_

mnemonics: com
direction: low-high
operand: register

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
com tl	1	1	2	com tl	
com tz	4	4	8	com tl com th com zl com zh	

performs a one's complement of register0. inverse it:

register = 0xFF - register

see also: neg

mnemonic: add / adc / adiw
direction: low-high

operand0: register
operand1: register or immediate

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
add tl, xl	1	1	2	add tl, xl	
add tz, xy	2	3	6	add tl, xl adc th, xh adc zl, yl adc zh, yh	
add tz, x				add tl, xl adc th, xh adc zl, r9 adc zh, r9	
add x, tz				add x1, t1 adc xh, th	
add tz, 0x3F				adiw tl, 0x3F adc zl, r9 adc zh, r9	
add tz, 0x4433003F				adiw tl, 0x003F adci zl, 0x33 adci zh, 0x44	
add tz, 64				ldi tmp, 64 add tl, tmp adc th, nul adc zl, nul adc zh, nul	

adds register0 and register1 or immediate value and store result back in register0.

if operand1 is the name of defined complex register then that's will be register-register operation using 'add' and 'adc' cpu instructions:

add tz, xy 
$$\rightarrow$$
 add tl, xl adc th, xh adc zl, yl adc zh, yh

if register0 is wider than register1 then operation will be performed with the register0 bit-wide:

add tz, x 
$$\rightarrow$$
 add tl, xl adc th, xh adc zl, r9  $\leftarrow$  tail adc zh, r9

if register1 is wider than register0 then operation will be performed with register0 bit-wide:

add x, tz 
$$\rightarrow$$
 add x1, t1 adc xh, th

if operand1 is not the name of defined complex register then that's will be register-immediate operation using 'addi' and 'adci' pseudo instructions ad cpu:

add x, 2 
$$\rightarrow$$
 addi x1, 2 ok adci xh, 0

note that pseudo instructions are implemented partially. see addi.

'add' use 'adiw' cpu instruction in case if its possible:

add 
$$x$$
,

operand1 immediate should be a number but not an expression. an expression in operand1 will produce an error while compiling:

add x, 2 
$$\rightarrow$$
 addi x1, 2 ok adci xh, 0 add x, 1 + 2  $\rightarrow$  error

this is because of avrasm2 limitation that is producing an error if expression is provided as the parameter for the built-in defined() func-macro.

see also: sub

### 3.37. **ADDI**

pseudo: addi

mnemonics: add / adc / sec

direction: low-high operand0: register(0) operand1: immediate value: 0 and 1 supported

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
addi rl, 1	1	2	4	sec adc r0, r9	
addi al, 1	1	2	4	sec adc tl, r9	
addi a, 1	2	3	6	sec adc r20, r9 adc r21, r9	
addi t, 1	2	2	2	adiw tl, 1	
addi tz, 1	4	4	6	adiw tl, 1 adc zl, r9 adc zh, r9	
addi tzr0, 1	5	6	12	sec adc r0, r9 adc t1, r9 adc th, r9 adc z1, r9 adc zh, r9	

add immediate value to register.

'addi' instruction based on the 'addi\_' pseudoinstruction. see PSEUDOINSTRUCTIONS.

see also: adci, eori/xori, movi

3.38. **ADC** 

mnemonic: adc
direction: low-high operand0: register(0)
operand1: register(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
cpi tl, val	1	1	2	cpi tl, val	
cpi x, val	2	3	6	<pre>cpi xh, BYTE1( val ) brne lx cpi xl, BYTE0( val ) lx:</pre>	

adds register0 and register1 and C-flag in SREG and store result back in register0

see also: sbc

### 3.39. **ADCI**

pseudo: adci

mnemonics: add / adc / sec direction: low-high operand0: register(0) operand1: immediate value: 0 supported

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
adci tl, 0	1	1	2	adc tl, r9	

add register with immediate value and C-flag of SREG.

'adci' pseudoinstruction is based on the low-level macro 'adci\_' that is works with a single physical register.

note that 'adci\_' is implemented partially and currently supports immediate value 0 only.

see also: addi, eori/xori, movi

mnemonic: sub / sbc / sbci / subi /sbiw
direction: low-high

operand0: register
operand1: register or immediate

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC) ITHS VNZC
sub tl, xl	1	1	2	cpi tl, valHS VNZC
sub tz, xy	2	3	6	cpi xh, BYTE1( val )HS VNZC brne lx cpi xl, BYTE0( val ) lx:
sub tz, x				sub tl, xl sbc th, xh sbci zl, 0 sbci zh, 0
sub x, tz				sub xl, tlHS VNZC sbc xh, th
sub tz, 0x3F				sbiw tl, 0x3F sbci zl, 0 sbci zh, 0
sub tz, 0x4433003F				sbiw tl, 0x3F sbci zl, 0x33 sbci zh, 0x44
sub tz, 0x40				subi tl, 0x40 sbci th, 0 sbci zl, 0 sbci zh, 0

subtract register1 from register0 or immediate and store result back in register0.

if operand1 is the name of defined complex register then that's will be register-register operation using 'sub' and 'sbc' cpu instructions:

sub tz, xy 
$$\rightarrow$$
 sub t1, x1 sbc th, xh sbc z1, y1 sbc zh, yh

if register0 is wider than register1 then operation will be performed with register0 bit-wide:

sub tz, x 
$$\rightarrow$$
 sub t1, x1 sbc th, xh sbci z1, 0 sbci zh, 0

if register1 is wider than register0 then operation will be performed with register0 bit-wide:

sub x, tz 
$$\rightarrow$$
 sub x1, t1 sbc xh, th

if operand1 is not the name of defined complex register then that's will be register-immediate operation using 'subi' and 'sbci' cpu instructions:

'sub' use 'sbiw' cpu instruction in case if its possible.

operand1 immediate should be a number but not an expression. an expression in operand1 will produce an error while compiling:

sub x, 2 
$$\rightarrow$$
 subi x1, 2 ok sbci xh, 0 sub x, 1 + 2  $\rightarrow$  error

this is because of avrasm2 limitation that is producing an error if expression is provided as the parameter for the built-in **defined()** func-macro.

see also: add

#### 3.41. **SUBI**

mnemonic: subi / sbci /sbiw

direction: low-high
operand0: register(0)
operand1: immediate value

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS	VNZC
subi tl, val	1	1	2	subi tl, val	HS	VNZC
subi tz, val	4	4	8	<pre>subi tl, BYTE0( val ) sbci th, BYTE1( val ) sbci zl, BYTE2( val ) sbci zh, BYTE3( val )</pre>	HS	VNZC
subi tz, 64	4	4	8	subi tl, 0x40 sbci th, 0 sbci zl, 0 sbci zh, 0	HS	VNZC
subi tz, 0x44332211	4	4	8	subi tl, 0x11 sbci th, 0x22 sbci zl, 0x33 sbci zh, 0x44	HS	VNZC
subi tz, 63	4	4	6	sbiw tl, 0x3F sbci zl, 0 sbci zh, 0	HS	VNZC
subi tz, 0x4433003F	4	4	6	sbiw tl, 0x3F sbci zl, 0x33 sbci zh, 0x44	HS	VNZC

subtract immediate value from register0. the result is stored back in register0.

'subi' allows expression in operand1.

see also: sbci

3.42. **SBC** \_\_\_\_\_

mnemonic: sbc / sbci
direction: low-high
operand0: register(0)

operand0: register(0)
operand1: register(1) or immediate value

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
sbc tl, xl	1	1	2	sbc tl, xl	HS VNZC
sbc tz, xy	4	4	8	sbc tl, xl sbc th, xh sbc zl, yl sbc zh, yh	HS VNZC

subtract **C**-flag in SREG and register1 or immediate value from register0 and store result back in register0.

see also: adc

## 3.43. **SBCI**

mnemonic: sbci
direction: low-high
operand0: register(0)
operand1: immediate value

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC) ITHS VNZC
sbci tl, val	1	1	2	sbci tl, valHS VNZC
sbci tz, val	4	4	8	sbci tl, BYTE0( val )HS VNZC sbci th, BYTE1( val ) sbci zl, BYTE2( val ) sbci zh, BYTE3( val )

subtract **C**-flag in SREG and immediate value from register0 and store result back in register0.

'sbci' allows expression in operand1.

see also: subi

### 3.38. **ADIW**

mnemonic: adiw
operand0: high register-pair(0)
operand1: immediate value

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
adiw tl, 63	2	2	2	adiw tl, 63	
adiw x, 63	2	2	2	adiw xl, 63	

adds an immediate value (0-63) to a register-pair and write back result to register-pair.

as the high register-pair low register of a high-pairs may be specified or hugh register-pair itself:

'adiw' supports an expression in operand1 immediate:

adiw x, 1 + 2 
$$\rightarrow$$
 adiw x1, 3

see also: sbiw

### 3.39. **SBIW**

mnemonic: sbiw
operand0: high register(0)-pair
operand1: immediate value

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
sbiw tl, 63	2	2	2	sbiw tl, 63	
sbiw x, 63	2	2	2	sbiw xl, 63	

subtracts immediate value (0-63) from a register-pair and write back result to register-pair.

as the register-pair low register of a high-pairs may be specified or register-pair itself:

'sbiw' supports an expression in operand1 immediate:

sbiw x, 1 + 2 
$$\rightarrow$$
 sbiw x1, 3

see also: adiw

## 3.46. **SWAP** \_\_\_\_\_

mnemonic: swap
direction: -

operand0: register(0)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
swap tl	1	1	2	swap tl	
swap t	2	2	4	swap tl swap th	

#### swap nibbles in register0

## 3.47. **CPC**

mnemonics: cpc
direction: high-low
operand0: register(0)
operand1: register(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
cpc tl	1	1	2	cpc tl	HS VNZC
cpc tz	4	4	8	cpc tl cpc th cpc zl cpc zh	HS VNZC

#### ZZZZ

see also: neg

# 3.48. **CPSE** \_\_\_\_\_

mnemonics: cpse
direction: high-low
operand0: register(0)
operand1: register(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
cpse tl, al	1	1	2	cpse tl, al	
cpse t, x	2	2	4	cpse tl, xl cpse th, xh	

#### ZZZZ

see also: neg

mnemonic: cp
direction: high-low
operand0: register(0)

operand0: register(0)
operand1: register(1) or immediate value

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
cp al, tl	1	1	2	cp al, tl	HS VNZC
cp al, t	1 2	4	8	sec clz cpse th, r9 cp al, tl lx:	HS VNZC
cp a, tl	1 2	3	6	<pre>cpse ah, r9 cp al, tl lx:</pre>	HS VNZC
cp a, t	2	3	6	<pre>cp ah, th brne lx cp al, tl lx:</pre>	HS VNZC
cp tz, xy	4	3 5 7	14	cp zh, yh brne lx cp zl, yl brne lx cp th, xh brne lx cp tl, xl lx:	HS VNZC

compare register with register or immediate.

the comparing operation is exactly the same as the alu-subtraction operations: 'sub' or 'subi' - except that the result of subtraction is not stored anywhere. however cpu flags contains appropriated values as the result of subtraction pefrformed.

if operand1 is a defined register name then reg - reg1 comparing operation will be performed:

if register0 is wider than register1 then higher part or register0 is checking for zero value. the low part will then compared with the register1:

if register1 is wider than register0 then higher part of register1 is checking for zero value. the low part will then compared with the register:

```
zh,zh
cp x, tz
                          or
                          brne
                               lx
                          or
                               zl, zl
                              lx
                          brne
                          ср
                               th, xh
                          brne lx
                               tl, xl
                          ср
                        lx:
```

otherwise if operand1 is not a defined register name then reg - value comparing operation will be performed:

```
ty, 0x44332211
ср
                              cpi
                                     r29, 0x44
                              brne lx
                              cpi
                                    r28, 0x33
                              brne lx
                              cpi r25, 0x22
brne lx
                                    r24, 0x11
                              cpi
                           lx:
```

note that expression isn't allowed in operand1 (avrasm limitation)

see also: sub, cpi

## 3.45. **CPI** \_\_\_\_\_

mnemonic: cpi direction: high-low operand0: register(0) operand1: immediate value (expression)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC) ITHS VNZC
cpi tl, val	1	1	2	cpi tl, valH- VNZC
cpi x, val	2	3	6	cpi xh, BYTE1( val )H- VNZC brne lx cpi xl, BYTE0( val ) lx:
cpi r, 0x1234	2	4 5	10	ldi r19, 0x34 cp r1, r19 brne lx ldi r19, 0x12 cp rh, r19

compare register and immediate value

note that operand1 is allows to be an expression:

cpi tl, 
$$0x2A + 0x80 \rightarrow cpi$$
 tl,  $0xAA$ 

see also: cp, subi

3.43. **LDI** \_\_\_\_\_

mnemonic: sbci
direction: low-high
operand0: register(0)
operand1: immediate value

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
sbci tl, val	1	1	2	sbci tl, val	HS VNZC
sbci tz, val	4	4	8	<pre>sbci tl, BYTE0( val ) sbci th, BYTE1( val ) sbci zl, BYTE2( val ) sbci zh, BYTE3( val )</pre>	HS VNZC

subtract **C**-flag in SREG and immediate value from register0 and store result back in register0.

'sbci' allows expression in operand1.

see also: subi

### 3.49. **MUL**

mnemonic: mul direction: -

operand0: register(0)
operand1: register(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
mul tl, al	1	2	2	mul tl, al	ZC

multiply unsigned

multiregisters isn't supported.

register0 and register1 should be in range: r0 - r31.

see also: fmul

## 3.50. **MULS** \_\_\_

muls mnemonic:

direction: operand0: register(0)
operand1: register(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
muls tl, al	1	2	2	muls tl, al	ZC

multiply signed

multiregisters isn't supported.

register0 and register1 should be in range: r0 - r31.

see also: fmuls

## 3.51. **MULSU** \_\_\_\_\_

mulsu mnemonic:

direction: operand0: register(0)
operand1: register(1)

	COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
Ī	mulsu al, bl	1	2	2	mulsu al, bl	ZC

multiply signed with unsigned

multiregisters isn't supported.

register0 and register1 should be in range: r0 - r23

see also: fmulsu

## 3.52. **FMUL** \_\_\_\_\_

fmul mnemonic:

direction: operand0: register(0)
operand1: register(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
fmul al, bl	1	2	2	fmul al, bl	ZC

fractional multiply unsigned

multiregisters isn't supported.

register0 and register1 should be in range: r0 - r23

see also: mul

### 3.53. **FMULS**

mnemonic: fmuls direction: -

operand0: register(0)
operand1: register(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
fmuls al, bl	1	2	2	fmuls al, bl	ZC

fractional multiply signed

multiregisters isn't supported.

register0 and register1 should be in range: r0 - r23

see also: muls

### 3.54. **FMULSU**

fmulsu mnemonic:

direction: -

operand0: register(0)
operand1: register(1)

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
fmulsu al, bl	1	2	2	fmulsu al, bl	ZC

fractional multiply signed with unsigned

multiregisters isn't supported.

register0 and register1 should be in range: r0 - r23

see also: rol

## 4. PSEUDOINSTRUCTIONS

псевдоинструкции являются отдельной темой в данной имплементации.

псевдоинструкции призваны «покрыть пробелы» в инструкшен сэте процессора. Для реализации этого было принято решение об использовании двух физических регистров процессора в особых целях:

zero - регистр r9

всегда содержит значение 0

использует: ? мнемоник

изменение содержимого регистра **zero** не рекоммендовано. в любом случае оно может производится только при выключенных прерываниях или при условии не-использования обработчиками прерываний псевдоинструкций использующих данный регистр или-же его сохранения\восстановления на входе\выходе обработчика прерываний.

использование регистра **zero** несколько понижает общую устойчивость кода в работе т. к. изменение его значения на не равное 0 — приведёт к практически гарантированному сбою во всех точках кода использующих данный регистр (неправильные значения, неверная арифметика и др. )

достаточно эффективен при операциях загрузки значений, ALU и некоторых других (вообщем-то нередких) случаях.

блокирующие флаги:

#### **PSEUDOFF, PSZEROFF**

**tmp** - регистр r19

временный регистр

используется в различных целях в том числе и для описания псевдоинструкций типа: регистр-значение, порт-значение и других

использует: ? мнемоник

использование регистра **tmp** существенно расширяет инстракшен сэт для пользователя однако его использование содержит в себе и угрозу: использование этого регистра возможно только либо при выключенных прерываниях, либо при условии не-использования обработчиками прерываний псевдоинструкций использующих данный регистр или-же его сохранения\восстановления на входе\выходе обработчика прерываний.

эффективен во многих случаях для многих типов инструкций.

блокирующие флаги:

#### PSEUDOFF, PSTMPOFF

макрос псевдоинструкции имеет тоже имя что и у инструкции его использующей с дополнительным символом подчёркивания в конце:

subi\_ addi\_

макрос псевдоинструкции работает только с конкретным физическим регистром процессора и с конкретным значением.

16-ти (и более) битные инструкции имеют специальный суффикс в имени в зависимости от разрядности операции:

w 2 outiw
 r 3 outir
 d 4 outid

В основном работа псевдоинструкций сводится к предзагрузке некоторого значения в регистр tmp и затем использования этого регистра вместо immediate value в паре с основным

регистром инструкции. При этом определённые псевдоинструкции «умеют» производить операцию с конкретным значением каким-то иным особым способом. Так например все псевдоиснтрукции «умеют» произвоить свою операцию со значением 0 следующим образом:

addi r0, 0 
$$\rightarrow$$
 add r0, zero

в то время как подавляющее число псевдоиснтрукций производят свою операцию со значением как:

addi r0, 10 
$$\rightarrow$$
 ldi tmp, 10 add r0, tmp

смотрите описание каждой псевдоинструкции отдельно.

note that using pseudoinstructions requires extra macro stack level.

# 4.1. **LDI**\_

pseudo: ldi\_
mnemonics: ldi / mov
operand0: register(0)
operand1: immediate value

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
ldi_ rl, 0	1	2	mov rl, r9	
ldi_ rl, val	2	4	ldi r19, val mov r1, r19	
ldi r, val				

loads register by immediate value.

block flags:

**PSEUDOFF** 

# 4.2. **CPI**\_\_\_\_\_

pseudo: cpi\_
mnemonics: cp / ldi
operand0: register(0)
operand1: immediate value

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
cpi_ rl, 0	1	2	cp rl, r9	
cpi_ rl, val	2	4	ldi r19, val cp r1, r19	

compare register with immediate value.

# 4.3. **ADDI**\_

pseudo: addi\_ mnemonics: add / sec / adc / ldi operand0: register(0) operand1: immediate value

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
addi tl, 0	1	2	add tl, r9	
addi tl, 1	2	4	sec adc tl, r9	
addi tl, 2	2	4	ldi r19,2 add tl, r19	

add immediate value to register

## 4.4. **ADCI**\_\_

pseudo: adci\_
mnemonics: adc / ldi
operand0: register(0)
operand1: immediate value

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
adci_ rl, 0	1	2	adc rl, r9	
adci_ rl, val	1	2	ldi r19, val adc r1, r19	

add immeduate value and C-flag to register

# 4.5. **SUBI\_** \_\_\_\_\_

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
subi_ rl, 0	1	2	sub rl, r9	
subi_ rl, 1	1	2	sec sbc rl, r9	
subi_ rl, val	2	4	ldi r19, val sub r1, r19	

subtract immediate value from register

## 4.6. **SBCI**\_\_\_\_\_

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
sbci_ rl, 0	1	2	sbc rl, r9	
sbci_ tl, val	2	4	ldi r19, val sbc r1, r19	

subtract immediate value and C-flag from register

#### **PSEUDOFF**

**PSZEROFF** 

**PSTMPOFF** 

**PSAND1FF** 

**PSOROFF** 

**PSXOROFF** 

### 4.7. **ANDI**

pseudo: andi\_ mnemonics: and / ldi operand0: register(0) operand1: immediate value

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
andi r0, 0	1	2	and r0, zero	
andi r0, 10	2	4	ldi tmp, 10 and r0, tmp	

perform register logic AND operation with immediate value

the andi\_ pseudoinstruction skips its instruction in case if operand1 value is equals to 0xFF and

#### control flag PSAND1FF is set (default)

see also: andi

# 4.8. **ORI**\_ \_\_

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
ori r0, 0	1	2	or r0, zero	
ori r0, 0xAA	2	4	ldi tmp, 0xAA or r0, tmp	

perform register logic OR operation with immediate value.

pseudoinstructon called in case if register r0-r15 is served

the ori\_ pseudoinstruction skips its instruction in case if operand1 value is equals to 0 and control flag **PSOR0FF** is set (default)

see also: ori

# 4.9. **XORI\_** \_\_\_\_

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
xori tl, 0	1	2	eor tl, r9	
xori tl, 0xFF	1	2	com tl	
xori tl, 0xAA	2	4	ldi tmp, 0xAA eor t, tmp	

perform register logic XOR operation with immediate value

the xori\_ pseudoinstruction skips its instruction in case if operand1 value is equals to 0 and control flag PSXOROFF is set (default)

see also: xor

# 4.10. **MOVI**\_

pseudo: movi\_ mnemonics: mov / ldi operand0: register(0) operand1: immediate value

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
movi r0, 0	1	2	mov r0, zero	
PSZEROFF	1	2	eor r0, r0	
movi r0, 0xAA	2	4	ldi tmp, 0xAA mov r0, tmp	

# 4.10. **OUTI\_** \_\_\_\_\_

pseudo: outi\_mnemonics: out / sts/ldi
operand0: port number
operand1: immediate value

COMPLEX INSTRUC	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
outi 0x3F, 0	1	2	out 0x3F, zero	
outi 0x60, 0	2	4	sts 0x0060, zero	
outi 0x3F, 0xAA	2	4	ldi tmp, 0xAA out 0x3F, tmp	
outi 0x60, 0xAA	3	6	ldi tmp, 0xAA sts 0x0060, tmp	

performs output 8-bit value to the specified port.

mnemonic (out or sts) is selected depending from the port number:

0x00 - 0x3Flow I/o space by out command

0x60 - ... extended I/o space by sts command

perform register logic XOR operation with immediate value	
. CATCH ME!	
I believe that this tweak should works in any macro assembler that is supporting C-like single-line macros.	

- avrasm completely ignoring in source body expression like:

single or more dot '.' or '@' characters seuqentially ignored


empty figure-parenthesis

..@...@..@@.@@...@

 $\{ ..@@...@@@.@@ \}$ 

AVRASM2 tweaks:

– both:



я думаю этот трюк прокатит в любом макроассемблере с поддержкой C-like single-line macors

# 6. AFTERWORDS \_\_\_\_\_

подобная реализация инстракшен сэта может быть актуальна для процессоров с большим набором регистров.

изучение и систематизация знаний об avr instruct	tion set		
инструкция обладает следующими свойст	гвами:		
- подача (мнемокода): одиночная/двойная			
при генерации кода подача мнемоник мо	жет быть:		
- одиночной - когда для всех регис	тров идёт	одна и	та-же мнемоника:
push tz	$\rightarrow$	push push push push	zh zl th tl
- двойной - когда для первого реги вторая:	истра идёт	годна м	немоника, а для всех остальных -
lsl tz	<b>→</b>	lsl rol rol	tl th zl zh
- направление(порядок отработки регистров по м	ласке): пря	ямое, об	ратное или n/a
инструкция отрабатывает регистры по ма	ске в поря	ідке:	
- прямым направлением называет регистров к старшим (low-high):	гся отрабо	тка реги	істров по маске от младших
add tz, xy	$\rightarrow$	add adc	tl, xl th, xh

adc zl, yl adc zh, yh

lsr zh ror zl ror th ror tl

- обратным направлением называется последовательность отработки регистров по

маске от старших к младшим (high-low):

lsr tz

- n/a - когда свойство «направления» не актуально для инструкции:

```
bst reg, bit \rightarrow bst ..., bit and reg, ...
```

MOV:

самым кошмаром стала инструкция mov: требовалось пренести все регистры инструкциями mov, используя movw где-если это возможно. это самая объёмная инструция из всех.

mov отрабатывается двумя парами регистров. каждая пара имеет 3 состояния (нулевые не в счёт):

01 - только младший регистр задействован

10 - только старший регистр задействован

11 - старший и младший регистры задействованы

из девяти (3 \* 3) состояний проблему прдставляют четыре :

3:1 и 3:2

1:3 и 2:3

здесь сразу стоит отметить проявление одного из основных свойств имеющихся у инструкций: направление перебора регистров.

в случае с 'push' это направление от старших регистров к младшим (high-low)

это связано с тем, что операция 'push' — является операцией записи, а следовательно выполняется в high-low последовательности.

в случае с 'pop' это направление от младших регистров к старшим (low-high)

это связано с тем, что операция 'pop' — является операцией чтения, а следовательно выполняется в low-high последовательности.

свойство направления определяется самой инструкцией — сутью её операции и того как она реализована

псевдоинструкция это макрос выполняющий ту или иную операцию которой нет в оригиальном интракшен сэте процессора. для AVR это как правило:

- новые инструкции: команды сложения и хога регистра и операнда

```
addi_ r0, val
eori r24, val
```

- дополняющие: команды с операндом и регистром из числа младших 16ти регистров процессора:

```
subi_ r0, val
```

псевдоинструкции призваны закрыть бреши в AVR инстракшен сэте касаемо того, что не со всеми регистрами можно всё делать. например инструкция 'subi' — одна из нескольких инструкций способных работать только с верхними 16тью регистрами процессора. В случае если такой инструкции требуется доступ к младшим 16ти регистрам процессора — используется псевдоинструкция — в данном случае: 'subi\_'.

дополняющим типом псевдоинструкций пользуется например 'subi' использующий при доступе к старшим регистрам инстракшен сэт процессора, а при доступе к младшим 16ти регистрам использует одноименную псевдоинструкцию 'subi\_'.

данный тип псевдоинструкций используется для частичного покрытия инстракшен сэта процессора — в качестве дополнения к инструкции процессора. этим они отличаются от полноценных псевдоинструкций —

псевдоинструкции: addi\_ и adci\_ являются полноценными псевдоинструкциями описывающими совершенно новую в инстракшен сэте операцию:

так например addi\_ является проивоположностью к имеющейся в инстракшен сэте процессора команде subi, а adci соответственно к sbci

			_		
`	ы	-	ι.	ш	

we know	that	'sei'	enables	interru	ot aft	er next	instruction	. in	other	words	– if	interrupts	are
disabled	and we	e're e	enabling i	its by th	e ' <b>sei</b> '	comma	nd then inte	rruj	ots are	disable	d:		

sei

cli

what the state of interrupts will be after code above is executed

7	Λ	D	O	11	Т
/.	H	D	U	U	'

#### AVRASM: проблемы

макропараметр не может быть соединён с цифрой справа

avrasm2 как известно поддерживает множественные ( > 10 ) параметры, из-за этого их вызов

... @00  $\leftarrow$ recognized as parameter 0

номер макропараметра идущий после символа '@' может занимать от одного до двух символов:

@0..@9  $\leftarrow$ макропараметры номер 0 — 9 @10 .. @99 макропараметры номер 10 — 99

@00 ← ошибка

@01  $\leftarrow$ 0@1

@12  $\leftarrow$ 1@12

### 3.7. **TST**

COMPLEX INSTRUC	WIDE	CLK	LEN	CODE (CPU INSTRUC)	ITHS VNZC
tst tl	1	1	2	andi tl, ~ 1 << 3	
tst tz	4	1	2	andi zl, ~ 1 << 7	
tst rl	1	2	4	ldi tmp, ~ 1 << 5 and rl, tmp	

clear bit in register. this instruction is not exist in AVR cpu instruction set. Indeed that the 'tst' is the form of the 'or' instruction:

tst reg reg, reg or

### see also: or, sbr

2023.2.?			3730	+1000	== 4730 + 3 == 4760
2023.2.16?	2023.2.16? 4760		+740	== 5500 + 3	== 5530
2023.2.?			5530	+	==
5730	+ 600	+4			
2023.2.28	6370				
2023.3.9	6370 + 1550	= 7920			