
SECUENCIADOR DE INICIALIZACIÓN



T_ESTABILIZACION: 20 ms configurable.
No mide ni garantiza alimentaciones.
T_REPOSO_INICIAL: 200 µs configurable.
Valores físicos pendientes de validar.

MOTOR LPDT (externo)

Recibe: solicitud, permiso_arranque,
cantidad_bytes, byte_almacen.
Entrega: aceptado, ocupado, terminado, pos.

Añade 87 y transmite el paquete.
estado_D0 → interfaz física → D0_P/N.
El supervisor no controla sus bits.

Retirar permiso NO aborta.
Motor: control posedge, datos negedge.
Conservar caminos de medio ciclo: 12,5 ns.

ROM_PAQUETES (interna)

dirección = base_activa + pos
byte_almacen = ROM_PAQUETES[dirección]

75 bytes con ECC/CRC, sin selector 87.
Lectura combinacional anticipada.
Sin handshake por byte ni registro adicional.

Motor externo: ANCHO_LONGITUD = 4.
Admite 1–15 bytes, sin fragmentar paquetes.
Timing físico de 12,5 ns pendiente de validar.

INTERFAZ FÍSICA LP (externa)

preparar_lp → petición de configuración.
lp_preparada → condición interna de drivers.
No es respuesta del panel ni power-good.

CLK/D1 en LP-11; D0 sigue al motor.
Drivers HS sin conducir.
Sin RESET físico ni GPIO de backlight.
Seguridad eléctrica pendiente de validar.

ROM_DESC · REFERENCIA POR VALIDAR
Paso: comando y parámetros hex → espera

0: 01 → 20 ms
1: B0 00 → 5 ms
2: E4 00 00 00 00 08 → 0
3: D0 45 45 71 → 0
4: 6F 01 → 0
5: 11 → 120 ms
6: D0 52 4A 71 → 0
7: BE FF 0F 00 18 04 04 00 5D → 0
8: BB 2F → 0
9: B0 2F → 20 ms
10: 29 → 120 ms

0: sin espera DCS adicional; no elimina
restricciones entre transacciones.
20 ms tras 01: propuesta dentro de 10–20 ms.
285 ms + preparación + transmisión.

F · FALLO ENCLAVADO

Guardar primera causa; fallo = 1
init_completa = 0; init_en_curso = 0
solicitud = 0; permiso_arranque = 0
Mantener reset del motor, no del supervisor.
Conservar petición LP si estaba activa.

Sin avance ni reintentos automáticos.
Salir únicamente mediante reset interno.
Todos los círculos F remiten a este bloque.
No garantiza recuperar físicamente el panel.

REGLAS GLOBALES


rst tiene prioridad: volver al inicio.
Reset motor: un posedge y el negedge siguiente.
Reset aborta sin terminado.


Tras adquirir lp_preparada, perderla → F.
También en LISTO mientras se conserve LP.
Incoherencia de handshake → F.
ocupado no sustituye terminado.
Timeouts configurables: valores de trabajo.
Controles síncronos al reloj de 40 MHz.

FLUJO DEL RTL IMPLEMENTADO · VERIFICACIÓN LÓGICA EN SIMULACIÓN
Notación: = asignación; == comparación. Una caja no representa necesariamente un ciclo ni un estado.
init_completa indica secuencia emitida y tiempos cumplidos; no confirma recepción ni imagen visible.
Sin CPU, PC, drivers LP/HS, BTA ni control de backlight. Interfaz física y validación eléctrica pendientes.

SECUENCIADOR INIT · DATAPATH IMPLEMENTADO

FSM ↑posedge · count.v / reg_0.v ↓negedge · mux.v / comp.v combinacionales · reg_0 RESET_VALUE=0 · 40 MHz · W ≥ 23 · Motor externo [4]: implementado






SECUENCIADOR INIT · FSM IMPLEMENTADA

Estado y flags registrados en posedge; controles decodificados combinacionalmente; datapath captura en negedge. fin_t_reg captura fin_t en posedge. Salidas no indicadas = 0.

Prioridad: rst; pérdida LP; incoherencia; descriptor inválido; evento válido antes de timeout.
E = cualquier error habilitado. Cada conector F conduce a FALLO; no es un estado adicional.
En la transición F: capturar primera causa, retirar solicitud/permiso, abortar motor y anular otras habilitaciones.
init_en_curso = 1 salvo LISTO/FALLO. preparar_lp = 1 salvo ARRANQUE/ESTABILIZAR. rst_motor = rst OR abortar_motor.



sel_t [3]
0: T_ESTABILIZACION
1: T_REPOSO_INICIAL
2: espera_activa
3: TIMEOUT_PREPARACION
4: TIMEOUT_ACEPTACION
5: TIMEOUT_TRANSMISION

CAPTURA Y ENCLAVAMIENTO

Posedge de detección: estado ← FALLO.
Registrar ld_causa = 1; causa_fsm = causa_E.
Registrar solicitud = 0; permiso_arranque = 0; abortar_motor = 1.
Anular LD/INC/RST locales restantes.
Negedge siguiente: reg_0.v captura CAUSA_FALLO.
Posedge posterior: ld_causa = 0; conservar causa.

Sin reintentos. Solo rst borra la causa y reinicia.
Prioridad de causas simultáneas: 5, 6, 4, 1, 2, 3.
Transiciones normales: NOT E y NOT rst.

Incoherencia de handshake

SOLICITAR: terminado OR (aceptado XOR ocupado)
TRANSMITIR: aceptado OR (ocupado == terminado)
Resto tras pedir LP: aceptado OR ocupado OR terminado
No evaluar durante rst, ARRANQUE, ESTABILIZAR ni FALLO.

Entrada válida en TRANSMITIR: aceptado observado con ocupado.
Salida válida: terminado observado sin ocupado.

fin_t = (TIEMPO == limite_t). fin_t_reg se captura en posedge; evita realimentación combinacional al contador negedge. RST > INC.
reiniciar_intervalo fuerza rst_t=1 e inc_t=0 durante el primer ciclo del nuevo intervalo; reinicio anula controles tras reset.
Espera tras terminado: P0 emite rst_t; D0 borra; D1…DN cuentan; P(N+1) termina: (N+1) ciclos desde P0. N=0: sin incrementos.
Estado/flags en posedge; count.v/reg_0.v en negedge; salidas y mux.v/comp.v combinacionales. Sin validación de timing físico.