
MOTOR LPDT · DIAGRAMA DE FLUJO

Paquete DSI preparado → estados LP de D0. Flujo conceptual; consultar el RTL para el comportamiento implementado. Sin validación física.
← asignación · **==** comparación · **PN**: P = lp[1], N = lp[0]. Una caja no equivale a un ciclo ni a un estado de FSM.



NO CONFUNDIR

longitud_paquete: cantidad de bytes DSI; fija, sin contar 0x87.
indice_byte: posición 0…longitud−1.
byte_actual: contenido de 8 bits.
indice_bit: posición 0…7.

Durante Space, los registros describen el siguiente Mark preparado.
enviando_selector distingue selector/DSI, no el valor del byte.
salida_pendiente conserva la ruta tras Space; pertenece al control.

SALIDA: 00 → 10 → 11
Parte del último Space. El 10 de salida no es otro bit: le sigue 11, no Space.

EXTERNO · CONTROLADOR DE TRANSPORTE

Transporte → Motor: solicitud, cantidad_bytes.
Motor → Transporte: aceptado, ocupado, terminado.

Mantiene solicitud y longitud hasta aceptación. Presenta un paquete completo de longitud válida, no nula, y conserva su contenido hasta terminar.

EXTERNO · CONTROL FÍSICO D-PHY

Control físico → Motor: permiso_arranque.
Motor → Control físico: estado_D0, ocupado, terminado.

Aplica los estados LP y gobierna los drivers. Durante esta etapa: CLK y D1 en LP-11; drivers HS sin conducir.

Autoriza tras preparar LP y cumplir el reposo aplicable. Conserva el enlace asignado hasta terminar. estado_D0 no habilita por sí solo las salidas eléctricas.

TIEMPOS PROPUESTOS, NO CERTIFICADOS

40 MHz → periodo de 25 ns.
Cada intervalo de 100 ns = 4 periodos completos. Contadores/habilitaciones sobre 40 MHz; sin relojes derivados.

100 ns da margen sobre la referencia clásica T_LPX = 50 ns. Mark + Space = 200 ns: 5 Mbit/s.

Reposo inicial: 200 µs = 8000 periodos, considerado por D-PHY antes del permiso inicial; no se repite por cada paquete. Referencia: T_INIT = 100 µs.

No sustituye los requisitos del panel ni valida niveles, flancos o conformidad LPDT.

UN BIT = MARK + SPACE

Bit 1: 10 → 00. Bit 0: 01 → 00.
indice_bit recorre 0 → 7: LSB primero.

Al iniciar Space: evaluar los índices del Mark terminado y preparar el siguiente dato en esa misma frontera, sin ciclos extra.

Space: 100 ns desde su inicio, no desde la carga. Después se emite el siguiente Mark con registros estables.

Sin bits UART ni LP-11 entre bytes.

Solo se acepta estando libre, con solicitud y permiso válidos. Mientras ocupado = 1 no se acepta otra operación. aceptado y terminado son avisos de evento; su codificación temporal queda para el diseño de la interfaz.

EXTERNO · ALMACÉN DEL PAQUETE

Motor → Almacén: posición del byte requerido.
Almacén → Motor: contenido de ese byte.

El byte siguiente debe estar disponible antes del flanco que inicia el último Space del byte anterior, para cargarlo en ese flanco.

La lectura se prepara con antelación; no se supone latencia cero. Memoria, interfaz y latencia pendientes. Tener el paquete completo no garantiza su suministro temporal ni permite pausas arbitrarias.

EJEMPLO DE RECORRIDO · NO FIJO EN EL MOTOR

cantidad_bytes = 4.
Almacén: [0]=05, [1]=01, [2]=00, [3]=10.
Primero selector 87; después posiciones 0, 1, 2 y 3. Al terminar posición 3: 3 + 1 == 4 → salida.

Bytes codificados: **87 05 01 00 10**.
87, LSB primero: **1 1 1 0 0 0 0 1**.

Entrada: 0,4 µs; cinco bytes: 8 µs; salida: 0,1 µs. Total nominal: **8,5 µs = 340 ciclos**, sin pausas, reposo previo ni espera de ejecución.

El motor no interpreta DCS ni calcula ECC/CRC. 0x87 pertenece a D-PHY, no al paquete DSI.

FIN LOCAL ≠ CONFIRMACIÓN DEL PANEL
terminado informa del regreso a LP-11; no confirma recepción ni ejecución. El control superior gestiona la espera del comando. La espera posterior a Software Reset sigue pendiente y debe ser configurable.

Lectura: procesos azules · decisiones amarillas · contexto externo gris. Las cajas externas no forman parte de la secuencia.
Base documental: AGENTS.md y README.md, sección 5. No se incluyen lecturas LP, BTA ni confirmaciones del receptor.


MOTOR LPDT · ESQUEMA DEL DATAPATH

Estilo de ejemplo.drawio: bloques sin relleno de color, señales nombradas y flechas ortogonales.
Controles junto a RST / INC / LD; flags Z_* con el color adaptable negro/rojo del ejemplo. Las etiquetas con el mismo nombre representan la misma señal; consultar FSM.
D/Q: entrada/salida · CLK común: 40 MHz · [n]: anchura. W permite representar Nmax, aún pendiente.

Almacén: interfaz y latencia pendientes; byte disponible antes del flanco de carga al iniciar el último Space previo.
POS es la lectura requerida; no se conecta directamente a indice_byte.

Al comenzar Space: preparar byte/índice. Al terminar sus 4 ciclos: registrar Mark desde Q estables.
LD_BYTE y RST_BIT simultáneos al cargar; selector 0x87 preparado antes de entrar a escape.
Cierre temporal pendiente; no hay MUX ni sumador de anticipación de bit.

D0 = PN: [1]=P, [0]=N. Drivers bajo control físico.
CLK y D1 en LP-11; HS sin conducir durante LPDT.



CLK = 40 MHz · Todos los registros usan el mismo reloj; no se generan relojes con lógica.

SEÑALES ENTRE DATAPATH Y FSM


FSM → Datapath: LD_LEN, SEL_87, LD_BYTE, RST_BYTE, INC_BYTE, RST_BIT, INC_BIT, LD_T, DEC_T, SEL_FIJO, LP_FIJO[2], LD_LP.
Datapath → FSM: Z_BIT, Z_BYTE, Z_T, IDX[W].
IDX = indice_byte; Z_BIT = (indice_bit == 7); Z_BYTE = (indice_byte + 1 == longitud_paquete); Z_T = (TIEMPO == 0).
Interfaces de control: solicitud, permiso_arranque → FSM; aceptado, ocupado, terminado ← FSM. POS[W] lo prepara el control con antelación; no es una conexión directa de IDX.
Las etiquetas son conexiones por nombre, no registros adicionales. selector y pendiente pertenecen al control, no a este datapath.

Tiempo propuesto: LD prioritario sobre DEC.
3 → 2 → 1 → 0 → cambio: 4 × 25 ns.
Reposo inicial de 200 µs fuera del motor.

RST de contadores: puesta a cero síncrona, prioritaria sobre INC; no es RESET del panel.
Registros sin LD y contadores sin habilitación conservan Q. Inicialización global pendiente.
La anchura W permite representar Nmax; indice_byte válido: 0…longitud−1. No incrementar fuera del rango.

MOTOR LPDT · UNIDAD DE CONTROL

Estructura de ejemplo.drawio: estados con controles del datapath; flechas con condiciones. Especificación gráfica, no RTL.
Controles indicados actúan en el flanco que CIERRA el intervalo del estado actual. Salidas no indicadas = 0; registros no habilitados conservan Q.
LD_T carga 3 y tiene prioridad sobre DEC_T. En cada fase: 3 → 2 → 1 → 0 → transición = 4 periodos de 25 ns.



FLAGS Y RETENCIÓN

Z_T = (TIEMPO == 0)
Z_BIT = (INDICE_BIT == 7)
Z_BYTE = (INDICE_BYTE + 1 == LONGITUD)
selector = enviando_selector
pendiente = salida_pendiente
F = NOT selector AND Z_BIT AND Z_BYTE

MARK evalúa F e índices anteriores al flanco.
SPACE usa pendiente registrado: NO reevaluar F
con índices ya avanzados.

Sin A en IDLE: permanecer. Sin Z_T en las siete
fases temporizadas: permanecer y decrementar.
Los bucles muestran explícitamente esas permanencias, como en ejemplo.drawio.

SUMINISTRO DE BYTES · SIN ESTADOS EXTRA

POS = 0 durante selector.
POS = INDICE_BYTE + 1 durante un byte DSI
si NOT Z_BYTE; en el último, conservar posición válida.
SEL_87 = 1 selecciona 87; = 0 selecciona DATA.

Al terminar el último Mark del selector: cargar DATA[0],
RST_BIT = 1, no incrementar INDICE_BYTE.
Al terminar un byte DSI no final: cargar siguiente DATA,
RST_BIT = 1, INC_BYTE = 1.

El almacén mantiene el paquete completo e inmutable.
La lectura debe estar preparada ANTES de ese flanco;
no se presupone memoria de latencia cero.
En el último byte: LD_BYTE = 0, INC_BYTE = 0.
No hay desplazamiento: el MUX 8:1 usa INDICE_BIT.

PROPIEDAD, ARRANQUE Y RESET

ESTADO_D0: único registro de valores LP.
SEL_FIJO = 1: LP_FIJO; = 0: {bit, NOT bit}.
No conectar lógica combinacional directa a los pines.
El Control físico posee las habilitaciones reales;
durante este ejercicio CLK/D1 = 11, HS no conduce.

permiso_arranque solo tras LP válido y 8000 ciclos
(200 µs) de reposo inicial externo. No repetir por paquete.
El Control físico debe preservar la asignación al motor
hasta terminado; no puede retirarla a mitad del envío.
También gobierna el permiso entre transacciones.

Reset interno desde cualquier estado: abortar, IDLE,
Q_LP ← 11; selector/pendiente/avisos ← 0.
El supervisor retira permiso y repite reposo inicial.
No emitir terminado por aborto. Panel en estado incierto;
LP-11 no garantiza recuperación. Reset DCS es distinto.
Detalle de reset de E/S pendiente de validación.

CRONOLOGÍA NOMINAL · VECTOR 87 05 01 00 10
E0: aceptar y registrar 10 / T=3. E1: T=2. E2: T=1. E3: T=0. E4: registrar 00 / T=3.
E0–E16 entrada · E16–E80 selector · E80–E144 05 · E144–E208 01 · E208–E272 00 · E272–E336 10.
E336–E340 EXIT_10. E340: registrar 11, entrar DONE y activar terminado. E341: IDLE.
340 × 25 ns = 8,5 µs desde abandonar reposo hasta volver a LP-11. DONE no alarga ese intervalo.
Un bit 1 es 10 → 00; salida es 10 → 11. Se conserva completo el último Space.
Parámetros de trabajo, no certificación. Espera posterior a Software Reset: externa y pendiente.

VERIFICAR · Decodificador independiente de P/N: 87 05 01 00 10, LSB primero, polaridad, 4 ciclos por fase, sin LP-11 entre bytes.
Pruebas 00 / FF / 55 / AA, solicitudes ocupado, reset en cada fase, CLK/D1 y habilitaciones HS. Simulación lógica ≠ validación eléctrica.
Control híbrido como el ejemplo: estados + flags gobiernan habilitaciones; no es Moore estricta. Valores físicos siempre registrados, sin decodificación directa.
Contrato: ready solo IDLE con permiso; solicitud y longitud válidas se mantienen hasta aceptar. Sin cola. Retirar solicitud tras aceptar salvo nueva transacción.
aceptado es pulso registrado de un ciclo al aceptar; terminado dura DONE. No hay error remoto observable sin recepción. Sin HS/ULPS/BTA/RX.