

DPHY_GOWIN_TX · DATAPATH 1/3 · CAPTURA Y SERIALIZACIÓN

Bloques sin relleno · MUX con entradas numeradas · buses [n] · controles discontinuos · todos los registros ordinarios en ↑byte_clk.


1. TRAMAS DE DOS LANES · EL SECUENCIADOR YA GENERA ZERO / SYNC / PAYLOAD / TRAIL



2. RELOJ DSI · SERIALIZAR UN PATRÓN; NO CORTAR FCLK CON UNA PUERTA LÓGICA



3. CONTROL CAPTURADO CON LA TRAMA · LP, PROPIEDAD Y ACK SIGUEN LA MISMA LATENCIA TOTAL L




CONTRATO: L = 2 + J, J≥0, entero y común a S0/S1/S2. Las etapas internas de SER8 suman J.
En ↑k: R_FRAME←FRAME[k−1]; SER8 carga R_FRAME anterior; bit serial de FRAME[k−L]. CTRL_P[k]=CTRL_IN[k−L].
Perfil de dibujo/modelo: J=0, L=2. El valor físico debe caracterizarse. El adaptador MAP_BITS emite siempre el bit 0 primero.

DPHY_GOWIN_TX · DATAPATH 2/3 · SALIDAS Y CONDICIONES

Control registrado en la última etapa de la página 5. MUX y operadores separados. Todas las habilitaciones internas son activas altas.

CTRL_P [17] + V_P [1]: KIND=[1:0]; DATA_ON=[2]; CLK_ON=[3]; TOGGLE=[4]; LP={CLK,D1,D0}=[10:5];
OWNER=[11]; ACK={clk_stopped,data_stopped,data_prepared,clk_prepared}=[15:12]; LOCAL_STOP=[16].
Cada par LP={P,N}. Buses de salida LP_PAD / HS_PAD [6], en orden {CLK_P,CLK_N,D1_P,D1_N,D0_P,D0_N}.


1. RAMAS LP · DOS MUX Y SEIS BUFFERS



SEL_M2 = SEL_M3 = SAFE [1]
SAFE = RUN_B & V_P & !rst_byte & !phy_abort
& LOCK_RAW & !INHIBIT & !UC_BLOCK & !EV_RAW (pág. 9)

Perfil de modelo: RUN_EN=3F, BLOCK_EN=00, BLOCK_DATA=00.
En HS, LP_P=00 por el secuenciador: las ramas LP conducen cero
en la red resistiva del modelo. No aplicar este perfil a placa sin validar.


2. RAMAS HS · NO USAR hs_grant PARA CORTAR EL DRENAJE



3. ACK · CUATRO CONFIRMACIONES HACIA dphy_mode_ctrl



4. REPOSO CONJUNTO · COMPARADORES Y NOR SIN MEMORIA ADICIONAL




COND[4:0]={C4,G3,C3,C2,C1}
SAFE [1], LOCAL_STOP_P [1]



DPHY_GOWIN_TX · DATAPATH 3/3 · RELOJES, RESET Y SUPERVISIÓN

Relojes relacionados para toda la cadena. REF_CLK permanece independiente del PLL. Aserción asíncrona y liberación sincronizada de los resets físicos.



RST_BYTE [1] → reset coordinado del dominio de la cadena
Aserción async: rst | !LOCK_RAW; liberación con 2 FF en byte_clk.
PHY_ABORT no se conecta a RST_BYTE: evita un rearme automático del árbitro.

Salida / control	Destino y ecuación
LD_CMD / RST_PIPE	Registros pág. 5: LD_CMD=RUN_B & !RST_PIPE; RST_PIPE=rst_byte | phy_abort | !RUN_B.
SAFE	M2/M3 y G0/G1/C_STOP pág. 6. Incluye LOCK_RAW e INHIBIT; inhibe aun sin FCLK.
pll_ready	Árbitro.pll_locked = RUN_B & !INHIBIT & LOCK_RAW & !rst_byte & !UC_BLOCK & !EV_RAW.
clock_fault	OR externo con transporte.hs_error y secuenciador.phy_error → árbitro.hs_error.