
DPHY_GOWIN_TX · INTERCONEXIÓN ENTRE MÓDULOS


Las flechas identifican buses de la tabla inferior. _s = secuenciador lógico; _p = salida física programada / retorno al árbitro.



Bus	Campos y sentido exacto
HS_WORD [20]	transporte → secuenciador: hs_word_data[16], keep[2], valid, last. hs_grant viene del árbitro.
T_REQ [3] / T_ACK [3]	→ árbitro: hs_req, hs_done, hs_data_ready. Retorno: hs_req_ready, hs_grant, hs_complete. Error por G_ERR.
HS_CMD [5]	árbitro → secuenciador: clk_start_req, data_start_req, data_stop_req, clk_stop_req, hs_grant.
SEQ_CMD [32]	→ wrapper: frame[16], kind[2], HS_ON[2], toggle, LP[6], ACK_s[4], local_stop_s.
PHY_FB [6]	→ árbitro: ACK_p[4], stop_ready, pll_ready. clock_fault va por separado a G_ERR.
LP_REQ / LP_DONE	puente → árbitro: lp_req, tx_done → lp_done. lp_grant → permiso_arranque del puente y M0 del wrapper.
Errores (OR externo)	árbitro.hs_error = transporte.hs_error | secuenciador.phy_error | wrapper.clock_fault.
Reset y reloj	ref_clk=clk40 → wrapper; byte_clk + rst_byte → cadena común. rst es reset coordinado externo.
Salidas del árbitro	lp_complete / hs_complete → productores. El wrapper no genera esos pulsos ni recibe hs_word_last.

DPHY_GOWIN_TX · FLUJO GENERAL / LPDT

Una caja es una operación, no necesariamente un estado o un ciclo. Captura continua durante reposo, preparación y retorno LP.




PRIORIDAD GLOBAL
rst, phy_abort o pérdida de LOCK → recuperación (página 4).
No usar busy del puente LPDT para stop_ready.

Control / condición	Definición
LD_CMD	1 cada ciclo de byte_clk con RUN_B=1; captura también durante LP-11 y HS apagado.
RST_PIPE	rst_byte | phy_abort | !RUN_B. Prioridad sobre LD_CMD; invalida todas las etapas.
V_P	Validez de la última etapa de control; no es valid de payload.
PROFILE_OK	Constante del perfil físico. BOOT_ALLOWED es decodificación de STATE, sin otro registro.
B / F	Guardas de la FSM (pág. 8). B=PROFILE_OK & LOCK_SYNC & !ABORT_REF & !EV_REF; F tiene prioridad.

DPHY_GOWIN_TX · FLUJO DE RÁFAGA HS


Izquierda: operaciones de dphy_hs_tx. Derecha: efecto del wrapper. Datos, LP/HS y confirmaciones se desplazan conjuntamente L ciclos.



keep=11 se comprueba en el secuenciador. El wrapper no añade relleno a paquetes impares.
Reset, phy_abort o pérdida de PLL → página 4. El perfil debe demostrar latencia común hasta los pads; de lo contrario esta arquitectura no es aplicable.

DPHY_GOWIN_TX · RESET, ABORTO Y PÉRDIDA DE PLL

La inhibición final no espera a FCLK. Recuperación por reset coordinado; clear_error del árbitro no recupera el wrapper.



Prioridad	Efecto
rst	Limpiar CLOCK_FAULT y RUN_STARTED; mantener INHIBIT hasta arranque completo.
phy_abort	Inhibir HS e invalidar tubería. Exigir reset; no crea CLOCK_FAULT por sí solo.
!LOCK_RAW	Inhibir inmediatamente. Registrar CLOCK_FAULT si RUN_STARTED ya era 1.
RELEASE_SAFE	Solo supervisor tras reset y LOCK estable. La salida sigue bloqueada si V_P=0.

RAMAS LP DURANTE RECUPERACIÓN
LP_EN=P_LP_BLOCK_EN; LP_DAT=P_LP_BLOCK_DATA.
Modelo: EN=000000 (alta impedancia).
No forzar LP-11 contra un motor activo.
El perfil eléctrico final requiere validación de la placa.