DPHY_GOWIN_TX · FSM 1/2 · SUPERVISOR UC_SUP

STATE [3] en ↑ref_clk (40 MHz). Entradas evaluadas antes del flanco. Salidas combinacionales con valores por defecto. Sin next_state ni ACTION.



Símbolo	Definición exacta (1 bit)
B	PROFILE_OK & LOCK_SYNC & !ABORT_REF & !EV_REF
EV_RAW / EV_REF	ABORT_SEEN | CLOCK_FAULT / su copia sincronizada con dos FF REF
READY_REF	Dos FF REF de (RUN_B & V_P & !rst_byte); no cruza el bus de tramas
F	EV_REF | (RUN_STARTED & (!LOCK_SYNC | ABORT_REF | !PROFILE_OK)) | (STATE=ACTIVE & !READY_REF)
G_RELEASE	!rst & PROFILE_OK & LOCK_SYNC & LOCK_RAW & !phy_abort & !EV_RAW

Codificación Gray del recorrido normal: 000→001→011→010→110. Evita atravesar códigos inválidos al avanzar entre fases normales.
Las flechas normales presuponen !rst, STATE válido y !F. BLOCKED no sale por clear_error, recuperación de LOCK o retirada de phy_abort.

DPHY_GOWIN_TX · FSM 2/2 · CONTROLES, MEMORIA Y CRUCES

UC: STATE [3] + RUN_STARTED [1] + ABORT_SEEN [1] + CLOCK_FAULT [1] = 6 bits. BOOT_ALLOWED es decodificación, no otro registro.

STATE	BOOT_ALLOWED	UC_BLOCK	RELEASE_SAFE	Acción / condición de salida
RESET 000	1	0	0	Con rst limpiar memoria. !rst & !F → WAIT_LOCK.
WAIT_LOCK 001	1	0	0	B & !F: RUN_STARTED←1 y STATE←RELEASE en ese ↑REF.
RELEASE 011	0	0	G_RELEASE	Limpiar R_INHIBIT solo si G_RELEASE=1. !F → WAIT_READY.
WAIT_READY 010	0	0	0	READY_REF & !F → ACTIVE. Captura ya funciona cuando RUN_B=1.
ACTIVE 110	0	0	0	Mantener operación; cualquier F → BLOCKED.
BLOCKED 111	0	1	0	Mantener bloqueo hasta rst, aun con LOCK y phy_abort recuperados.
Inválido 100/101	0	1	0	Bloquear inmediatamente; en siguiente ↑REF ir a BLOCKED.

CAPTURA PERSISTENTE DE EVENTOS · rst TIENE PRIORIDAD

RUN_STARTED [1]
↑ref_clk
rst → 0
BOOT_FIRE → 1
Resto: conservar

ABORT_SEEN [1]
Set asíncrono:
RUN_STARTED & phy_abort
rst → 0; resto conservar
No se limpia al retirar phy_abort

CLOCK_FAULT [1]
Set asíncrono:
RUN_STARTED & !LOCK_RAW
rst → 0; resto conservar
Salida clock_fault → G_ERR

BOOT_FIRE = !rst & (STATE=WAIT_LOCK) & B & !F
Evento de aceptación anterior al ↑REF. Estado RELEASE y RUN_STARTED=1 aparecen juntos después del flanco.
En RELEASE, un evento breve queda en EV_RAW e impide volver a limpiar INHIBIT, aunque el nivel de entrada ya se haya recuperado.

R_INHIBIT [1] · MEMORIA DE SEGURIDAD
SET async = rst | phy_abort | !LOCK_RAW | UC_BLOCK | EV_RAW
CLEAR = RELEASE_SAFE; SET > CLEAR > conservar
No depende de FCLK. No borra una causa retenida.

CRUCES HACIA REF_CLK · SOLO SEÑALES DE UN BIT

Origen	Sincronizador / destino	Uso
LOCK_RAW	R_LOCK0/R_LOCK1 en REF (existentes)	LOCK_SYNC → B/F; no sustituye la inhibición raw.
phy_abort	R_ABORT0/R_ABORT1 en REF (2 FF)	ABORT_REF → B/F; startup puede esperar al reset del árbitro.
ABORT_SEEN | CLOCK_FAULT	R_EV0/R_EV1 en REF (2 FF)	EV_REF → F; EV_RAW inhibe directamente sin esperar CDC.
RUN_B & V_P & !rst_byte	R_READY0/R_READY1 en REF (2 FF)	READY_REF → transición WAIT_READY/ACTIVE; solo observación.

SAFE = RUN_B & V_P & !rst_byte & !phy_abort & LOCK_RAW & !INHIBIT & !UC_BLOCK & !EV_RAW
pll_ready = RUN_B & !rst_byte & LOCK_RAW & !INHIBIT & !UC_BLOCK & !EV_RAW. ACK_OUT=ACK_P & {4{SAFE}}; stop_ready=C_STOP.
RST_PIPE y LD_CMD conservan las ecuaciones del datapath. ACTIVE no se añade como permiso: hacerlo alteraría el retardo L.