dphy_hs_tx · DATAPATH RTL · Datos y salida

S320: registros en posedge de 40 MHz; modelo de paquetes pares



Datos: 36 bits. No RAM/FIFO, keep almacenado ni TAIL adicional.
El índice UI pertenece al simulador, no a un contador RTL de 40 MHz. Fuentes y ecuaciones: datapath.md.

dphy_hs_tx · DATAPATH RTL · Temporizadores y UC
S320: 16 bits de temporizadores + 36 bits de palabras = 52 bits lógicos (sin UC/modelo serial)

Constantes S320 N−1 [12]
0 INIT:3999 · 1 LPX:1
2 CLK_PREP:1 · 3 CLK_ZERO:9
4 CLK_PRE:0 · 5 HS_PREP:2
6 HS_ZERO:4 · 7 HS_TRAIL:2
8 EXIT:3 · 9 CLK_TRAIL:2

10 × 12 bits

M0 · 10 → 1
12 bits
TIME_SEL[3:0]

M0[12]

M2
2→1
12 bits

D[12]

TIME_LEFT[11:0]
12 bits · reset 0
load > step > hold

12 bits

C0: TIME_LEFT == 0
TIME_LAST_INTERVAL

Q[11:0]

Σ0[12]

Σ0
TIME_LEFT − 1
12 bits

K1: TIME_SEL ≤ 9
TIME_SEL_OK
Códigos 10…15: fallo al cargar

M2: TIME_LOAD=1 → carga M0; 0 → Σ0. M3: POST_LOAD=1 → constante; 0 → Σ1.
Enables: LOAD | (STEP & Q≠0). Reset prioritario; retención sin realimentación externa.

TIME_LOAD / STEP

Constante POST
N_POST−1 = 8 [4]

N_POST−1[4]

M3
2→1
4 bits

D[4]

POST_LEFT[3:0]
4 bits · reset 0
load > step > hold

4 bits

C1: POST_LEFT == 0
POST_LAST_INTERVAL

Σ1[4]

Q[3:0]

INTERVALOS COMPLETOS
Cargar N−1 en frontera E.
Cero = intervalo actual es el último.
UC cambia de fase en E+N.
N=1: cargar 0; terminar en E+1.
Nunca usar cero para parar a mitad de ciclo.

POST_LOAD / STEP

Σ1
POST_LEFT − 1
4 bits

FRONTERA UC
TIME_SEL[3:0], TIME_LOAD, TIME_STEP · POST_LOAD, POST_STEP
Recibe C0, C1 y TIME_SEL_OK. Evalúa condiciones en posedge.
Al final de Trail de datos: cargar POST y cargar TIME para Exit simultáneamente.

POST avanza en paralelo a Exit y espera de parada del reloj; se satura en 0, sin wrap.
TIME se comparte entre fases secuenciales. STATE, causas, ACK y propiedad permanecen en UC/árbitro.