dphy_hs_tx · FSM RTL · Preparación
Posedge · S320 · Las duraciones corresponden al modelo ideal



Z: último intervalo del temporizador. T(k): cargar N−1 del selector k.
Sin condición de avance: conservar estado; no hay timeout de espera.
Reset → BOOT. Fallo/aborto desde cualquier fase → ABORT_EXIT (pág. 7).

dphy_hs_tx · FSM RTL · Transferencia y retorno
CAP/MOV/RET se deciden antes del flanco; M1 representa el intervalo posterior



Todos los avances de datos requieren las invariantes P/A de fsm.md.
RX abierta: hueco → underflow. RX cerrada: V → protocolo. Fallo/aborto → ABORT_EXIT.
No retirar ACTIVE por caída normal de grant tras last. J: último intervalo POST.

dphy_hs_tx · FSM RTL · Controles y recuperación
STATE[4:0] + CAUSE[2:0] = 8 bits UC; total con datapath = 60 bits lógicos



rst → BOOT · CAUSE=0 · flags/contadores reset
Prioridad: reset > recuperación activa > aborto externo > fallo local > avance normal.
Aborto externo no crea CAUSE; fallo local conserva primera causa. Sin lazo abort→error.

Fases	Datos HS / M1	CLK HS / oscila	ACK
CLK_LPX / CLK_PREP	0 / Zero	0 / 0	—
CLK_ZERO → CLK_PRE	0 / Zero	1 / 0 → 1 / 1	—
WAIT_DATA / DATA_LPX / DATA_PREP	0 / Zero	1 / 1	clk_prepared
DATA_ZERO / WAIT_WORD	1 / Zero	1 / 1	clk_prepared; data_prepared desde WAIT_WORD
SYNC_OPEN / SYNC_CLOSED	1 / Sync	1 / 1	clk_prepared + data_prepared
STREAM_OPEN / DRAIN_PENDING / FINAL	1 / Payload	1 / 1	clk_prepared + data_prepared
DATA_TRAIL	1 / Trail	1 / 1	clk_prepared
DATA_EXIT / WAIT_CLK_STOP	0 / Zero	1 / 1	clk_prepared; data_stopped desde WAIT_CLK_STOP
CLK_TRAIL / CLK_EXIT	0 / Zero	1 / 0 → 0 / 0	data_stopped
RETURN	0 / Zero	0 / 0	data_stopped + clk_stopped

CAUSE, primera causa retenida:
5 estado inválido > 6 selector > 4 pipeline > 1 máscara > 3 protocolo > 2 underflow
0: sin fallo local; 7 reservado. phy_error = (CAUSE≠0). clear_error no recupera la PHY.

rst/phy_abort enmascaran ACK y HS. HALTED permite reposo local tras Exit incluso con aborto sostenido.
Composición: reposo local & !lp_grant & lp_D0=11. El árbitro produce hs_complete.
CLK_TOGGLE separa oscilación de HS-0. No son controles de pads ni prueba de conformidad D-PHY.