DPHY_MODE_CTRL · RTL · CONTRATO ENTRE FLANCOS

UC ↑clk · señales combinacionales · datapath ↓clk
40 MHz: periodo 25 ns, separación entre flancos 12,5 ns. Conservar la acción evita perder controles cuando cambia STATE.



EJEMPLO · FIN LP CON stop_ready = 1 EN ↑N

Instante	STATE después	ACTION	Señal combinacional	Datapath Q
Antes de ↑N	LP_RETURN	A_NONE	stop_ready = 1	FIN_LP = 0
↑N	IDLE	A_FIN_LP	FIN_LP_EVT = 1	FIN_LP conserva 0
↓N · +12,5 ns	IDLE	A_FIN_LP	FIN_LP_EVT = 1	FIN_LP ← 1
↑N+1	IDLE u otra reserva	NONE / TAKE	FIN_LP_EVT = 0	FIN_LP conserva 1
↓N+1	Sin cambio	Sin cambio	FIN_LP_EVT = 0	FIN_LP ← 0

CONTRATOS

Solicitudes y confirmaciones se deciden en ↑clk. Rearme: observar req = 0 en ↓clk. Si req ya bajó tras aceptar, ese ↓clk permite rearmar.
La causa PLL / HS se conserva en ACTION aunque las entradas cambien antes de ↓clk. Reset debe cubrir ambos flancos y anula acciones pendientes.
Un cambio de reset / fallo enmascara grants y órdenes combinacionalmente. El consumidor de pulsos en ↑clk observa Q desde el ↓clk previo.

Memoria lógica: STATE [4] + ACTION [4] + datapath [7] = 15 bits. Los caminos ↑→↓ y ↓→↑ tienen 12,5 ns nominales y requieren STA al implementar en FPGA.