DPHY_MODE_CTRL · FLUJO GENERAL

PROPUESTA PARA REVISIÓN · 1 / 4
Algoritmo de coordinación LPDT / HS. Una caja no equivale a un estado de FSM ni a un ciclo.

REARME · EN CADA ↓clk

Si lp_req = 0: rearmar LP.
Si hs_req = 0: rearmar HS.

La aceptación se decide en ↑clk y se aplica en ↓clk mediante ACTION.
req sostenido en 1 no duplica operaciones.

REPOSO CONFIRMADO

stop_ready representa las tres lanes en reposo, incluidas las esperas que deba garantizar la PHY.

En esta fase es una confirmación del modelo de simulación.

INICIO

RESET INTERNO
Retirar grants y órdenes; pedir aborto
Borrar fin/error; rearmar solicitudes
Preferencia inicial: LP

¿rst == 0?
No

PRIORIDAD GLOBAL

Desde cualquier punto, rst = 1 lleva al reset interno.

Durante una operación HS, PLL perdido o hs_error lleva a F (página 4), sin fin de éxito.

Sí

ESPERAR ENLACE LIBRE
Sin grants ni órdenes HS; phy_abort ← 0
busy ← 0; esperar confirmación de reposo

R · RETORNO DESDE PÁGINAS 2–4

Volver a ESPERAR ENLACE LIBRE.
El pulso de fin, si corresponde, dura un ciclo; después vuelve a cero.

¿stop_ready == 1?
No

Sí

EVALUAR SOLICITUDES ELEGIBLES
LP: lp_req y solicitud rearmada
HS: hs_req y rearmada y pll_locked
y hs_data_ready y !hs_error

¿Hay alguna solicitud elegible?
No

Sí

¿Ambas son elegibles?

No → **ELEGIR LA ÚNICA SOLICITUD ELEGIBLE**

Sí → **ELEGIR EL MODO PREFERIDO**
Alternar respecto a la última reserva

OFRECER RESERVA AL GANADOR
Activar solo su req_ready
Mantener bloqueado al otro productor

¿req y req_ready coinciden en ↑clk?
No

Sí

RESERVAR EN ↑clk
busy ← 1; guardar acción de aceptación
En ↓clk: consumir / rearmar solicitud
y preferir el otro modo

¿El ganador es LP?

Sí → **L · RECORRIDO LPDT**
Continuar en página 2

No → **H · RECORRIDO HS**
Continuar en página 3


CONVENCIÓN: ← asignación · == comparación · ↑clk flanco ascendente. Los nombres LP/HS indican propiedad lógica; ningún grant es un OE eléctrico.

DPHY_MODE_CTRL · RECORRIDO LPDT

PROPUESTA PARA REVISIÓN · 2 / 4

Entrada desde L: la solicitud LP ya reservó el enlace en el arbitraje general.

RESET GLOBAL
rst = 1 → retirar permisos, abortar y volver al flujo de reset (página 4).



CONEXIÓN DE PRUEBA

dsi_lpdt_bridge.lp_req → lp_req
lp_grant → permiso_arranque
tx_done → lp_done

El puente conserva el paquete completo; el motor añade 87 y genera estados D0.

PROPIEDAD HASTA TERMINAR

Una solicitud HS pendiente no interrumpe LPDT.

La PLL HS no es condición para LPDT.

Se ignora hs_done durante este recorrido.

SIGNIFICADO DEL FIN


lp_done: el productor terminó el envío local.
lp_complete: el árbitro ya confirmó reposo y liberó el enlace.

Ninguno confirma recepción por el LCD.

Los bucles conservan la propiedad o la espera; no reinician el paquete. Sin timeout local: fin o reposo ausentes requieren reset para recuperar.

DPHY_MODE_CTRL · RECORRIDO HS

PROPUESTA PARA REVISIÓN · 3 / 4
Entrada desde H: reserva HS aceptada con PLL disponible, datos preparados y sin fallo del productor.



VIGILANCIA GLOBAL DURANTE TODO HS

Si !pll_locked o hs_error:
retirar grants y órdenes inmediatamente,
pedir aborto y saltar a F (página 4).

Aplica también mientras se espera reposo.
rst tiene prioridad sobre este fallo.

CONFIRMACIONES DE LA PHY

Cada ACK confirma que la fase solicitada terminó.

Las operaciones internas Prepare / Zero / Trail / Exit y sus tiempos se definirán después.

Estas cajas no son fases eléctricas completas.

CONTINUIDAD DE LA TRANSFERENCIA

Una vez concedido HS, hs_data_ready no permite pausar el flujo.

Mantener continuidad o avisar con hs_error.

Una solicitud LP pendiente no interrumpe esta operación.

ESPERAR NO ES REEMITIR

Cada orden se mantiene mientras se espera su confirmación; no inicia una nueva operación en cada vuelta.

No se admite otro dueño durante preparación, transferencia ni parada.

ABSTRACCIÓN ACTUAL

Las órdenes son lógicas para un modelo de simulación.

No son OE/OEN, GPIO LP ni señales serie HS.
No fijan clock lane continuo/no continuo para el panel real.

Orden funcional: preparar reloj → preparar datos → transferir → terminar datos → parar reloj → confirmar reposo. No supone valores de temporización del panel.

DPHY_MODE_CTRL · RESET Y RECUPERACIÓN

PROPUESTA PARA REVISIÓN · 4 / 4
Prioridad: reset interno → fallo durante HS → recorrido normal. Un aborto no produce un fin de éxito.

1 · RESET DESDE CUALQUIER PUNTO

rst == 1

BLOQUEAR INMEDIATAMENTE
Grants, req_ready y órdenes HS ← 0
phy_abort ← 1

RESET EN AMBOS FLANCOS
↑clk: fase ← IDLE; acción ← NONE
↓clk: borrar causa y fin; rearmar
solicitudes y preferir LP

¿rst == 0?

No

Sí

RETIRAR PETICIÓN DE ABORTO
Esperar que la PHY confirme reposo
No emitir lp_complete ni hs_complete

R · VOLVER A PÁGINA 1

RESET COMPARTIDO

El motor LPDT, el puente, el productor y la PHY de prueba también deben resetearse o procesar el aborto.

Retirar un grant no revierte por sí solo una transmisión física.

2 · FALLO DURANTE OPERACIÓN HS

F · !pll_locked o hs_error
Desde cualquier paso HS; rst = 0

ABORTAR SIN ÉXITO
Grants y órdenes HS ← 0; phy_abort ← 1
Conservar enlace bloqueado; busy ← 1

CONSERVAR LA CAUSA DECIDIDA
↑clk: registrar FAULT y acción PLL/HS
↓clk: capturar error_code desde acción
error depende de la fase FAULT

ESPERAR RECUPERACIÓN
Mantener error y petición de aborto
Sin nuevas reservas; sin pulsos de éxito

¿clear_error y stop_ready?

No

Sí

LIMPIAR EL FALLO
↑clk: fase ← IDLE; acción ← CLEAR
↓clk: error_code ← 0
Sin reintento automático

R · VOLVER A PÁGINA 1


CONDICIONES DE RECUPERACIÓN

clear_error por sí solo no libera el enlace. También se necesita stop_ready del modelo de PHY.
El productor debe observar el fallo y rearmar su solicitud antes de reintentar.
La causa 1 tiene prioridad si PLL perdido y hs_error coinciden. Reserva de causa 3: condición interna inválida.

El diagrama define el comportamiento lógico que se revisará. Los tiempos, habilitaciones eléctricas y recuperación física requieren una especificación posterior.


DPHY_MODE_CTRL · DATAPATH · ARBITRAJE Y REARME

RTL · DATAPATH 1 / 2
Registros ↓clk · UC ↑clk · 40 MHz · buses [n]. Líneas azules discontinuas: control / reloj / reset. Nombres repetidos: misma red.




CONTRATO DEL ARBITRAJE
EN_ARB = !rst & ARB_LIBRE & stop_ready. ARB_LIBRE lo entrega la unidad de control.
PREF = 0 prefiere LP en empate; PREF = 1 prefiere HS. Solo una reserva puede ocurrir por flanco.
LP_E / HS_E son condiciones; LP_FIRE / HS_FIRE son eventos de aceptación, distintos de los grants de propiedad.

REARME DE SOLICITUD LP




En ↓clk, si lp_req = 0: R_LP ← 1.
Si sigue alto y TAKE_LP = 1: R_LP ← 0.
TAKE procede de la acción de ↑clk; sin carga conservar Q.

REARME DE SOLICITUD HS



En ↓clk, si hs_req = 0: R_HS ← 1.
Si sigue alto y TAKE_HS = 1: R_HS ← 0.
TAKE procede de la acción de ↑clk; sin carga conservar Q.

PREFERENCIA DE EMPATE



En ↓clk: aceptar LP deja PREF = 1;
aceptar HS deja PREF = 0. TAKE viene de ACTION.
Sin acción de aceptación: conservar Q.

ENTRADAS A UC

LP_FIRE, HS_FIRE, HS_FAULT [1 cada una]
lp_done, hs_done, clk_prepared, data_prepared
hs_data_ready, data_stopped, clk_stopped
stop_ready, clear_error, clk, rst [1 cada una]

condiciones / eventos

UNIDAD DE CONTROL · ↑clk

STATE [4]: fase. ACTION [4]: decisión retenida hasta ↓clk.
Transiciones en always @(posedge clk).
Salidas en always @(*).

Ocho bits de UC, separados de los siete del datapath.
Contrato temporal completo: página 9.

controles

SALIDAS COMBINACIONALES DE UC


ARB_LIBRE → EN_ARB [1]; TAKE_LP / TAKE_HS [1]
LD_ERR [1], SEL_ERR [2], PLL_CAUSE [1]
FIN_LP_EVT / FIN_HS_EVT [1]
HS_ACTIVE, FAULT_ACTIVE, BUSY_CTRL [1]; intenciones [6]

REGLAS EN ↓clk: rst tiene prioridad sobre LD; LD = 0 conserva Q.
M0/M1 rearman si req ya está bajo; si está alto, TAKE consume. M2 usa la aceptación retenida. No cargar desde FIRE vivo tras cambiar de fase.

DPHY_MODE_CTRL · DATAPATH · FALLOS, FIN Y SALIDAS

RTL · DATAPATH 2 / 2
Registros ↓clk · UC ↑clk · 40 MHz. Causa [2], pulsos [1 + 1]. La acción decidida en ↑clk conserva evento y causa hasta ↓clk.

CAUSA PERSISTENTE DE FALLO



DETECCIÓN COMBINACIONAL

HS_FAULT = HS_ACTIVE & (!pll_locked | hs_error)
HS_ACTIVE [1] viene de UC e incluye preparación, transferencia, parada y espera de reposo HS.
HS_FAULT [1] va a UC y a la protección de salidas.

CONTROLES DE CAUSA · PRIORIDAD DESPUÉS DE rst

1. Capturar fallo HS: LD_ERR = 1, SEL_ERR = 1 (M3 da prioridad a PLL).
2. Condición interna inválida: LD_ERR = 1, SEL_ERR = 2.
3. Limpiar fallo autorizado: LD_ERR = 1, SEL_ERR = 0.
Sin evento: LD_ERR = 0, conservar CAUSA. SEL_ERR = 3 se reserva; no debe emitirse.

PULSOS DE FINALIZACIÓN · DOS FLIP-FLOPS


EVENTOS RETENIDOS POR UC · La transición de liberación en ↑clk guarda A_FIN_LP / A_FIN_HS; las señales FIN_*_EVT se decodifican combinacionalmente.
Los registros D capturan en el ↓clk siguiente. Los pulsos duran de ↓clk a ↓clk. Reset en ↓clk anula una acción pendiente.

PROTECCIÓN Y CONEXIÓN DE SALIDAS · SIN REGISTROS ADICIONALES

MEMORIA: datapath [7] en ↓clk + STATE [4] y ACTION [4] de UC en ↑clk = 15 bits lógicos.
La causa PLL/HS se conserva en ACTION, por lo que M3 no depende de PLL viva al llegar ↓clk. No se agregan temporizadores eléctricos.

DPHY_MODE_CTRL · FSM · RECORRIDO NORMAL

RTL · FSM 1 / 2
↑clk · 40 MHz · STATE [4] y ACTION [4]. Arcos normales requieren !rst y !HS_FAULT. Intenciones de UC combinacionales.
En cada arco se guarda una acción para el datapath ↓clk. Prioridades en página 8; contrato temporal en página 9.




ACCIONES DE ARCO
En ↑clk se decide y conserva la acción aunque cambie la fase. ACTION se decodifica combinacionalmente; el datapath captura en ↓clk.
LP_FIRE y HS_FIRE son excluyentes. Aceptaciones: A_TAKE_LP / A_TAKE_HS; finalizaciones: A_FIN_LP / A_FIN_HS. Sin acción: A_NONE.

R[5:0] = {LP_OWNER, HS_TRANSFER_ACTIVE, CLK_START, DATA_START, DATA_STOP, CLK_STOP}.
Se conserva la propiedad hasta completar parada y reposo. Las confirmaciones ajenas a la fase no cambian el estado. Sin timeout local ni pausa de transferencia HS por hs_data_ready.

DPHY_MODE_CTRL · FSM · PRIORIDADES Y CONTROL

PROPUESTA PARA REVISIÓN · FSM 2 / 2
Prioridad en ↑clk: rst → HS_FAULT → codificación inválida → transición normal.
Moore para intenciones por estado; condiciones combinacionales para cargas, eventos y protección de salidas.



DECODIFICACIÓN DE ESTADO · ANTES DEL ENMASCARAMIENTO

Estado	ARB_ LIBRE	HS_ ACTIVE	FAULT_ ACTIVE	BUSY_ CTRL	R[5:0]
IDLE · 0	1	0	0	0	000000
LP_OWNED · 1	0	0	0	1	100000
LP_RETURN · 2	0	0	0	1	000000
HS_CLK_PREPARE · 3	0	1	0	1	001000
HS_DATA_PREPARE · 4	0	1	0	1	001100
HS_TRANSFER · 5	0	1	0	1	011100
HS_DATA_STOP · 6	0	1	0	1	001010
HS_CLK_STOP · 7	0	1	0	1	000001
HS_RETURN · 8	0	1	0	1	000000
FAULT · 9	0	0	1	1	000000
INVÁLIDO · 10–15	0	0	0	1	000000

CONTROLES COMBINACIONALES DESDE ACTION

Por defecto: TAKE = 0; LD_ERR = 0; SEL_ERR = 0; FIN_*_EVT = 0.

A_PLL_ERROR / A_HS_ERROR: LD_ERR = 1, SEL_ERR = 1; PLL_CAUSE distingue 01 / 10.
A_INVALID: LD_ERR = 1, SEL_ERR = 2. A_CLEAR: LD_ERR = 1, SEL_ERR = 0.
A_TAKE_LP / A_TAKE_HS activan TAKE_LP / TAKE_HS.

FIN_LP_EVT = !rst & (ACTION == A_FIN_LP)
FIN_HS_EVT = !rst & (ACTION == A_FIN_HS)

La decisión de éxito usa fase + stop_ready en ↑clk. Su aplicación es en ↓clk. Con rst activo todos los controles de acción se bloquean.

FRONTERA FSM / DATAPATH

EN_ARB = !rst & ARB_LIBRE & stop_ready
HS_FAULT = HS_ACTIVE & (!pll_locked | hs_error)
Y = R & {6{!rst & !HS_FAULT}}
phy_abort = rst | FAULT_ACTIVE | HS_FAULT
error = !rst & FAULT_ACTIVE; busy = BUSY_CTRL

FIRE se acepta en ↑clk; TAKE se conserva hasta ↓clk.
La FSM tiene STATE [4] + ACTION [4], con salidas always @(*).
El datapath tiene siete bits en ↓clk.

Total: 15 bits lógicos. En fault, causa válida desde ↓clk posterior; error y órdenes combinacionales reflejan la fase antes de ese flanco.

RESET · AMBOS FLANCOS

Inmediato: bloquear grants, órdenes y req_ready; phy_abort = 1.


↑**clk:** STATE ← IDLE; ACTION ← A_NONE. busy cae al registrar IDLE.
↓**clk:** CAUSA y FIN_* ← 0; R_LP/R_HS ← 1; PREF ← 0.

Mantener rst durante un ciclo completo. Cada registro tiene reset síncrono a su propio flanco.

La codificación usa diez valores de cuatro bits; la síntesis podría recodificarla. FSM funcional para una PHY modelada: sin tiempos eléctricos, serialización ni pads.
En FAULT se ignoran nuevos done y solicitudes. El fallo solo se limpia con reposo confirmado; una solicitud consumida no se reintenta hasta rearmarse.

DPHY_MODE_CTRL · RTL · CONTRATO ENTRE FLANCOS

UC ↑clk · señales combinacionales · datapath ↓clk
40 MHz: periodo 25 ns, separación entre flancos 12,5 ns. Conservar la acción evita perder controles cuando cambia STATE.



EJEMPLO · FIN LP CON stop_ready = 1 EN ↑N

Instante	STATE después	ACTION	Señal combinacional	Datapath Q
Antes de ↑N	LP_RETURN	A_NONE	stop_ready = 1	FIN_LP = 0
↑N	IDLE	A_FIN_LP	FIN_LP_EVT = 1	FIN_LP conserva 0
↓N · +12,5 ns	IDLE	A_FIN_LP	FIN_LP_EVT = 1	FIN_LP ← 1
↑N+1	IDLE u otra reserva	NONE / TAKE	FIN_LP_EVT = 0	FIN_LP conserva 1
↓N+1	Sin cambio	Sin cambio	FIN_LP_EVT = 0	FIN_LP ← 0

CONTRATOS

Solicitudes y confirmaciones se deciden en ↑clk. Rearme: observar req = 0 en ↓clk. Si req ya bajó tras aceptar, ese ↓clk permite rearmar.
La causa PLL / HS se conserva en ACTION aunque las entradas cambien antes de ↓clk. Reset debe cubrir ambos flancos y anula acciones pendientes.
Un cambio de reset / fallo enmascara grants y órdenes combinacionalmente. El consumidor de pulsos en ↑clk observa Q desde el ↓clk previo.

Memoria lógica: STATE [4] + ACTION [4] + datapath [7] = 15 bits. Los caminos ↑→↓ y ↓→↑ tienen 12,5 ns nominales y requieren STA al implementar en FPGA.