
DPHY_MODE_CTRL · FSM · RECORRIDO NORMAL

RTL · FSM 1 / 2
↑clk · 40 MHz · STATE [4] y ACTION [4]. Arcos normales requieren !rst y !HS_FAULT. Intenciones de UC combinacionales.
En cada arco se guarda una acción para el datapath ↓clk. Prioridades en página 8; contrato temporal en página 9.




ACCIONES DE ARCO
En ↑clk se decide y conserva la acción aunque cambie la fase. ACTION se decodifica combinacionalmente; el datapath captura en ↓clk.
LP_FIRE y HS_FIRE son excluyentes. Aceptaciones: A_TAKE_LP / A_TAKE_HS; finalizaciones: A_FIN_LP / A_FIN_HS. Sin acción: A_NONE.

R[5:0] = {LP_OWNER, HS_TRANSFER_ACTIVE, CLK_START, DATA_START, DATA_STOP, CLK_STOP}.
Se conserva la propiedad hasta completar parada y reposo. Las confirmaciones ajenas a la fase no cambian el estado. Sin timeout local ni pausa de transferencia HS por hs_data_ready.

DPHY_MODE_CTRL · FSM · PRIORIDADES Y CONTROL

PROPUESTA PARA REVISIÓN · FSM 2 / 2
Prioridad en ↑clk: rst → HS_FAULT → codificación inválida → transición normal.
Moore para intenciones por estado; condiciones combinacionales para cargas, eventos y protección de salidas.



DECODIFICACIÓN DE ESTADO · ANTES DEL ENMASCARAMIENTO

Estado	ARB_ LIBRE	HS_ ACTIVE	FAULT_ ACTIVE	BUSY_ CTRL	R[5:0]
IDLE · 0	1	0	0	0	000000
LP_OWNED · 1	0	0	0	1	100000
LP_RETURN · 2	0	0	0	1	000000
HS_CLK_PREPARE · 3	0	1	0	1	001000
HS_DATA_PREPARE · 4	0	1	0	1	001100
HS_TRANSFER · 5	0	1	0	1	011100
HS_DATA_STOP · 6	0	1	0	1	001010
HS_CLK_STOP · 7	0	1	0	1	000001
HS_RETURN · 8	0	1	0	1	000000
FAULT · 9	0	0	1	1	000000
INVÁLIDO · 10–15	0	0	0	1	000000

CONTROLES COMBINACIONALES DESDE ACTION

Por defecto: TAKE = 0; LD_ERR = 0; SEL_ERR = 0; FIN_*_EVT = 0.

A_PLL_ERROR / A_HS_ERROR: LD_ERR = 1, SEL_ERR = 1; PLL_CAUSE distingue 01 / 10.
A_INVALID: LD_ERR = 1, SEL_ERR = 2. A_CLEAR: LD_ERR = 1, SEL_ERR = 0.
A_TAKE_LP / A_TAKE_HS activan TAKE_LP / TAKE_HS.

FIN_LP_EVT = !rst & (ACTION == A_FIN_LP)
FIN_HS_EVT = !rst & (ACTION == A_FIN_HS)

La decisión de éxito usa fase + stop_ready en ↑clk. Su aplicación es en ↓clk. Con rst activo todos los controles de acción se bloquean.

FRONTERA FSM / DATAPATH

EN_ARB = !rst & ARB_LIBRE & stop_ready
HS_FAULT = HS_ACTIVE & (!pll_locked | hs_error)
Y = R & {6{!rst & !HS_FAULT}}
phy_abort = rst | FAULT_ACTIVE | HS_FAULT
error = !rst & FAULT_ACTIVE; busy = BUSY_CTRL

FIRE se acepta en ↑clk; TAKE se conserva hasta ↓clk.
La FSM tiene STATE [4] + ACTION [4], con salidas always @(*).
El datapath tiene siete bits en ↓clk.

Total: 15 bits lógicos. En fault, causa válida desde ↓clk posterior; error y órdenes combinacionales reflejan la fase antes de ese flanco.

RESET · AMBOS FLANCOS

Inmediato: bloquear grants, órdenes y req_ready; phy_abort = 1.


↑**clk:** STATE ← IDLE; ACTION ← A_NONE. busy cae al registrar IDLE.
↓**clk:** CAUSA y FIN_* ← 0; R_LP/R_HS ← 1; PREF ← 0.

Mantener rst durante un ciclo completo. Cada registro tiene reset síncrono a su propio flanco.

La codificación usa diez valores de cuatro bits; la síntesis podría recodificarla. FSM funcional para una PHY modelada: sin tiempos eléctricos, serialización ni pads.
En FAULT se ignoran nuevos done y solicitudes. El fallo solo se limpia con reposo confirmado; una solicitud consumida no se reintenta hasta rearmarse.

DPHY_MODE_CTRL · RTL · CONTRATO ENTRE FLANCOS

UC ↑clk · señales combinacionales · datapath ↓clk
40 MHz: periodo 25 ns, separación entre flancos 12,5 ns. Conservar la acción evita perder controles cuando cambia STATE.



EJEMPLO · FIN LP CON stop_ready = 1 EN ↑N

Instante	STATE después	ACTION	Señal combinacional	Datapath Q
Antes de ↑N	LP_RETURN	A_NONE	stop_ready = 1	FIN_LP = 0
↑N	IDLE	A_FIN_LP	FIN_LP_EVT = 1	FIN_LP conserva 0
↓N · +12,5 ns	IDLE	A_FIN_LP	FIN_LP_EVT = 1	FIN_LP ← 1
↑N+1	IDLE u otra reserva	NONE / TAKE	FIN_LP_EVT = 0	FIN_LP conserva 1
↓N+1	Sin cambio	Sin cambio	FIN_LP_EVT = 0	FIN_LP ← 0

CONTRATOS

Solicitudes y confirmaciones se deciden en ↑clk. Rearme: observar req = 0 en ↓clk. Si req ya bajó tras aceptar, ese ↓clk permite rearmar.
La causa PLL / HS se conserva en ACTION aunque las entradas cambien antes de ↓clk. Reset debe cubrir ambos flancos y anula acciones pendientes.
Un cambio de reset / fallo enmascara grants y órdenes combinacionalmente. El consumidor de pulsos en ↑clk observa Q desde el ↓clk previo.

Memoria lógica: STATE [4] + ACTION [4] + datapath [7] = 15 bits. Los caminos ↑→↓ y ↓→↑ tienen 12,5 ns nominales y requieren STA al implementar en FPGA.