DSI_HS_TRANSPORT · DATAPATH 1/2 · ALMACENAMIENTO Y LECTURA

Bloques sin relleno · buses [n] · controles discontinuos · ↑clk, 40 MHz en simulación.
W = BUFFER_WORDS; A = max(1, ceil(log2(W))). Predeterminado: W=2048, A=11.



Lectura síncrona, un único almacenamiento de salida: Q representa el registro de lectura de la RAM; no se añade otro registro después de él.
En PRIME se lee dirección 0. Tras grant, cada flanco consume Q y carga la dirección siguiente si no es la última.
RAM y Q no se borran: reset invalida el paquete al limpiar COUNT/INDEX y la fase de UC. last se reconstruye desde longitud; no se almacena por palabra.
Datos [7:0] → D0; [15:8] → D1. keep=01 indica que solo D0 es válido; no define relleno ni terminación eléctrica.

DSI_HS_TRANSPORT · DATAPATH 2/2 · CONTADORES Y CONDICIONES

A = max(1, ceil(log2(W))) · COUNT [A+1] guarda W sin desbordar · INDEX [A] recorre 0…W−1.
Todos los registros en ↑clk. RST_DP = rst | CLEAR_COUNT, síncrono y prioritario sobre enable.



RST_DP [1] · ↑clk [1]
a COUNT e INDEX

Sin MUX externos de retención.
El enable conserva Q.
Σ0 y Σ1 suman una constante 1.

RED COMBINACIONAL → CONDICIONES PARA UC



Memoria predeterminada: 2048×18 + Q[18] + COUNT[12] + INDEX[11] = 36 905 bits de datapath.
La memoria de UC se cuenta aparte: STATE[3], DONE[1], ERROR_CODE[2] según el RTL actual. No se duplican en datapath.
FULL se interpreta antes de escribir, únicamente durante recepción. FINAL_WORD solo tiene significado con hs_word_valid.
Σ2 y las expresiones de condición son combinacionales. La página representa conexiones nombradas; las condiciones se agrupan en el bus [4] hacia UC.