DSI_HS_TRANSPORT · FSM · TRANSICIONES

7 estados · codificación binaria de 3 bits · ↑clk, 40 MHz en simulación.
Arcos: condición / acción en ese posedge. Se aplican después de reset y phy_abort; la primera causa de fallo se conserva.



CONDICIONES
V=tx_word_valid; K=MASK_OK; L=tx_word_last; F=FULL (antes de escribir).
R=hs_req_ready; G=hs_grant; T=FINAL_WORD; C=hs_complete.
WE=WRITE_EN; RD=READ_EN; ADV=ADVANCE; CLR=CLEAR_COUNT.
Las señales de entrada solo se interpretan en su fase. No hay timeout ni reintento automático.
DONE se borra por defecto en cada posedge; solo G·T en SEND lo pone a 1. El pulso ocupa el primer ciclo de WAIT_COMPLETE.

DSI_HS_TRANSPORT · FSM · CONTROLES Y TEMPORIZACIÓN

E = !rst & !phy_abort · K=MASK_OK · V=tx_word_valid · T=FINAL_WORD · G=hs_grant · C=hs_complete.
Tablas para E=1, salvo donde se indica. Con E=0: ready, req, data_ready, valid, WE, RD, ADV, CLR y done = 0.

1. SALIDAS PÚBLICAS · decodificación combinacional

STATE	ready	hs_req	hs_data_ready	hs_word_valid	busy	error / hs_error
FILL · 000	1	0	0	0	OCCUPIED	0
PRIME · 001	0	0	0	0	1	0
REQUEST · 010	0	1	1	0	1	0
WAIT_GRANT · 011	0	0	1	0	1	0
SEND · 100	0	0	1	G	1	0
WAIT_COMPLETE · 101	0	0	0	0	1	0
FAULT · 110	0	0	0	0	1	1
No usado · 111	0	0	0	0	1	0 → 1 tras ↑clk

2. CONTROLES HACIA DATAPATH · combinacionales antes del mismo posedge

STATE	WRITE_EN	READ_EN	PRIME / SEL_M0	ADVANCE	CLEAR_COUNT
FILL	V · K	0	0	0	0
PRIME	0	1	1	0	0
REQUEST	0	0	0	0	0
WAIT_GRANT	0	0	0	0	0
SEND	0	G · !T	0	G · !T	0
WAIT_COMPLETE	0	0	0	0	C
FAULT / 111	0	0	0	0	0

PRIME es la selección de dirección sin enmascarar en el RTL: si rst/phy_abort se activa durante PRIME, SEL_M0 puede seguir en 1;
READ_EN=0 impide capturar. busy y error no se enmascaran con reset: reflejan el estado previo hasta el posedge de reset.

3. MEMORIA Y PRIORIDADES EN ↑CLK
STATE[3] + DONE[1] + ERROR_CODE[2] = 6 bits de UC. No hay ACTION ni captura en negedge.
1) rst → FILL, DONE=0 y CAUSA=00; reset coordinado de toda la ruta.
2) Si ya está en FAULT → conservar estado y causa, DONE=0.
3) phy_abort → FAULT/11; después errores de fase (máscara 10, capacidad 01, pérdida grant 11).
4) Operación normal según arcos; código 111 → FAULT/11. done = E & DONE; error_code = CAUSA.

4. SECUENCIA TEMPORAL · paquete de dos palabras
N: aceptar última palabra → PRIME. N+1: Q←RAM[0] → REQUEST.
H: handshake hs_req/ready → WAIT_GRANT. G: observar hs_grant → SEND (Q aún contiene palabra 0).
G+1: consumir palabra 0; Q←RAM[1], INDEX←1. G+2: consumir última → WAIT_COMPLETE, DONE←1.
G+3: árbitro observa hs_done; DONE←0. Tras hs_complete: limpiar COUNT/INDEX → FILL.
El receptor consume en posedge; valid no tiene ready. done no acredita recepción del panel ni liberación física del enlace.