DSI_LANE_PACKER · FSM

PROPUESTA PARA REVISIÓN · Tres estados, codificación binaria STATE [2] · ↑clk, 40 MHz.
Las condiciones se evalúan antes del flanco; el cambio de estado y las cargas ocurren en ese mismo ↑clk.
Recorrido normal con rst = 0. Reset tiene prioridad desde cualquier estado.



EVENTOS Y CONTROLES DERIVADOS

BYTE_FIRE = tx_byte_valid & tx_byte_ready
WORD_FIRE = tx_word_valid & tx_word_ready
LD_META = LD_FIRST | LD_SECOND
LD_LO = LD_FIRST · LD_HI = LD_META
SEL_M0 = LD_SECOND

Cargas combinacionales antes del ↑clk de aceptación.
Sin registro ACTION ni evento retrasado.

PRIORIDADES GLOBALES · SOBRE EL RECORRIDO NORMAL

1. rst = 1: en ↑clk → EMPTY y datapath a cero.
Handshakes y cargas bloqueados mientras rst = 1.

2. STATE = 11: handshakes / cargas = 0.
En ↑clk → EMPTY y datapath a cero; sin éxito.

RST_DP = rst | (STATE == 2'b11)
RST_DP es el reset síncrono de los 18 bits de datapath.

EFECTO DE CADA ACEPTACIÓN EN EL DATAPATH

LD_FIRST: WORD ← {00, tx_byte_data}; SECOND_VALID ← 0; LAST ← tx_byte_last.
LD_SECOND: WORD[15:8] ← tx_byte_data; conservar WORD[7:0]; SECOND_VALID ← 1; LAST ← tx_byte_last.
WORD_FIRE: conservar los 18 bits; solo se libera la fase de salida.

No se acepta otra entrada en el flanco de entrega. Cada paquete comienza en el byte bajo.
STATE [2] + WORD [16] + SECOND_VALID [1] + LAST [1] = 20 bits lógicos; sin FIFO ni contador.

Transiciones: registro STATE en always @(posedge clk). Salidas de UC: decodificación en always @(*), con valores por defecto.
tx_word_data = WORD · tx_word_keep = {SECOND_VALID, 1'b1} · tx_word_last = LAST.
Metadatos válidos solo con tx_word_valid. Fin de entrega local no confirma transmisión física ni recepción del LCD.