DSI_TEST_PATTERN · FSM · UNIDAD DE CONTROL

STATE [1] en ↑clk: IDLE=0, STREAM=1. Salidas combinacionales con valores por defecto.
Las flechas normales presuponen rst=0; reset síncrono tiene prioridad desde cualquier estado.



RESET GLOBAL · rst=1
Enmascarar start_ready, tx_byte_valid, byte y marcas inmediatamente.
En ↑clk: STATE←IDLE; R_DONE←0; X←0; Y←0; C←R.
Sin INIT/STEP/FINISH; reset gana incluso sobre la última entrega.

START_FIRE = start_valid & start_ready
BYTE_FIRE = tx_byte_valid & tx_byte_ready
FINISH = BYTE_FIRE & IS_B & X_END & Y_END
IS_B / X_END / Y_END proceden de CC / CX / CY del datapath.

Origen / condición (rst=0)	**Destino**	**Operación antes del flanco**
IDLE; !start_valid	IDLE	Sin cargas; conservar X/Y/C
IDLE; start_valid	STREAM	INIT=1; X=0, Y=0, C=R
STREAM; !tx_byte_ready	STREAM	Sin cargas; conservar byte y marcas
STREAM; BYTE_FIRE & !IS_B	STREAM	STEP_COMP=1; R→G o G→B
STREAM; BYTE_FIRE & IS_B & !X_END	STREAM	STEP_PIXEL=1; X=X+1, C=R
STREAM; BYTE_FIRE & IS_B & X_END & !Y_END	STREAM	STEP_LINE=1; X=0, Y=Y+1, C=R
STREAM; FINISH	IDLE	Sin cargas X/Y/C; R_DONE←1

STATE [1] · ↑clk
rst → IDLE
IDLE + START_FIRE → STREAM
STREAM + FINISH → IDLE
Resto: conservar

R_DONE [1] · ↑clk
rst → 0; resto D=FINISH (cada ciclo)
frame_done = R_DONE
Se limpia también al aceptar el siguiente cuadro

MEMORIA: UC=STATE[1]+R_DONE[1]=2 bits; datapath=22 bits (720×720); total lógico=24 bits.
No hay estado DONE, registro busy ni FSM por componente. Con un bit no quedan códigos binarios sin usar.
El primer R aparece tras START_FIRE. El último B libera STREAM; no se acepta inicio en ese mismo flanco.
start_valid mantenido alto repite cuadros; frame_done confirma solo entrega local de bytes.