
# DATAPATH 1/4 · CONFIGURACIÓN Y CSR


CSR propuestos; sin direcciones asignadas. Perfil seleccionado de una tabla constante.
Las dimensiones deben coincidir con WIDTH/HEIGHT del generador elaborado; no se cambia su tamaño por software.




PROPUESTA · Registros en ↑clk; rst síncrono prioritario. LD=0 conserva Q.
Buses [n]; controles discontinuos. Redes con el mismo nombre se conectan entre páginas. Ecuaciones: datapath.md.

# DATAPATH 2/4 · TIEMPO E ÍNDICE DE EVENTOS

ROM_EVENT: calendario expandido de un cuadro. WAIT=0, RGB=1, END=2; 3 es inválido.
Registro de evento estable durante su ejecución; no se programa esta ROM por CSR.






LÍMITES DE AVANCE
TICK_EN = frame_active & !overflow; se satura antes de envolver. El tiempo avanza también bajo backpressure.
EVENT_ADVANCE solo al terminar WAIT o RGB. Antes de IP+1, comprobar IP+1 < N_EVENTS; END no incrementa IP.
La tabla debe incluir carga de R_EVT y ciclos de control. END cumple RELEASE ≤ TICK ≤ DEADLINE ≤ T_FRAME.
Fuentes combinacionales se estabilizan antes de EVENT_LOAD; no se presupone la latencia de una BRAM síncrona.


PROPUESTA · Registros en ↑clk; rst síncrono prioritario. LD=0 conserva Q.
Buses [n]; controles discontinuos. Redes con el mismo nombre se conectan entre páginas. Ecuaciones: datapath.md.


# DATAPATH 3/4 · BYTES, LÍNEAS Y CADENA DSI


Los bloques DSI existentes son externos al planificador. No duplicar su RAM, ECC, CRC ni serializadores.
El planificador cuenta bytes aceptados por el preparador; el fin físico se supervisa en la siguiente página.










PROPUESTA · Registros en ↑clk; rst síncrono prioritario. LD=0 conserva Q.
Buses [n]; controles discontinuos. Redes con el mismo nombre se conectan entre páginas. Ecuaciones: datapath.md.

# DATAPATH 4/4 · EVENTOS RETENIDOS Y SUPERVISIÓN


No exigir coincidencia de pulsos. pkt_done, hs_done y hs_complete se retienen por paquete.
frame_done se retiene por cuadro; STOP por ejecución; primera causa de fallo hasta reset.





CLR = DF; LD = ventana | CLR
D = (CLR ? 0 : Q) | entrada; set domina clear; rst → 0
seen_next == 3'b111 & !transport.busy




CLR = FRAME_BEGIN; LD = ventana | CLR
D = (CLR ? 0 : Q) | entrada; set domina clear; rst → 0
LINE == HEIGHT & frame_seen_next




CLR = START_ACCEPT; LD = ventana | CLR
D = (CLR ? 0 : Q) | entrada; set domina clear; rst → 0
STOP_PENDING → UC al fin del cuadro




FRONTERA CON UC · FSM EN PÁGINAS 7–8
Entradas: released, late, event_legal, BCNT/WC, LINE/HEIGHT, seen_next, FAULT_REQ y autorización.
Salidas: START_ACCEPT, FRAME_BEGIN, EVENT_LOAD/ADVANCE, G, cmd_valid, RGB_COMPLETE, FRAME_COMPLETE.
RGB_COMPLETE: UC emite una vez al comprobar paquete+HS completos y BCNT==WC sin fallo.
FRAME_COMPLETE: END liberado, todas las líneas+fuente completas, enlace libre y sin fallo. Emitir una vez.
STOP conserva el nivel hasta terminar cuadro. Ante fallo, bloquear nuevos paquetes y exigir reset coordinado.
Un fallo del planificador no conmuta directamente pads ni borra el diagnóstico del wrapper Gowin.

PROPUESTA · Registros en ↑clk; rst síncrono prioritario. LD=0 conserva Q.
Buses [n]; controles discontinuos. Redes con el mismo nombre se conectan entre páginas. Ecuaciones: datapath.md.