Circuitos Digitales II Ingeniería Electrónica

Universidad Distrital Francisco José de Caldas

Profesor: Andrés Eduardo Gaona Barrera

TALLER 4

"Modelamiento de Máquinas de Estado Finito"

Objetivos

- Diseñar, especificar y sintetizar circuitos secuenciales como contadores y máquinas de estados finito (FSM) en VHDL.
- Analizar circuitos secuenciales a partir de su tabla de estados y obtener diferentes modelos del circuito en VHDL.
- Diseñar, especificar y sintetizar circuitos sincrónicos básicos utilizando un lenguaje de descripción de hardware (HDL).

Problema

1. Analice la máquina de estados finito (FSM) sincrónica descrita por las ecuaciones (1) – (4) y descríbala en VHDL usando las metodologías propuestas. C, D, clk y reset son las entradas y W, Z las salidas. Los flip-flops que componen esta FSM son tipo D.

Ecuaciones de estado

Ecuaciones de salida

$$Q_{1}(t+1) = C Q_{1}'(t) Q_{0}'(t) + D' Q_{1}'(t) Q_{0}(t)$$
 (1)
$$W = C Q_{0}(t) Q_{1}'(t)$$
 (3)

$$Q_0(t+1) = Q_1'(t) \cdot Q_0'(t) + C \cdot Q_0(t)$$
 (2)
$$Z = (C \cdot Q_0(t)) \otimes (D \cdot Q_1'(t))$$
 (4)

2. Modelar la secuencia de números asignada en el Taller 3 utilizando el método de registro de estados. Tenga en cuenta el tipo de registro que utilizó en la solución del Taller 3.

Actividades:

- 1. Efectúe el análisis del circuito mostrado en la figura 1, obtenga el diagrama de estados y la tabla de estado presente y estado futuro.
- 2. Realice la especificación en VHDL del diseño realizado en el numeral anterior. Para esto utilice dos métodos diferentes:

a. Para el primer método, especifique según la tabla 1 los siguientes tres componentes (descripción estructural): función de excitación, función de salida y un registro (bloque secuencial).

Dígito final de la sumatoria del último número de los códigos de los integrantes del grupo	Función de excitación o entrada	Función de salida
0 - 3	Memoria ROM	Sólo multiplexores 2-1
4 – 6	Sólo multiplexores 2-1	Memoria ROM
7 – 9	Un Multiplexor 4-1 +	Un Dec 2-4 tipo one-hot +
	compuertas	compuertas

Tabla 1 Selección del componente a utilizar para describir bloques combinacionales

- b. Para el segundo método, implemente la maquina de estados utilizando el método de registro de estado.
- 3. Utilice el método de registro de estados para describir el contador del Taller 3 (secuencia de números obtenida a partir del código de uno de los integrantes del grupo de trabajo).
- 4. Simule sus descripciones, usando ModelSim.
- 5. Realice un informe de laboratorio en que se especifique el desarrollo de la práctica. El informe debe ser entregado el día de presentación de la práctica.
- 6. Obtenga los resultados para cada uno de los modelos de: % slices utilizados, frecuencia de operación, número de registros y tamaño a partir de los reportes de síntesis y place and route. Analícelos.
- 7. Analice los diagramas circuitales o esquemático que origina la herramienta de síntesis (ISE).

Referencias

- [1] Gajski, D., "Principios de diseño digital", Prentice Hall
- [2] Notas de clase

Notas:

- El taller es elaborado en los grupos de laboratorio y la entrega es en la semana del 21
 25 de septiembre al iniciar la sesión de laboratorio que le corresponda.
- Todas sus descripciones sintetícelas en el mismo dispositivo, preferiblemente una FPGA.
- El informe de laboratorio debe ser entregado en el momento de presentar la práctica, este debe reflejar todo el desarrollo llevado para la ejecución de la misma. Tenga en cuenta que el objetivo de la materia es el diseño de sistemas digitales.