Circuitos Digitales II Ingeniería Electrónica Universidad Distrital Francisco José de Caldas

Profesor: Andrés Gaona

TALLER 1

"Introducción al modelado de circuitos en VHDL"

- 1. Modele y simule el comportamiento de la compuerta que le corresponda a su grupo de trabajo según la Tabla 1. Los modelos propuestos para tal fin son:
 - Dos modelos funcionales diferentes para cada una de las compuertas 1 y 2 asignadas.
 - Un modelo estructural para la compuerta 1 y 2 basado en la compuerta universal determinada por la tabla 1

Dígito final de la sumatoria del último número de los códigos de los integrantes del grupo	Compuerta 1	Compuerta 2	Diseño estructural basado en sólo la compuerta
0 - 1	XOR	AND	NAND
2 - 4	XNOR	OR	NAND
5 – 6	XOR	OR	NOR
7 – 9	XNOR	AND	NOR

Tabla 1

2. Realice el modelado funcional de un desplazador o rotador a izquierda o a derecha de una palabra de entrada de 8 bits. Para tal fin, le es asignada la dirección de desplazamiento y el número de bits a desplazar en la Tabla 2.

Dígito final de la sumatoria del	Función y dirección	Bits a desplazar o rotar
último número de los códigos de		
los integrantes del grupo		
0 - 1	Rotación - Izquierda	2
2 - 4	Desplazamiento- Izquierda	3
5 – 6	Rotación - Derecha	4
7 – 9	Desplazamiento - Derecha	6

Tabla 2

Para cada uno de los circuitos sugeridos aplique la siguiente metodología:

- ✓ Análisis del problema y planteamiento de soluciones con el modelo de caja negra y caja gris
- ✓ Identifique puertos y señales internas
- ✓ Especificación VHDL
- ✓ Simulación
- ✓ Análisis de resultados y conclusiones

Analice los resultados, evalúe puntos a favor y en contra de sus soluciones y concluya.

<u>Referencias</u>

- Notas de clase
- Brown y Vranesic: "Fundamentos de lógica digital con diseño VHDL"

Notas:

- El taller es elaborado en los grupos de laboratorio y la entrega es el día 2 de Septiembre al iniciar la clase.
- Todas las simulaciones deben ser explicadas y analizadas.
- Las arquitecturas son simples y puede utilizar señales auxiliares. Recuerde que es su primer contacto con VHDL, y los ejercicios propuestos son de dificultad baja.