

1. Nêu khái niệm Embedded system (ES là gì)

Hệ thống nhúng là 1 hệ thống máy tính kết hợp các thiết bị phần cứng và phần mềm để thực hiện 1 task hoặc công việc có chức năng nhất định.

Đi kèm với câu hỏi này thì còn là

Phần mềm nhúng là gì

Firmware là gì

2. Phân biệt kiến trúc Von Neumann và Harvard

Trong thông tin này không có chuyện 1 dây hay 2 dây mà nó là 1 bus, vậy thì hệ thống có cấu trúc bus dữ liệu, bus địa chỉ là gì

Data bus và address bus trên PC có bản năng là bao nhiêu, có bandwidth (tốc độ) là bao nhiêu.


Bản chất trong 1 cái máy tính có 2 loại bus data và địa chỉ.

Bus địa chỉ dùng gì mã địa chỉ giao tiếp với bộ nhớ CPU.

Bus data khi gì mã xong địa chỉ, rồi lấy data từ memory theo địa chỉ yêu cầu.

Trong 2 kiến trúc này sẽ khác nhau 1 chút. 1 cái dùng chung 1 bus địa chỉ gì mã cả bộ nhớ chương trình, bộ nhớ dữ liệu, (program memory và data memory) trên cùng 1 bus địa chỉ.

1 loại nữa là trên 1 bus dữ liệu riêng, hay còn gọi là 1 bus địa chỉ riêng biệt.



Data bus và address bus chỉ có 1 dây hay 2 dây.


Giả sử muốn có 1 vùng nhớ data memory thì lấy 1 địa chỉ lên address này có nghĩa thêm 1 lệnh ghi (enable cái ghi) thì lúc lấy cái data thì ô nhớ đó sẽ lấy lên trên bus này và CPU sẽ check cái bus này và data đang trên bus song nó nhớ thế nào.

bus này có thể là 16 bit/ 8 bit/ 32 bit hay 64 bit nó phụ thuộc vào hệ thống kiến trúc của mình đang là kiến trúc 64 bit hay 32 bit.

Ý data memory và program memory là 2 thành phần chung trên 1 nền tảng này nên là có 2 thành phần này nằm trên cùng 1 địa chỉ.


Ví dụ sau đây là data memory (SRAM/DRAM) nó sẽ có cùng 1 địa chỉ cùng với FLASH Memory

Ví dụ con này (chỉ vào program memory) địa chỉ 0 đến 10 thì data memory có địa chỉ 11 đến 20. Khi tất cả các thiết bị input, output, peripheral trên cùng 1 memory map như




Vì hệ thống kiến trúc harvard này thì data memory riêng, program memory riêng (bus địa chỉ và bus dữ liệu riêng) nên suy ra có thể lấy 001 vào bus này, có cách địa chỉ data memory, nếu lấy 001 vào program memory thì nó là địa chỉ trên program memory địa chỉ cùng là 001 nhưng địa chỉ vào 2 bus address khác nhau

→ giá trị khác nhau → vậy cách trình bày này, vậy data 1 nibble vì 2 địa chỉ này khác nhau



Còn thì ng này lúc c ch ng trình, t i l th i i m ch c c l a ch thôi,



Còn thì ng này t i l th i i m c c nhi u a ch b i vì ang có nhi u bus thì thì ng này t c s nhanh h n nh ng ki n trúc và t p l nh ph c t p h n.

Có th tính toán và x lý trên tr c ti p các memory ko c n load and store.

ng bus ko ph i dây n i

3. getting started GPIO

3.1. Nếu các thu c tính có th c u hình c c a l pin b i module port (có ngh a là nêu các thu c tính c a l pin)

l pin có th ch n nhi u ch c n ng

Set h ng (input/output) (ý h i là module port có các tính n ng nào) → set h ng ko trong module port mà n m trong module GPIO

Set up pull up hay pull down

Set up các tính n ng slow rate (d c s n xung khi change tr ng thái) t th p n cao, t cao xu ng th p (xung vuông thì r t có h i).

T ng c ng dòng i n c a l pin thông qua bi n drive strength.

L c c tín hi u input (filter).

Set l pin là l ngu n ng t g m có: set ng t s n lên s n xu ng, check c ng t trong module port. M i field là l feature (là l ng t).

...

3.2 nêu tác dụng khi set up 1 transistor (pull up)

Khi sử dụng các transistor, bản thân của nó là xác định các mức logic khi không có tín hiệu vào của pin, khi nó được set là input


Còn đối với các pin của GPIOs được set mode sử dụng MOSFET là các mạch hở - open drain, là khi chúng ta set nó là input thì ngay tại thời điểm thì không thể xác định nó là mức ấn áp dương hay âm. Nếu không xác định được như vậy thì sẽ ảnh hưởng đến việc kiểm tra thông qua 1 transistor, transistor này có nhiệm vụ tiêu thụ mức năng lượng mà khi mức input được xác định

Pull-up/down Resistor

Issue: When one pin is configured as an input and nothing is connected to the pin → program cannot read the pin state (floating or unknown state)

Floating

Floating, high impedance, and tri-stated are three terms that mean the same thing



Khi chân input không có tín hiệu vào, transistor này không kiểm tra được thì khi không tác động/ không thì input này không xác định nó là mức 0 hay mức 1 bởi vì chân input được xác định mode tín hiệu chúng tôi đặt là gì thì transistor MOSFET đặt là các mạch hở hay transistor này là open drain. Khi kiểm tra thì cần phải xác định nó sẽ không bị transistor trạng thái của nó là mức 0 hay mức 1 nếu không sử dụng 1 tín hiệu xác định cho nó cho nên cần phải xác định nó xu hướng hoặc kiểm tra thông qua 1 transistor.

Transistor này khi không có tín hiệu input thì nó sẽ xác định giá trị input trên, nó sẽ là giá trị ấn áp trên transistor là mức 0 hoặc nếu cần dùng pull up là mức 1.

Tác dụng thứ 2 là khi có tín hiệu vào sẽ tránh trường hợp nhiễu mà mức tín hiệu đúng mà mức tín hiệu âm mà nó vẫn tiêu thụ trên transistor này.

Tác dụng của transistor dùng xác định giá trị vào khi mà tín hiệu input không xác định thì transistor này xác định input này là up hay là down (bằng 1 hay 0 tùy vào transistor này).

4. Nêu các bước cấu hình cho 1 nút bấm led

Cấu hình cho module sim → cấu hình module port → cấu hình chân module port.

Mục đích cấu hình module sim là **enable clock gate** hay open clock có thể write cho 1 module, đây là module port.

Module port thì set mux (enable gpio), pull up pull down

Ảnh K tra 1 i

Nếu cấu hình cho input thì phải nói là pull up hay pull down

Còn output thì không cần

Ngoài ra còn?

Cấu hình hướng cho gpio là in/output

chức năng:

Nếu là nút nhấn (input) chức năng trạng thái của chân

Output thì có thể ghi lên trạng thái hoặc toggle trạng thái của output.

Còn tín hiệu clock hay xung clock thì tên sẽ của nó là bus clock (module clock thì tín hiệu này open ra thì sẽ là module của bus clock/ tần số ... và sau rồi nói)

5. gợi ý thích hợp trong các tài khóa volatile trên góc của CPU/memory/ compiler

Tại sao trong ng ngữ và memory mapped IO cần dùng volatile

Tại sao trong memory mapped IO cần dùng từ khóa volatile

Về góc compiler, báo cho compiler biết là tất cả hoặc là muốn optimize của compiler cho biết nó (khi biên dịch các đoạn code đó) là mức (level) tối ưu nhất, compiler sẽ mức update cái đó.

Về góc memory, liên quan đến thanh ghi, các task liên quan đến thanh ghi: có, vì thế (confirmed)

Về tìm hiểu thêm

Mục đích của volatile là tránh các biến thay đổi bất thường.

Chuyển sang bài core M0+ và interrupt

1. Quy trình thực hiện interrupt

Nêu tên các bảng vector interrupt hay vector table là gì

2 câu này tìm hiểu, tìm hiểu vì quá dài, stacking/ unstacking nên ròi core nó ra làm sau, .. liên quan đến việc optimization việc interrupt

Bảng vector interrupt nằm trên, vùng nhớ Flash bắt đầu địa chỉ 0x00000000

2. có thể thay đổi bảng vector interrupt sang 1 vùng nhớ khác được không, có thể lập trình thay đổi địa chỉ của bảng vector interrupt này.

3. Mục đích của việc di chuyển là này? bảng vector interrupt nằm trên vùng nhớ Flash mà mình không thay đổi được mà mình có thể thay đổi địa chỉ của bảng vector interrupt mình có thể lập trình lại bảng đó, cho vector interrupt trỏ tới 1 vùng nhớ khác để dễ dàng hơn.


Tìm hiểu kỹ để cho rõ hơn.

4. cấu trúc của module NVIC

Là 1 khi dùng quản lý interrupt trên 1 vi xử lý của arm. Khi có 1 sự kiện interrupt xảy ra thì vào NVIC rồi đưa vào mức ưu tiên xem thì cái nào thực hiện interrupt trước nếu có mức ưu tiên mà nó thấp mà thực hiện interrupt đó

Nếu không enable thì NVIC không thực hiện interrupt đó không?

Trong module NVIC thì có các thanh ghi và feature này



set interrupt enable reg

Khi 1 thanh ghi được set 1 bit trên đây lên thì chúng ta có 1 interrupt mà có chế độ enable lên

Nếu không thì interrupt thì sẽ là disable

This section describes the *Nested Vectored Interrupt Controller* (NVIC) and the registers it uses. The NVIC supports:

- 0 to up to 32 interrupts.
- A programmable priority level of 0-192 in steps of 64 for each interrupt. A higher level corresponds to a lower priority, so level 0 is the highest programmable interrupt priority.
- Level and pulse detection of interrupt signals.
- Interrupt tail-chaining.
- An external *Non-Maskable Interrupt* (NMI).

The processor automatically stacks its state on exception entry and unstacks this state on exception exit, with no instruction overhead. This provides low latency exception handling. The hardware implementation of the NVIC registers is:

Module NVIC dùng để set 1 interrupt trong thanh ghi interrupt set enable register

Table 4-2 NVIC register summary

Address	Name	Type	Reset value	Description
0xE000E100	NVIC_ISER	RW	0x00000000	<i>Interrupt Set-Enable Register.</i>
0xE000E180	NVIC_ICER	RW	0x00000000	<i>Interrupt Clear-Enable Register on page 4-4.</i>
0xE000E200	NVIC_ISPR	RW	0x00000000	<i>Interrupt Set-Pending Register on page 4-4.</i>
0xE000E280	NVIC_ICPR	RW	0x00000000	<i>Interrupt Clear-Pending Register on page 4-4.</i>
0xE000E400-0xE000E4EF	NVIC_IPR0-7	RW	0x00000000	<i>Interrupt Priority Registers on page 4-5.</i>

Thì 2 là clear enable tức là cách write 1 bit vào để clear interrupt clear enable register để disable interrupt

Tiếp theo là set pending cho 1 interrupt, thì 3 là clear pending cho 1 interrupt. ngoài ra có tất cả 8 thanh ghi dùng để set priority cho 32 interrupt.

The NVIC_ISER enables interrupts, and shows which interrupts are enabled. See the register summary in [Table 4-2](#) for the register attributes.

The bit assignments are:



Table 4-3 NVIC_ISER bit assignments

Bits	Name	Function
[31:0]	SETENA	Interrupt set-enable bits. Write: 0 = no effect. 1 = enable interrupt. Read: 0 = interrupt disabled. 1 = interrupt enabled.

If a pending interrupt is enabled, the NVIC activates the interrupt based on its priority. If an interrupt is not enabled, asserting its interrupt signal changes the interrupt state to pending, but the NVIC never activates the interrupt, regardless of its priority.

0 là no effect mà 1 là enable

4.2.3 Interrupt Set-Pending Register

The NVIC_ISPR forces interrupts into the pending state, and shows which interrupts are pending. See the register summary in Table 4-2 on page 4-3 for the register attributes.

The bit assignments are:




Table 4-5 NVIC_ISPR bit assignments

Bits	Name	Function
[31:0]	SETPEND	Interrupt set-pending bits. Write: 0 = no effect. 1 = changes interrupt state to pending. Read: 0 = interrupt is not pending. 1 = interrupt is pending.

———— Note ————

Writing 1 to the NVIC_ISPR bit corresponding to:

- An interrupt that is pending has no effect.
- A disabled interrupt sets the state of that interrupt to pending.

The bit assignments are:




Table 4-6 NVIC_ICPR bit assignments


Bits	Name	Function
[31:0]	CLRPEND	Interrupt clear-pending bits. Write: 0 = no effect. 1 = removes pending state from interrupt. Read: 0 = interrupt is not pending. 1 = interrupt is pending.

———— Note ————

Writing 1 to an NVIC_ICPR bit does not affect the active state of the corresponding interrupt.

4.2.5 Interrupt Priority Registers

The NVIC_IPR0-NVIC_IPR7 registers provide an 8-bit priority field for each interrupt. These registers are only word-accessible. See the register summary in [Table 4-2 on page 4-3](#) for their attributes. Each register holds four priority fields as shown:



Các mức ưu tiên thì chúng ta dùng 8 bit để set up mức priority như gì thì nó chỉ có 2 bit thôi, 2 bit này là 2 bit 6 và 7, tức là chỉ sử dụng bit 6 và 7 thôi

Bits	Name	Function
[31:24]	Priority, byte offset 3	Each priority field holds a priority value, 0-192. The lower the value, the greater the priority of the corresponding interrupt. The processor implements only bits[7:6] of each field, bits [5:0] read as zero and ignore writes. This means writing 255 to a priority register saves value 192 to the register.
[23:16]	Priority, byte offset 2	
[15:8]	Priority, byte offset 1	
[7:0]	Priority, byte offset 0	

See [NVIC usage hints and tips on page 4-7](#) for more information about the access to the interrupt

Còn bit 0 đến 5 là read-only là zero cho nên các mức ưu tiên của nó sẽ là, nếu bit 6 và 7 là 00 thì mức priority là 0. Nếu bit 6 và 7 là 01 thì mức ưu tiên là 64, 10 là 128 và 11 là 192. Chỉ cần nghĩ các vector ngắt là làm các việc đó

Find the NVIC_IPR number and byte offset for interrupt M as follows:

- the corresponding NVIC_IPR number, N , is given by $N = M \text{ DIV } 4$
- the byte offset of the required Priority field in this register is $M \text{ MOD } 4$, where:
 - Byte offset 0 refers to register bits[7:0].
 - Byte offset 1 refers to register bits[15:8].
 - Byte offset 2 refers to register bits[23:16].
 - Byte offset 3 refers to register bits[31:24].

Muốn sử dụng các ngắt thì mình phải set mức ưu tiên trước. Nếu không set mức ưu tiên thì giá trị mặc định của nó là 00

Thì có chèn trong module core đã có 1 function giúp chúng ta có thể write/ thay đổi mức ưu tiên này rồi, chỉ cần truy cập vào mức ưu tiên thì nó có thể thay đổi như

còn phải hiểu module NVIC nó làm việc thay vì thông qua các thanh ghi kia. Đó chính là các chức năng của module NVIC.

5. nêu các bước cấu hình systick và nêu ý nghĩa các giá trị mà mình muốn cấu hình

Module systick thì ưu tiên phải cấu hình trên/xung trong thanh ghi mcr và các bộ chia clock của nó để đưa ra internal clock của nó là 32k Hz hay là 4 Mhz (internal) và thanh ghi ngoài là 8Mhz hay cấu hình trong các thanh ghi SIM ví dụ như cấu hình các thanh ghi outdiv1, outdiv 4 cho core hoặc bus,.. còn nhiều cái khác nữa

Tiếp theo cấu hình các thanh ghi systick và reload, current value, control trạng thái và set systick mình muốn chọn, có systick interrupt hay không, các giá trị mà set ưu tiên nhất là reload và current.

Các giá trị reload và các giá trị current đó sẽ tính như thế nào, phụ thuộc vào yêu cầu nào. Giá trị reload là giá trị mà mình muốn đếm chu kỳ, nó sẽ đếm giá trị reload đếm xuống 0, đếm rồi thì xảy ra ngắt trong core ..

Còn nhiều ngắt như vậy sẽ tính ra delay của nó dựa vào chu kỳ thanh ghi và config.

Thời gian mình muốn số bộ thanh ghi reload đó + 1 nhân với chu kỳ thanh ghi 1/f là 1/8Mhz hoặc là 20 hay 24 .. (không quan trọng)

Đây chính là bit là systick sẽ đếm, đây là 1 bộ timer systick, bộ đếm là 1 bộ đếm lùi và clock mà nó đếm thì chính là core clock. Như vậy sẽ xác định core clock thông qua các module set up clock và lúc này khi đếm thì sẽ đếm giá trị từ thanh ghi current và giá trị 0.

Khi về giá trị 0 thì nghĩa là bộ timer expire hay bộ đếm expire. Vì giá trị này thì có thể xác định bộ đếm là, system tick này có thể xác định là đếm theo kiểu oneshot (đếm rồi xong dừng lại) hay là set up periodic (đếm tuần hoàn), sau khi đếm expire thì giá trị đếm lại về giá trị thanh ghi reload vào.

Và các giá trị này sẽ phụ thuộc vào tần số clock và thời gian mình xác định cho bộ timer expire

6. liệt kê và nêu các hoạt động, chức năng của các thanh ghi general purposal trong core m0+. Nêu các chức năng của các thanh ghi general purposal là gì, mixture purposal là gì,

7. nêu hoạt động của các thanh ghi khi hàm mà gọi hàm con rồi hàm con return về hàm mẹ. ví dụ gì sẽ các thanh ghi này có gì, thanh ghi general có chức năng gì, LR sẽ làm gì, CPU counter sẽ làm gì, mainstack pointer ntn

8. phân biệt chương trình chuyển sang ngắt, chương trình ngắt rồi chương trình chính khác nhau so với chương trình mà gọi hàm con ntn hay nên gọi câu hỏi có nghĩa là chuyển thread mode trong thread model trong core sang interrupt model trong core ntn

Như các li thanh ghi, check li trình ng h p c c a các thanh ghi khi mà sang các ct con pvu ngắt hay các câu lệnh LR ó.

Còn bổ sung câu trả lời cho các câu hỏi