1. Nêu khái ni m Embedded system (ES là gì)

H th ng nhúng là 1 h th ng máy tính k th p các thi t b i n t ho c h th ng i n t ho c c khí nh m th c hi n 1 task ho c công vi c có ch c n ng nh t nh

i kèm v i câu h i này th ng là

Ph n m m nhúng là gì

Firmware là gì

2. Phân bi t ki n trúc Von NM và Harvard

Truy n thông trong này ko có chuy n 1 dây hay 2 dây mà nó là ng bus, ây th ng s có câu h i bus d li u, bus a ch là gì

Data bus và address bus trên PC c a b n ang là bao nhiêu, có band witdh (r ng) là bao nhiêu.


B n ch t trong 1 cái máy tính có 2 lo i bus data và a ch.

Bus a ch dùng gi i mã d li u giao ti p v i b nh t CPU.

Bus data khi gi i mã xong a ch, cl i data t memory theo ng data y lên.

Trong 2 ki n trúc này s khác nhau 1 tý. 1 cái dùng chung ng a ch gi i mã c b nh ch ng trình, b nh d li u, (program memory và data memory) trên cùng 1 ng bus a ch .

1 lo i n a là trên ng bus d li u t b nh, hay còn g i là ng bus c a b nh ch ng trình riêng.



Data bus và address bus ch ko ph i là 1 DÂY HAY 2 DÂY.


Gi s mu n c 1 vùng nh data memory thì y 1 a ch lên address này c ng thêm l nh c ghi (enable cái c ghi) thì lúc y cái data t i ô nh ó s y lên trên ng bus này và CPU s c/ check c ng bus này và data ang trên ng bus song song nó nh th nào.

ng bus này có th là 16 bit/ 8 bit/ 32 bit hay 64 bit nó ph thu c vào h th ng ki n trúc c a mình ang là ki n trúc 64 bit hay 32 bit.

ý data memory và program memory là 2 th ng s d ng chung trên 1 ng n i v i nhau cho nên là c 2 th ng này n m trên cùng 1 d i a ch .


Ví d sau này h c data memory (SRAM/DRAM) nó s có cùng 1 d i a ch cùng v i FLASH Memory

Ví d con này (ch vào program memory) a ch t 0 n 10 thì data memory có a ch t 11 n 20. Khi t t c các thi t b input, output, peripheral trên cùng 1 memory map h t




V i th ng ki n trúc harvard này thì data memory riêng, program memory riêng (bus a ch và bus d li u riêng) nên suy ra có th y 001 vào ng này, c c a ch c a data memory, n u y 001 vào program memory thì nó l i c trên program memory <u>dù</u> 2 a ch cùng là 001 nh ng a vào 2 ng bus address khác nhau

→ c giá tr khác nhau → v a c ch ng trình 1 n i, v a c data 1 n i b i vì 2 a ch này khác nhau



Còn th ng này lúc c ch ng trình, t i 1 th i i m ch c c 1 a ch thôi,



Còn th ng này t i 1 th i i m c c nhi u a ch b i vì ang có nhi u bus thì th ng này t c s nhanh h n nh ng ki n trúc và t p l nh ph c t p h n.

Có th tính toán và x lý trên tr c ti p các memory ko c n load and store.

ng bus ko ph i dây n i

- 3. getting started GPIO
- 3.1. Nêu các thu c tính có th c u hình c c a 1 pin b i module port (có ngh a là nêu các thu c tính c a 1 pin)

1 pin có th ch n nhi u ch c n ng

Set h ng (input/output) (ý h i là module port có các tính n ng nào) → set h ng ko trong module port mà n m trong module GPIO

Set up pull up hay pull down

Set up các tính n ng slow rate (d c s n xung khi change tr ng thái) t th p n cao, t cao xu ng th p (xung vuông thì r t có h i).

T ng c ng dòng i n c a 1 pin thông qua bi n drive strength.

L c c tín hi u input (filter).

Set 1 pin là 1 ngu n ng t g m có: set ng t s n lên s n xu ng, check c ng t trong module port. M i field là 1 feature (là 1 ng t).

. . .

3.2 nêu tác d ng khi set up 1 tr treo (pull up)

Khi s d ng các tr treo, b n thân c a nó là xác nh các m c logic khi ko có tín hi u vào c a pin, khi nó c set là input


C b n t t c các pin c a GPIO s c set mode s d ng u ra MOSFET là c c máng h - open drain, là khi chúng ta set nó là input thì ngay t i 1 th i i m thì ko th xác nh nó là m c i náp d ng hay âm. N u ko xác nh c nh v y thì s a pin c a mình n i v i ngu n ho c xu ng t thông qua 1 con tr , con tr này có nhi m v tiêu t n m c n ng 1 ng mà khi m c input c xác nh

Pull-up/down Resistor

Issue: When one pin is configured as an input and nothing is connected to the pin⁵->program cannot read the pin state (floating or unknown state)

Floating

Floating, high impedance, and tri-stated are three terms that mean the same thing



Khi chân input ko có tín hi u u vào, con tr này ko n i v i gnd thì khi ko tác ng/ n thì input này ko xác nh nó là m c 0 hay m c 1 b i vì chân input c xác nh mode tín hi u ng i ta g i là c thi t k con mosfet g i là c c máng h hay ti ng anh g i là open drain. Khi n i ntn thì cta s th y r ng nó s ko bi t c tr ng thái c a nó là m c 0 hay m c 1 n u ko s d ng 1 tín hi u xác nh cho nó cho nên ngta s n i tr c ti p nó xu ng t ho c n i v i ngu n thông qua 1 con tr .

Con tr này khi ko có tín hi u input thì nó s xác nh c giá tr input trên, nó s là giá tr i n áp trên con tr là m c 0 ho c n u cta dùng pull up là m c 1.

Tác d ng th 2 là khi có tín hi u u vào s tránh tr ng h p ng n m ch m c tín hi u d ng n m c tín hi u âm mà nó v n tiêu t n trên con tr này.

Tác d ng c a con tr dùng xác nh giá tr u vào khi mà tín hi u input ko xác nh thì con tr này xác nh input này là up hay là down (b ng 1 hay 0 tu vào con tr này).

4. Nêu các b c c u hình cho 1 nút b m led

C u hình cho module sim \rightarrow c u hình module port \rightarrow c u hình chân module port.

M c ích c u hình module sim là **enable clock gate** hay open clock có th write c cho 1 module, ây là module port.

Module port thì set mux (enable gpio), pull up pull down

Anh K tr 1 i

N u c u hình cho input thì ph i nói là pull up hay pull down

Còn ouput thì ko c n

Ngoài ra còn?

C u hình h ng cho gpio là in/out put

c tr ng thái:

N u là nút nh n (input) c tr ng thái c a chân

Output thì có the ghi lên treng thái ho c toggle treng thái ce a output.

Còn tín hi u clock hay xung clock thì t n s c a nó là bus clock (module clock thì tín hi u này open ra thì s là module c a bus clock/ t freq ... v sau r i nói)

5. gi i thích ho t ng c a t khoá volatile trên góc c a CPU/memory/ complier T i sao trong ng t và memory mapped IO c n dùng volatile

T i sao trong memory mapped IO c n dùng t khoá volatile

V góc compler, báo cho compler bi t là t t ho c a m c optimize c a complier cho bi n ó (khi biên d ch các o n code ó) là v m c (level) th p nh t, complier s m c nh update cái ó.

V i góc memory, liên quan n thanh ghi, các task liên quan n thanh ghi: c, vi t (confirmed)

V tìm hi u thêm

M c ích c a volatile là tránh các bi n thay i b t th ng.

Chuy n sang bài core M0+ và interrupt

1. Quy trình th chi n 1 ng t

Nêu t ch c b ng vector ng t hay vector table là gì

2 câu này t tìm hi u, t c vì quá d , stacking/unstacking ntn r i core nó ra làm sau, .. liên quan n vi c optimization vi c ng t n a

B ng vector ng t n m trên, u vùng nh Flash b t u t a ch 0x00000000

2. có th thay i b ng vector ng t sang 1 vùng nh khác c ko, có th 1 p trình thay i a ch ch a b ng vector ng t này.

3.M c ích c a vi c di chuy n là này ? b ng vector ng t n m trên vùng nh Flash mà mình ko thay i c mà mình có th i a ch ch a b ng vector ng t mình có th l p trình l i b ng ó, cho vector ng t tr t i l vùng nh khác d dàng h n.


Tìm hi u k 1 i cho rõ h n.

4. n u ch c n ng c a module NVIC

Là 1 kh i dùng qu n lý ng t trên 1 vi i u khi n c a arm. Khi có 1 s ki n ng t x y ra thì a vào NVIC r i d a vào m c u tiên xem th cái nào th c hi n ng t tr c n u có m c u tiên mà nó th p mà th c hi n ng t ó

N u ko enable thì NVIC ko thochin ng toó ko?

Trong module NVIC thì có các thanh ghi và feature này



set interrupt enable reg

Khi 1 thanh ghi c set 1 bit trên ây lên thì ch s ng t c a ng t mà có ch s t ng ng v i bit trên này thì s c enable lên

N u ko thì interrupt thì s là disable

This section describes the *Nested Vectored Interrupt Controller* (NVIC) and the registers it uses. The NVIC supports:

- 0 to up to 32 interrupts.
- A programmable priority level of 0-192 in steps of 64 for each interrupt. A higher level corresponds to a lower priority, so level 0 is the highest programmable interrupt priority.
- Level and pulse detection of interrupt signals.
- Interrupt tail-chaining.
- An external Non-Maskable Interrupt (NMI).

The processor automatically stacks its state on exception entry and unstacks this state on exception exit, with no instruction overhead. This provides low latency exception handling. The hardware implementation of the NVIC registers is:

Module NVIC dùng set 1 ng t trong thanh ghi interrput set enable register

Table 4-4 ITVIO Tegister summary

Address	Name	Type	Reset value	Description
0×E000E100	NVIC_ISER	RW	0×00000000	Interrupt Set-Enable Register.
0×E000E180	NVIC_ICER	RW	0×00000000	Interrupt Clear-Enable Register on page 4-4.
0×E000E200	NVIC_ISPR	RW	0x00000000	Interrupt Set-Pending Register on page 4-4.
0xE000E280	NVIC_ICPR	RW	0x00000000	Interrupt Clear-Pending Register on page 4-4
0xE000E400-0xE000E4EF	NVIC IPR0-7	RW	0×00000000	Interrupt Priority Registers on page 4-5.

Th 2 là clear enable i b ng cách write 1 bit t ng ng v i ch s ng t interrupt clear enable register disable ng t i

Ti p theo là set pending cho 1 ng t, th 3 là clear pending cho 1 ng t. ngoài ra có t t c 8 thanh ghi dùng set priority cho 32 ng t.

The NVIC_ISER enables interrupts, and shows which interrupts are enabled. See the register summary in Table 4-2 for the register attributes.

The bit assignments are:



Table 4-3 NVIC_ISER bit assignments

Bits	Name	Function
[31:0]	SETENA	Interrupt set-enable bits.
		Write:
		0 = no effect.
		1 = enable interrupt.
		Read:
		0 = interrupt disabled.
		1 = interrupt enabled.

If a pending interrupt is enabled, the NVIC activates the interrupt based on its priority. If an interrupt is not enabled, asserting its interrupt signal changes the interrupt state to pending, but the NVIC never activates the interrupt, regardless of its priority.

0 là no effect mà 1 là enable

4.2.3 Interrupt Set-Pending Register

The NVIC_ISPR forces interrupts into the pending state, and shows which interrupts are pending. See the register summary in Table 4-2 on page 4-3 for the register attributes.

The bit assignments are:



Table 4-5 NVIC_ISPR bit assignments

Bits	Name	Function
[31:0]	SETPEND	Interrupt set-pending bits.
		Write:
		0 = no effect.
		1 = changes interrupt state to pending.
		Read:
		0 = interrupt is not pending.
		1 = interrupt is pending.

- Note -----

Writing 1 to the NVIC_ISPR bit corresponding to:

- An interrupt that is pending has no effect.
- A disabled interrupt sets the state of that interrupt to pending.

Cortex-M0+Peripherals

The bit assignments are:



Table 4-6 NVIC_ICPR bit assignments


Bits	Name	Function
[31:0]	CLRPEND	Interrupt clear-pending bits.
		Write:
	0 = no effect.	
		1 = removes pending state from interrupt
		Read:
		0 = interrupt is not pending.
		1 = interrupt is pending.

— Note —

Writing 1 to an NVIC_ICPR bit does not affect the active state of the corresponding interrupt.

4.2.5 Interrupt Priority Registers

The NVIC_IPR0-NVIC_IPR7 registers provide an 8-bit priority field for each interrupt. These registers are only word-accessible. See the register summary in Table 4-2 on page 4-3 for their attributes. Each register holds four priority fields as shown:



Các m c u tiên thì chúng ta dùng 8 bit set up m c priority nh ng gi s nó ch có 2 bit thôi, 2 bit này là 2 bit 6 và 7, t c là ch s d ng bit 6 và 7 thôi

Bits	Name	Function
[31:24]	Priority, byte offset 3	Each priority field holds a priority value, 0-192. The lower the value, the greater the priority the corresponding interrupt. The processor implements only bits [7:6] of each field, bits [5:0] reas zero and ignore writes. This means writing 255 to a priority register saves value 192 to the register.
[23:16]	Priority, byte offset 2	
[15:8]	Priority, byte offset 1	
[7:0]	Priority, byte offset 0	

Còn bit 0 n 5 là read nh là zero cho nên các m c u tiên c a nó s là, n u bit 6 7 00 thì nó s là m c priority là 0. Gi s là 0 1 thì có m c u tiên là 64, 10 là 128 và 11 là 192. Ch c n ng c a vector ng t là làm các vi c ó

Find the NVIC IPR number and byte offset for interrupt M as follows:

- the corresponding NVIC IPR number, N, is given by N = N DIV 4
- the byte offset of the required Priority field in this register is M MOD 4, where:
 - Byte offset 0 refers to register bits[7:0].
 - Byte offset 1 refers to register bits[15:8].
 - Byte offset 2 refers to register bits[23:16].
 - Byte offset 3 refers to register bits[31:24].

Mu n s d ng các ng t ó thì mình ph i set m c u tiên tr c. n u ko set m c u tiên thì giá tr m c nh c a nó là 00

Th c ch t trong module core ã có 1 function giúp chúng ta có th write/ thay i m c u tiên này r i, ch c n truy n ch s ng t vào m c u tiên nó có th thay i. nh ng

c n ph i hi u module NVIC nó làm vi c thay i ó thông qua các thanh ghi kia. ó chính là các ch c n ng c a module NVIC.

5. nêu các b c c u hình s d ng system tick và nêu ý ngh a các giá tr mà mình mu n c u hình

Module systick thì u tiên ph i c u hình trên/ xung trong thanh ghi mcg và các b chia clock c a nó a ra internal clock c a nó là 32k Hz hay là 4 Mhz (internal) và th ch anh ngoài là 8Mhz hay c u hình trong các thanh ghi SIM ví d nh c u hình các thanh ghi outdiv 1, outdiv 4 cho core ho c bus,.. còn nhi u cái khác n a

Ti p theo c u hình các thanh ghi systick và reload, current value, control tr ng thái và set systick mình mu n ch n, có s d ng interrupt hay ko, các giá tr mà set u tiên nh là reload v i là current.

Các giá tr reload và các giá tr current ó s c tính nh th nào, ph thu c vào y u t nào. Giá tr reload là giá tr mà mình mu n 1 chu k, nó s m t giá tr reload m xu ng 0, c m 1 l t thì x y ra 1 ng t trong core ..

C nhi u ng t nh v y s tính ra delay c a nó d a vào chu k th ch anh và config.

Th i gian mình mu n s b ng thanh ghi reload 6 + 1 nhân v i chu k th ch anh 1/f là 1/8Mhz ho c là 20 hay 24 .. (ko quan tr ng)

ây ch c n bi t là systick c s d ng m, ây là 1 b m/ timer systick, b n ch t là 1 b m lùi và clock mà nó m thì chính là core clock. Nh v y s xác nh c core clock thông qua các module set up clock và lúc này khi m thì s m giá tr t thanh ghi current v giá tr 0.

Khi v giá tr 0 thì ngta g i là b timer expire hay b m expire. Vi c giá tr này thì cta có th xác nh b m là, system tick này cta có th xác nh c là m theo ki u oneshot (m 1 l n xong d ng l i) hay là set up preodic (m tu n hoàn), sau m i l n expire thì giá tr m i l i c n p t giá tr thanh ghi reload vào.

Và các giá tr này s ph thu c vào t n s clock và th i gian mình xác nh cho b timer expire

6. li t kê và nêu các ho t ng, ch c n g c a các thanh ghi general purposal trong core m0+. Nêu các ch c n ng c a các thanh ghi general purposal là gì, mixture purposal là gì,

7. nêu ho t ng c a các thanh ghi khi hàm m g i hàm con r i hàm con return v hàm m . ví d gi s các thanh ghi này có gì, thanh ghi general có ch c n ng gì, LR s làm gì, CPU counter s làm gì, mainstack pointer ntn

8. phân bi t ch ng trình chuy n sang ng t, ch ng trình ng t r i ch ng trình chính khác nhau so v i ch ng trình m g i hàm con ntn hay n gi n câu h i có ngh a là chuy n t thread mode trong thread model trong core sang interrupt model trong core ntn

Nh cli thanh ghi, check li tr ng h p c c a các thanh ghi khi mà sang các ct con pvu ng thay các câu l nh LR ó.

C n b sung câu tr 1 i cho các câu h i