ADC


Hi u c b n v b bi n ADC

ADC trên 1 module KL46 và cách t o 1 project ngi n v ADC

What is A/D converter?







Trên th c t , các giác quan trên c th cta s c m nh n thay i c a nhi t , sáng t i c a ánh sáng, mùi v . T t c u là giá tr t ng t . làm sao chuy n i các giá tr t ng t này thành giá tr s thì trên vdk dùng b bi n i ADC này.


o nhi t , m, c qua module c m bi n gia t c.

c i m chung c a các ng d ng v a nêu, u vào là 1 giá tr i n áp, u ra là 1 giá tr s , input c a nó là 1 tín hi u t ng t , output c a nó là 1 giá tr s

What Do A/D Converters Do?








Trong b ADC này có nh $\,$ ng gì và vì sao chuy n $\,$ i $\,$ c t $\,$ giá tr t $\,$ ng t sang giá tr $\,$ s .

Tín hi u t ng t / u vào input cho b ADC c a mình. Kh i S/H là kh i l y m u, còn kh i Quantizer là l ng t hoá và c hai c n clock u vào ho t ng.


T tín hi u t $\,$ ng t , nó s $\,$ c l y m u, th i gian gi a 2 l n l y m u này g i là chu k l y m u . 1 bên chu k l y m u $\,$ c g i là t n s l y m u.

Ví d mình có 1 con quang tr và 1 tr c nh, GND, Vcc 5V.



i m mình l y que o a vào là input signal này thì nó s o thay i c a ánh sáng là bao nhiều, ra ngoài tr i n ng thì $80 \, \text{K}$ n c, t i thì $0 \, \text{n}$ c, $5 - 10 - 50 - 100 \, \text{n}$ c, ánh sáng èn là $200 - 300 \, \text{n}$ c thì khi có ánh sáng m t tr i chi u vào quang tr thì i n tr c a nó trong này s gi m. khi mình che tay l i thì i n tr t ng lên t i a tu vào quang tr .

Khi i n tr gi m xu ng/m t tr i chi u vào thì lúc ó i n áp chia ra trên 2 con tr t ng ng trên này 1 con tr kho ng giá tr 100 - 200 ôm tu vào 1 ng ánh sáng chi u vào. d i cho là 1K thì mình chia áp ra theo m ch c u phân áp thì i n áp này s cao. Khi ánh sáng chi u vào y u thì i n áp gi m xu ng. ó là u vào t ng t khi mình o âm thanh và kh i S/H s 1 y m u và chuy n qua xem s 1 ng t hoá.




Bên trái là m ng output giá tr s c a b ADC t giá tr 0, d n d n t ng lên bi n i 1 giá tr ADC thành 1 giá tr s thì c n 1 kho ng th i gian




g i là chu k 1 y m u.

C n tìm hi u trong b ADC này l y m u nh th nào, nó l ng t ra sao, cách nó ho t ng, thêm nh ng kh i nào.



phân gi i, ây ngta l y l ví d b ADC có 8 m c

1 giá tr b t k cta l y m u t vào thì nó n m m c nào thì out put ra là 1 giá tr s , lân c n theo m c ó, c n trên hay c n d i thì các slide sau s bi t



phân gi i r t quan tr ng trong ví d ADC

Cân n ng c a cta t vài ch c n vài tr m kg nh ng khi cân vàng hay rau thì nh ng cái nh h n ch tính t i l ng thì lúc ó phân gi i càng nh càng chính xác.

1 b ADC 8 bit thì cho ta 2⁸ m c, ADC 10 bit thì cho 2¹⁰ m c

12 bit thì cho 4096 m c, m c này càng nh thì phân gi i càng nh càng chính xác h n.

VII WIK

v i ADC 8 bit, t GND n Vcc là 0 - 5V, nó s chi cho chúng ta 2^8 m c, 1 b c nh y c a tín hi u là 5V/256 thì m i detect, phát hi n ra c và b c nh y gi a giá tr tr c và sau r t l n nh ng mà c n b chính xác cao h n thì c n ADC có s bit cao h n nh là 12 bit hay là 16 bit.

12 bit cho 4096 m c

phân gi i càng nh càng chính xác.

Quang tr , con tr 1 K ôm

Khi xài b adc 8 bit

 $T \quad vcc \quad n \; GND \; (0 \; t \; \; i \; 5V)$

5/256 m c

1 b c nh y là 5V/256 thì m i detect, phát hi n ra c

B c nh y gi a giá tr tr c và sau là l n

Càng ADC nhi u bit càng chính xác.

What is the Sampling Rate?



- An analog signal is <u>continuous</u> in <u>time</u> and it is necessary to convert this to a flow of digital values. It is therefore required to define the rate at which new digital values are sampled from the analog signal. The rate of new values is called the <u>sampling</u> rate or <u>sampling</u> <u>frequency</u> of the converter.
- The Nyquist-Shannon:

Nyquist - Shannon search thêm

nh lý: 1 tín hi u analog có t n s gi i h n ã c l y m u thì nó có th c tái t o hoàn toàn t 1 chu i vô s các m u n u t 1 l y m u l n h n 2 l n t n s l y m u.

Tr ng tâm: tìm hi u các ki n trúc trong b ADC.


Press Esc to exit full screen

A/D converter architecture





- Flash ADC
- Sucessive-approximation ADC
- Ramp-compare ADC
- Delta-encoded ADC or counter-ramp
- ...



2-bit A/D converter Output

Analogue Input Voltage (V _{IN})	C	Digital Outputs				
	D ₃	D ₂	D ₁	D ₀	Q ₁	Q
0 to 1 V	0	0	0	0	0	0
1 to 2 V	0	0	1	×	0	1
2 to 3 V	0	1	×	×	1	0
3 to 4 V	1	×	×	×	1	1

Ki n trúc nào u i m và nh c i m h n, u i m nh c i m c a t ng cái. So sánh và con KL46 dùng ki n trúc nào?

ây 1 y 1 b adc 2 bit, u vào Vin này, ây có các opamp hình tam giác.

Khi i n áp chân + 1 n h n - thì output m c cao và ng c 1 i

Opamp có nhi u ch nh ng ây xài ch so sánh. T c là áp chân c ng l n h n chân tr thì out m c high và ng c l i, còn i n áp ref 4V mà qua m i m ch c u phân áp thì t i m i i m này chênh nhau 1V, 0,1,2,34. a i n áp ref vào t ng opamp

i náp chân tr $\,$ nh $\,$ h n chân c $\,$ ng thì output ra là 0000 $\,$

Compare output c a 3 opamp u 0 thì digital output ra là 00.

Khi i n áp a vào Vin gi s là 1 ph y m y volt thì i n áp chân tr 1 ph y M y l n h n 1.

Lúc ó i náp chân tr $\,1\,$ nh n $\,$ i náp chân c $\,$ ng thì lúc này D1 tr $\,$ ra giá tr $\,0\,$

Giá tr các chân D3, D2 này tr ra là 1 thì compare output D3 D2, s là 1 1 00

Cái này h i ng c (do b ng sai, b vào cho t ng tr ng)

T ng t nh lúc nãy so sánh


A/D converter architecture





Flash ADC





2-bit A/D converter Output

Analogue Input Voltage (V _{IN})	Ca	Digital Outputs				
	D ₃	D ₂	D ₁	D ₀	Q ₁	Q
0 to 1 V	0	0	0	0	0	0
1 to 2 V	0	0	1	Х	0	1
2 to 3 V	0	1	χ	Х	1	0
3 to 4 V	1	χ	χ	χ	1	1

N u Vin kho ng 3,5 Volt thì sau b bi n i ADC này Q0 Q1 là 00 vì i n áp các chân tr u l n h n chân c ng (3, 2, 1V) nên là output ra c a các con opamp này u là 000 Và D0 là s n r i

0000 -> 00

ó là Flash ADC

Ko nhìn theo b ng vì b ng ó có th sai

i n áp các chân – ul nh n các chân +

Nh n xét:

B bi n i này có t c nhanh, mình c a i n áp t ch Vin này thì các con này u ho t ng, so sánh ng th i và output a ra thì cùng 1 lúc.


B adc nh n giá tr cùng lúc, ko m t quá nhi u th i gian bi n i

A/D converter architecture





Sucessive-approximation ADC



Key

DAC = digital-to-analog converter

EOC = end of conversion

SAR = successive approximation register

S/H = sample and hold circuit

 V_{IN} = input voltage

 V_{REF} = reference voltage

B bi n i ADC x p x

Kh i DAC ng cliv i ADC chuy n i giá tr s thành giá tr analog thì ngta nh n th y b DAC này th chi n bi n i t s sang analog nhanh h n r t nhi u so v i b ADC cho nên ngta a b DAC này vào trong b ADC nó giúp chuy n i giá tr ADC c nhanh chóng, nó nhanh nh th nào thì cta s cùng phân tích.

i n áp Vin c kh i S/H l y m u (Symbol and hold) a vào so sánh.

Lúc này b bi n i x p x , b SAR, u vào clock các giá tr t d0 n dn-1 t ng d n lên. u tiên là nó t 000 h t, sau ó s t ng d n lên 1 2 3 cho t i h t giá tr c a nó.

ó là u vào c a DAC. ây các bus này s là u vào b DAC này. DAC s nh n các giá tr s t b SAR a qua, thì nó s out ra giá tr analog (vì nó bi n i t s qua analog) thì output ó c a vào so sánh

Output c a opamp c a vào SAR này, EOC (end of conversion), là c báo quá trình chuy n i k t thúc.

Khi các giá tr D0 D1 D2 cho n Dn-1 t ng d n lên thì output DAC t ng d n lên cho t i khi nó l n áp c a Vin (l n h n áp mà chúng ta ã l y m u) thì output c a opamp này s thay i.

Ban ut ng t 0 lên, gi s nh cái Vin này ban u có 1 giá tr nào ó nó ang l y l n h n cái output c a DAC. Ban u bên SAR này m d n lên, m d n lên thì out put t ng t 0 d n lên thì i n áp chân "tr" ang th p h n i n áp chân "Vin" thì con opamp này, u ra opamp ang m c cao.

i n áp chân c ng ang l n h n thì u ra opamp m c cao thì SAR m d n lên thì output DAC t ng d n lên cho n khi l n h n i n áp "Vin" này, ngh a là i n áp chân – v a l n h n i n áp chân + thì lúc ó cái output chuy n t m c cao xu ng th p thì các b SAR này l u giá tr (D0 D1 D2...Dn-1) và xem các giá tr này là output c a nó và nó báo là ã chuy n i xong

Out put mà mình nh n c là b các giá tr D0 D1 D2...Dn-1 này.

ây là ý t ng c a b ADC x p x.

1 b c t ng bao nhiều tu thu c DAC. B DAC, 1 b c t ng càng nh (phân gi i) thì k t qu nh n c càng chính xác. Ph thu c vào b DAC này.

B này có nh c i m so v i b flash. B Flash thì vào 1 cái là có luôn (ra c output luôn), ko m t th i gian nh b ADC x p x

ADC x p x t n th i gian t ng t 0 n 1 giá tr x p x nào ó cho n khi output c a DAC b ng v i Vin, nó v a v t qua th ng Vin

T n th i gian ch ó

M i vào t ng t0 r i t ng dn, áp t ng dn chon khi va vt qua Vin 1 cái thì nó s xem là giá trb SAR này st là output ct at bt it ADC ct at mình t mt tht i gian khúc tt ng.

Ví d n u Vin r t l n thì D0 ... Dn-1 t ng mãi n khi v a v t qua Vin.

N u Vin r t bé ho c b ng 0 luôn thì t 0 t ng lên 1 cái là v a v t qua Vin, giá tr ó là output c a b ADC luôn thì th i gian t ng ó ng n.


T bi n i nhanh hay ch m ph thu c vào Vin n a.

A/D converter architecture





Ramp-compare ADC



Hình 5.20 DAC dạng sóng bậc thang


T ngt b vari

S ki n trúc ramp compare c i thi n c ki n trúc c a th ng trên ch nào.

B m ây c ng m d n lên. L y output c a b m làm input cho b DAC. B DAC nh n input này và nó out ra giá tr a vào b so sánh. Nh ng ây có th 1 c ng AND n a.


Phân tích t u

 $Giá~tr~~i~n~\acute{a}p~t~~ng~t~, b~~m~s~~m~thì~cái~Vax, cái~output~c~a~DAC~t~ng~d~n~l{e}n$



m t 0 lên, t ng d n lên cho t i 1 lúc v t quá giá tr


VA




1 khi nó l n h n giá tr VA out put BCO ang m c cao xu ng m c th p nó vào c ng AND. N u u vào c a nó là 0 thì u ra c ng là 0 (0 and v i bao nhiêu c ng là 0) thì u ra c ng AND là 0, ng th i BCO c ng là tín hi u l y/ báo cho cta ã bi t là k t thúc chuy n i (quá trình chuy n i k t thúc) vì VAX v a v t qua VA thì nó s l y giá tr out put c a

D0 n Dn-1 là k t qu c a bi n i ADC, sau ó b m này ti p t c. v i các m u sau này mình l y thì nó ko m t 0 lên n a mà lúc ó nó s m t i m mà nó k t thúc tr c ó.


Ngõ ra b AND này lúc nãy mình phân tích là nó ang là 0, 0 and bao nhiêu c ng là 0, a vào ây thì b m l i m xu ng b i vì VAX này nó ang l n h n VA (v a v t qua VA) thì nó l i AND cho cta bi t là out put c a b m này m xu ng thì clock này l i m xu ng.



Thì nó l i v a v t qua VA thì AND nó báo cho cta bi t out put này là giá tr




Thì th c a chúng ta i xu ng thì cái output c a cta v a m lên m xu ng ntn thì nó s bám l y i m này




trình i nhanh h n, nó s ko m t 0 n a mà là m t giá tr mà nó k t thúc tr c ó ngh a là i m nó b t u là i m lân c n v i giá tr output c a chúng ta r i thì nó s

nhanh h n.




Ki n trúc này c i thi n c i m c a th ng x p x này. L n nào c ng m t 0 lên, nó s lâu. Còn th ng này s m t i m k t thúc tr c ó. N u nh VA ang còn t ng lên

Ramp-compare ADC




thì nó c $\,$ b t $\,$ n $\,$ i m này, v $\,$ t qua cái thì l i $\,$ m xu ng, n u th $\,$ y th $\,$ p h $\,$ n thì l i $\,$ m lên




Hình 5.20 DAC dạng sống bậc thang

Còn VA c m xu ng thì nó l i b t l y th này thôi.



Hình 5.20 DAC dạng sống bậc thang


Còn n u VA i ngang thì nó c b t l y nh th này



Cho nên giúp cho t c chuy n i r t nhanh.


Th ng FLASH c ng nhanh nh ng vì sao ngta ko/ít áp d ng nó. Cái này s làm cho chúng ta t n tài nguyên, ví d nh là khi mình làm 1 phép tính

2-bit Analogue to Digital Converter Circuit



Ví d b này là 8 bit thì tính xem t n bao nhiều Opamp này, bao nhiền i n tr ây D0 n i tri nên là t n 2^8 - 1 thôi. i n tr t n 2^8

n u ây 8 bit ch t n m y tr m thôi nh ng các b ADC tr i trên các vdk th ng là 10 bit, 12 bit. ó là trong vdk. Còn nh ng con n m ngoài nh b ADS115 hay là các con n m trong các cân o thì nó s ph i là 16 bit hay 30 bit (r t 1 n → t n nhi u tài nguyên).



Kho ng th i gian gi a 2 chu k 1 y m u c g i là, n u l y m u c nhanh h n thì s ko b qua các giá tr gi a này



Ngh a là n u l y m u ch m thì các b c nh y này s l n. n u l y m u ch m mà có phân gi i cao thì nó c ng ko giúp chúng ta l y c m u chính xác h n.

Qua con KL46

Trên module này

MKL46Z ADC features





- Linear successive approximation algorithm with up to 16-bit resolution
- Up to four pairs of differential and 24 single-ended external analog inputs
- · Output modes:

differential 16-bit, 13-bit, 11-bit, and 9-bit modes single-ended 16-bit, 12-bit, 10-bit, and 8-bit modes

- Output format in 2's complement 16-bit sign extended for differential modes
- Single or continuous conversion, that is, automatic return to idle after singlen conversion
- Conversion complete/hardware average complete flag and interrupt
- Input clock selectable from up to four sources
- Selectable hardware conversion trigger with hardware channel select
- Automatic compare with interrupt for less-than, greater-than or equal-to, within range, or out-of-range, programmable value

S d ng thu t toán x p x v i phân gi i 16.

Có 4 b Differential (so sánh gi a 2 chân). Ví d o dòng i n thì th ng cho dòng i n ch y qua 1 i n tr Sunt thì c i n áp gi a 2 i n tr ó thì lúc ó xài differential này s h p lý h n o s sai khác i n áp gi a 2 i m ó thì cta o i n áp gi a 2 u i n tr shunt thì s ra c cái dòng i n


1. intr Shunt là gì?



i n tr Shunt là gì

<u>in tr shunt</u> cs d ng o dòng i n, xen k ho c tr c ti p. i u này c th c hi n b ng cách o i n áp r i qua i n tr . Chúng th ng có i n tr nh , c xác nh rõ không nh h ng n dòng i n ang o.

2. Nguyên lý ho t ng i n tr Shunt



Nguyên lý ho t ng c a i n tr Shunt

- L p in tr shunt to ra m t s t áp t l v i dòng i n i ngang qua nó, có tho b ng ng h mV. Do ó, các i n tr Shunt c bán ra không phi v i tr s i n tr mà th ng c ghi v i dòng i n nh m c, và i n áp t ng ng v i dòng nh m c ó. Ví d Shunt 500A/100mV có ngh a là dòng nh m c 500A, và i n áp r i trên Shunt khi có dòng 500A i qua là 100mV Cách u n i:
- $i \ n \ tr \ Shunt$ un iti p v it i, dùng các un il n (Bu lông I n), ng h m V n i vào 2 bu lông nh .
- Cách tính toán:
- + Tùy dòng i n c n o, ch n Shunt có dòng nh m c l n h n kho ng 50% n 100%. Theo i n áp giáng nh m c, mà ch n ng h mV t ng ng, v i m t ng h có thang o t ng ng. + Ví d : C n o dòng i n c a m t máy n o bình kho ng 30A, nên mua i n tr Shunt có ghi tr s 50A/100mV. ng th i mua m t ng h mV có i n áp toàn thang ó (Full scale) FS=100 mV và chia t 0 n 50 A.


3. Thông s i n tr Shunt

- Dòng nh m c: Có s n 400A, 600A, 800A, 1000A.

- Ngõ ra: 60mV, 75mV.
- Sai s chính xác: 0.5 ph n tr m Full Scale.
- Nhi t ho t ng: -25~60 C.
- Kh il ng: 0.78 Kg, tùy vào dòng s c pl n hay nh s có kh il ng khác nhau.
- Dây s d ng là 1.5 mét v i ti t di n 1.5 mm2.

4. Phân lo i in tr Shunt

- o dòng DC I n có nh ng dòng nh m c sau:
- + <u>i n tr shunt</u> 400A, 500A, 600A, 700A, 800A, 900A, 1000A



intr Shunt 400A

- o dòng DC nh có nh ng dòng nh m c sau:
- + i n tr shunt 5A, 10A, 20A, 30A, 40A, 50A,...



intr Shunt 50A

- + i n tr shunt 100A,
- + i n tr Shunt 200A, 250A, 300A

5. ng d ng

- i n tr shunt công d ng b o v m ch ch ng quá áp

M tph ng pháp b o v m ch i n t i n áp quá cao là s d ng m ch i n xà beng. Khi i n áp quá cao, thi t b s o n m ch. i u này d n n dòng ch y song song hi n t i v i m ch. i u này gây ra ngay l p t c m t gi t i n áp trong m ch. Dòng i n cao thông qua các shunt nên kích ho t m t b ng t m ch ho c c u chì.

- in tr shunt công d ng b qua m t thi t b b l i Khi m t ph n t trong m t chu i m ch không thành công, nó s phá v m ch hoàn ch nh. M t shunt có th c s d ng kh c ph c v n này. i n áp cao h n t n t i do s th t b i s khi n cho shunt b thi u h t. i n s truy n xung quanh y u t b l i. M t ví d i n hình c a vi c này là chi u sáng Giáng sinh.
- in tr shunt công d ng v t qua nhi u i n Shunt v i m t t i n ôi khi c áp d ng trong các m ch mà ti ng n t n s cao là m t v n . Tr c khi tín hi u không mong mu n t n các ph n t m ch, t i n chuy n h ng nhi u t i m t t.

N u b n mu n tìm hi u v T ng hóa trong nhà máy, hãy liên h v i chúng tôi qua **baoanjsc@gmail.com**. V i ph ng châm làm vi c chuyên nghi p, t n tâm B o An Automation luôn cam k t mang t i cho khách hàng s n ph m v i ch t l ng t t nh t v i giá thành h p lý và m b o giao hàng úng ti n .

Còn signle – end này thì là 1 chân c so sánh v i cái i n áp tham chi u GND c a mình

MKL46Z ADC features





- Linear successive approximation algorithm with up to 16-bit resolution
- Up to four pairs of differential and 24 single-ended external analog inputs
- · Output modes:

differential 16-bit, 13-bit, 11-bit, and 9-bit modes single-ended 16-bit, 12-bit, 10-bit, and 8-bit modes

- Output format in 2's complement 16-bit sign extended for differential modes
- Single or continuous conversion, that is, automatic return to idle after singlen conversion
- Conversion complete/hardware average complete flag and interrupt
- Input clock selectable from up to four sources
- · Selectable hardware conversion trigger with hardware channel select
- Automatic compare with interrupt for less-than, greater-than or equal-to, within range, or out-of-range, programmable value

trên này có 4 c p differential, 24 chân signle

mode differential thì có the cu hình nó là 16 bit, ,13 bit, 11 bit hay 9 bit. Còne single có the cu hình 16 12 10 và 8 bit.

Làm án v i STM32

c bi n tr volume, c i n áp t c u phân áp c a bi n tr 10K


ng d ng ó c u hình phân gi i 16 bit. Stmf1btt16 phân gi i 16 bit, b c nh y là 3,3/2^16.

Adc trong kl46 có th c trong datasheet c a nó


MKL46Z ADC Block Diagram








Các ô hình thang là các n c ch n u vào




Ví d có 4 cái differential ây thì có th o t DADP0 n DADP3 là differential Ch n t 0 t i 23 là single r i clock thì ch n clock nào.



ây là ch n các th ng nào

c trong datasheet ch n



ây s th y có calib. Tuy nhiên là có nh ng con h tr b ng cách t bù b ng t r i c u hình low power ngh a là tiêu th n ng l ng th p thì trong con MCU có nhi u module, có ph n i u ph i, có ph n timer ADC các th

có nh ng kh i ho t ng ko c n t i core nh timer (timer ch c n có clock là nó m thôi) và nh ng kh i khác

trong core r t là ph c t p (vì tích h p nhi u cách), ng thì tiêu t nr t nhi u core ho t n ng l ng. có nh ng ng d ng ko c n t i core thì a nó vào mode lower nó ch ho t ng m i cái module mà cta c n thôi (ngh a là analog thôi), analog bi n i xong core ko c k t qu làm gì h t thì nó c th bi n i và 1 module/kh i khác ck tqu ri nó ghi th ng vào b nh hay a ch bên ngoài.

Ngh a là 1 kh i nào ó ho t ng v i analog mà ko c n t i core thì ngta s a nó vào ti t ki m n ng l ng ho c là ngta s a vào 1 mode low speed mode lower nó ch m h n thì ti t ki m n ng l ng h n ho t ng t c

MKL46Z ADC Register





ADC memory map

Absolute address (hex)	Register name	Width (in bits)	Access	Reset value	Section/ page
4003_B000	ADC Status and Control Registers 1 (ADC0_SC1A)	32	R/W	0000_001Fh	28.3.1/476
4003_B004	ADC Status and Control Registers 1 (ADC0_SC1B)	32	R/W	0000_001Fh	28.3.1/476
4003_B008	ADC Configuration Register 1 (ADC0_CFG1)	32	R/W	0000_0000h	28.3.2/479
4003_B00C	ADC Configuration Register 2 (ADC0_CFG2)	32	R/W	0000_0000h	28.3.3/481
4003_B010	ADC Data Result Register (ADC0_RA)	32	Fie	0000_0000h	28.3.4/482
4003_B014	ADC Data Result Register (ADC0_RB)	32	R	0000_0000h	28.3.4/482
4003_B018	Compare Value Registers (ADC0_CV1)	32	R/W	0000_0000h	28.3.5/483
4003_B01C	Compare Value Registers (ADC0_CV2)	32	R/W	0000_0000h	28.3.5/483

Table continues on the next page...

Các memory map thì t tìm hi u

T ng k t: t p trung vào 3 ki n trúc: flash, bi n i x p x và ramp compare thì ramp compare kh c ph c nh c i m c a bi n i x p x vì nó m t giá tr tr c ó c a nó ch ko m t 0 lên

Còn flash thì u i m là nhanh, nh c i m là tiêu t n tài nguyên l n nên ngta ít ng d ng flash, ch i c thôi

Hi n này ngta s d ng 2 cái còn 1 i

Cór t nhi u b chuy n i ADC, mình ch tìm hi u 3 cái

- Flash ADC
- · Sucessive-approximation ADC
- · Ramp-compare ADC
- · Delta-encoded ADC or counter-ramp
- ...