

Count flag chỉ dùng read only, thể hiện counter có mức 0 hay chưa khi thời gian đếm dừng lại (tức là thời gian đếm dừng); nếu báo counter (reference value) đã có mức 0.

Bits	TYPE	Name	Function
[31:17]	-	-	Reserved.
[16]	RO	COUNTFLAG	Indicates whether the counter has counted to 0 since the last read of this register: <b>0</b> timer has not counted to 0. <b>1</b> timer has counted to 0. COUNTFLAG is set to 1 by a count transition from 1 to 0. COUNTFLAG is cleared to 0 by a read of this register, and by any write to the Current Value register.

C = 1 thì count sẽ trở về 1 (set về 1)

Còn clear về 0 bằng cách read thanh ghi này và vì tính chất gì vào current value register này. Và nó sẽ clear (như cách trên là write vào thanh ghi này thì nó sẽ xóa flag này luôn).

[2]	RW	CLKSOURCE	Indicates the SysTick clock source: <b>0</b> SysTick uses the optional external reference clock. <b>1</b> SysTick uses the processor clock. If no external clock is provided, this bit reads as one and ignores writes.
-----	----	-----------	--

Clock source, đây có bit clock source chọn nguồn clock, nếu bằng 0 thì systick sẽ dùng 1 optional khác bên ngoài. Còn bằng 1 thì systick sẽ dùng processor clock luôn, là nó sẽ dùng clock của bộ vi xử lý

If no external clock is provided, thì bit này nó bằng 1 và bất qua việc write.

Bit này thường sẽ

Figure B3-9 shows the SYST\_CSR bit assignments.





Figure B3-9 SYST\_CSR bit assignments

Có giá trị bằng 1, đây có giá trị khi reset

0xE000E010	SYST_CSR	RW	0x00000000 or 0x00000004	SysTick Control and Status Register, SYST_CSR on page B3-239
------------	----------	----	--------------------------	--

Có 2 giá trị 000 và 004, khi reset có giá trị là 04 có nghĩa là bit thứ 3 bằng 1 (100B = 4D) thì systick sử dụng 1 processor clock



Thì có nghĩa là vì cái này nó chọn clock bên ngoài (1Mhz)

[1]	RW	TICKINT	Indicates whether counting to 0 causes the status of the SysTick exception to change to pending:
		0	count to 0 does not affect the SysTick exception status.
		1	count to 0 changes the SysTick exception status to pending.
Changing the value of the counter to 0 by writing zero to the SysTick Current Value register to 0 never changes the status of the SysTick exception.			

TICKINT, cái này có dùng để enable interrupt

Khi nó bằng 0 có nghĩa là khi đếm về 0 thì nó sẽ không hình thành nên systick exception status

Còn bằng 1 thì khi đếm về 0 nó sẽ thay đổi exception status sang trạng thái chờ, và nó chính là cái interrupt.

[0]	RW	ENABLE	Indicates the enabled status of the SysTick counter:
		0	counter is disabled.
		1	counter is operating.

Cái cuối cùng là enable thì mình enable cái systick

đó là thanh ghi ưu tiên

Gi là thanh ghi tích lũy theo RVR

### B3.3.4 SysTick Reload Value Register, SYST\_RVR

The SYST\_RVR Register characteristics are:

<b>Purpose</b>	Sets or reads the reload value of the SYST_CVR register.
----------------	--

<b>Usage constraints</b>	There are no usage constraints.
--------------------------	---------------------------------

<b>Configurations</b>	The register is only present if the optional system timer is implemented, otherwise the register is reserved.
-----------------------	---

**Attributes** See Table B3-15.

Figure B3-10 shows the SYST\_RVR bit assignments.



**Figure B3-10 SYST\_RVR bit assignments**

Có 24 bit value t = 0 ... n - 23, giá trị max là  $2^{24} = 16tr$ .



ghi vào thanh ghi reload này, reload value là giá trị reload vào trong value khi counter  $c_v = 0$

### Table B3-15 SYST\_RVR bit assignments

Bits	Name	Function
[31:24]	-	Reserved. RAZ/WI.
[23:0]	RELOAD	The value to load into the SYST_CVR register when the counter reaches 0.

giá trị trong thanh ghi này nạp vào thanh ghi current value

## SysTick Current Value Register, SYST\_CVR

The SYST\_CVR Register characteristics are:

<b>Purpose</b>	Reads or clears the current counter value.
<b>Usage constraints</b>	Any write to the register clears the register to 0. The counter does not provide read-modify-write protection. Unsupported bits are Read-As-Zero. See <i>SysTick Reload Value Register, SYST_RVR</i> .
<b>Configurations</b>	The register is only present if the optional system timer is implemented, otherwise the register is reserved.
<b>Attributes</b>	See Table B3-16 on page B3-241.

Figure B3-11 shows the SYST\_CVR bit assignments.




Figure B3-11 SYST\_CVR bit assignments

Thì thanh ghi này v i v i c b t k v i c ghi cái gì vào thanh ghi này thì nó s clear thanh ghi này v 0. Counter s ko cung c p ...

Table B3-16 SYST\_CVR bit assignments

Bits	Name	Function
[31:24]	-	Reserved. RAZ/WI.
[23:0]	CURRENT	Current counter value. This is the value of the counter at the time it is sampled.

Current value là 1 giá tr c a counter t i m t th i i m là mình l y m u




Figure B3-12 SYST\_CALIB Register bit assignments

Thanh ghi hi u ch nh, v i giá tr TENMS c a nó th ng là 1 thanh ghi read only thôi  
m c ích c a thanh ghi này là nó hi u ch nh cho output c a nó

<b>Purpose</b>	Reads the calibration value and parameters for SysTick.
<b>Usage constraints</b>	There are no usage constraints.
<b>Configurations</b>	The register is only present if the optional system timer is implemented, otherwise the register is reserved.
<b>Attributes</b>	See Table B3-17.

cho interrupt sinh ra 1 cái chu kỳ là đúng 10ms thì nó sẽ tính ra giá trị cần chỉnh sửa để cho đúng 10ms. Nếu giá trị này là 0 thì có nghĩa là mình đang sử dụng giá trị clock là giá trị maximum cho phép.

Ví dụ clock cho phép sử dụng tới 48Mhz thì cần config để cho clock vào và nếu nó là 48Mhz thì cái calibration này mới phát huy tác dụng, nó mới ra được đúng thời gian là 10ms

**Table B3-17 SYST\_CALIB Register bit assignments**

Bits	Name	Function
[31]	NOREF	Indicates whether the IMPLEMENTATION DEFINED reference clock is provided: <b>0</b> the reference clock is implemented. <b>1</b> the reference clock is not implemented. When this bit is 1, the CLKSOURCE bit of the SYST_CSR register is forced to 1 and cannot be cleared to 0.
[30]	SKEW	Indicates whether the 10ms calibration value is exact: <b>0</b> 10ms calibration value is exact. <b>1</b> 10ms calibration value is inexact, because of the clock frequency.
[29:24]	-	Reserved.
[23:0]	TENMS	Optionally, holds a reload value to be used for 10ms (100Hz) timing, subject to system clock skew errors. If this field is zero, the calibration value is not known.

Bit NOREF = 0 hay 1 cho reference clock có hay không implemented.

Khi bit này bằng 1 thì ... và không thể clear về 0.

Nó sẽ ghi thu vào thanh ghi SYST\_CSR; reference clock không implemented thì bit bus CLOCKSOURCE trong thanh ghi CSR này nó phải bằng 1 và không thể clear về 0 được.

[2]	RW	CLKSOURCE	Indicates the SysTick clock source: <b>0</b> SysTick uses the optional external reference clock. <b>1</b> SysTick uses the processor clock. If no external clock is provided, this bit reads as one and ignores writes.
-----	----	-----------	--

Bên cạnh đó cũng thấy, khi bit này bằng 1 (nếu không có external clock được provided thì bit này bằng 1 và không qua vì vậy)

[30]	SKEW	Indicates whether the 10ms calibration value is exact: <b>0</b> 10ms calibration value is exact. <b>1</b> 10ms calibration value is inexact, because of the clock frequency.
------	------	--

Skew là chênh lệch của cái 10ms này có đúng hay không

[23:0]	TENMS	Optionally, holds a reload value to be used for 10ms (100Hz) timing, subject to system clock skew errors. If this field is zero, the calibration value is not known.
--------	-------	--

Field cuối cùng này tính ra giá trị reload value này như thế nào mà nó tính ra giá trị ghi vào chính mình không cần tính toán write vào đây



Figure B3-12 SYST\_CALIB Register bit assignments

Mà nó t write vào 10ms, t tính toán ghi vào thanh ghi read load value này

Figure B3-10 shows the SYST\_RVR bit assignments.



Figure B3-10 SYST\_RVR bit assignments

RM c a con chip nào c ng có b ng ntn





Figure 5-1. Clocking diagram

ây là b ng phân ph i clock, ng i, các b nhâ n b chia, các b ch n clock thì mình thông qua diagram này mình xác nh c cái systick c a mình nó s l y clock nào, hi n t i ang l y clock nào và mình mu n i u ch nh nó vào clock khác th c hi n nh ng cái gì


Trong kh i này có SIM dùng ch n clock, c ng có các b chia và 1 kh i ây là MCG và kh i system oscillator có u vào n i v i th ch anh ngoài, hay th ch anh RTC.

Tr c tiên c n bi t systick c a mình ang dùng clock nào thì m i i u ch nh cho t n s c a clock ó c. th ng thì nó s dùng clock c a core



còn đây s có 1 s option clock cho cái perip.

d i thì có



Còn các clock cho perip này thì xem module clock

## 5.7 Module clocks

The following table summarizes the clocks associated with each module.

**Table 5-2. Module clocks**

Module	Bus interface clock	Internal clocks	I/O interface clocks
<b>Core modules</b>			
ARM Cortex-M0+ core	Platform clock	Core clock	—
NVIC	Platform clock	—	—
DAP	Platform clock	—	SWD_CLK
<b>System modules</b>			
DMA	System clock	—	—
DMA Mux	Bus clock	—	—
Port control	Bus clock	—	—
Crossbar Switch	Platform clock	—	—
Peripheral bridges	System clock	Bus clock	—
LLWU, PMC, SIM, RCM	Bus clock	LPO	—
Mode controller	Bus clock	—	—
MCM	Platform clock	—	—
Watchdog timer	Bus clock	LPO	—
<b>Clocks</b>			
MCG	Bus clock	MCGOUTCLK, MCGPLLCLK, MCGFLLCLK, MCGIRCLK, OSCERCLK	—
OSC	Bus clock	OSCERCLK	—


Table continues on the next page...

Nó s có clock cho th ng COP thì



## 5.7.2 COP clocking

The COP may be clocked from two clock sources as shown in the following figure.




Thì nó sẽ sử dụng clock gì, nó có thể dùng 2 clock LPO hoặc Busclock thông qua thanh ghi SIM\_COPCTRL[COPCLKS] chọn 1 trong 2 clock trên

## 5.7.3 RTC clocking

The RTC module can be clocked as shown in the following figure.

### NOTE

The chosen clock must remain enabled if the RTC is to continue operating in all required low-power modes.



Mình có thể chọn 1 trong 3 input thông qua thanh ghi SIM\_SOPT1[OSC32KSEL] để ứng dụng cho các ngoại vi khác



### 5.7.9 UART clocking

The UART0 module has a selectable clock as shown in the following figure. UART1 and UART2 modules operate from the bus clock.

#### NOTE

The chosen clock must remain enabled if the UART0 is to continue operating in all required low-power modes.




Figure 5-7. UART0 clock generation

ch n c clock cho UART thì c n ch n 2 cái bit này SIM\_SOPT2[PLLFLSEL] và SIM\_SOPT2[UARTSRC].

ây là clock cho ngo i vi, NH NG systick ko ph i ngo i vi mà nó n m trong core cho nên nó s l y clock c a core

## 5.4 Clock definitions

The following table describes the clocks in the previous block diagram.

Clock name	Description
Core clock	MCGOUTCLK divided by OUTDIV1 Clocks the ARM Cortex-M0+ core.
Platform clock	MCGOUTCLK divided by OUTDIV1 Clocks the crossbar switch and NVIC.
System clock	MCGOUTCLK divided by OUTDIV1 Clocks the bus masters directly .

57

Table continues on the next page...

### Chapter 5 Clock Distribution

Clock name	Description
Bus clock	System clock divided by OUTDIV4. Clocks the bus slaves and peripherals.
Flash clock	Flash memory clock On this device, it is the same as Bus clock.
MCGIRCLK	MCG output of the slow or fast internal reference clock
MCGOUTCLK	MCG output of either IRC, MCGFLLCLK, MCGPLLCLK, or MCG's external reference clock that sources the core.

đ i này c ng có definitons cái clock name là gì và mô t c a nó. Thì core clock là clock cho arm coretex M0+ thì systick ang s d ng cái này. ây c ng có mô t các clock name

### 5.4.1 Device clock summary

The following table provides more information regarding the on-chip clocks.


Table 5-1. Clock summary

Clock name	Run mode clock frequency	VLPR mode clock frequency	Clock source	Clock is disabled when...
MCGOUTCLK	Up to 100 MHz 57	Up to 4 MHz	MCG	In all stop modes except for partial stop modes and during PLL locking when MCGOUTCLK derived from PLL.
MCGFLLCLK	Up to 48 MHz	N/A	MCG	MCG clock controls are not enabled and in all stop modes

Table continues on the next page


ây thì nó s trình bày ra khi ch run mode thì clock này có th c ch n maximum là bao nhiêu, nó cho phép max là bao nhiêu, t n s là bao nhiêu, còn ch VLPR là lowpower là tỉ t ki m n ng l ng thì t n s s th p h n.

Clock source là ngu n clock t ầu, thì quay l i b ng này phân tích



Sys tick s l y t core clock thì mình s dò ng c l i

Ch này outdiv 1 có ngh a là coi nh nó ko chia



n ây dò ti p MCGOUTCLK xem nó ch n clock source cho clock nào (1 trong 3 u vào này)

### 24.3.1 MCG Control 1 Register (MCG\_C1)

Address: 4006\_4000h base + 0h offset = 4006\_4000h


Bit	7	6	5	4	3	2	1	0
Read								
Write								
Reset	0	0	0	0	0	1	0	0

MCG\_C1 field descriptions


Field	Description
7-6 CLKS	Clock Source Select Selects the clock source for <b>MCGOUTCLK</b> .  00 Encoding 0 — Output of FLL or PLL is selected (depends on PLLS control bit). 01 Encoding 1 — Internal reference clock is selected. 10 Encoding 2 — External reference clock is selected. 11 Encoding 3 — Reserved.
5-3 FRDIV	FLL External Reference Divider

Table continues on the next page

Thì nó có 2 bit là bit 7 và bit 6. Bây giờ mình giả sử khi mình reset con chip thì mình sẽ xem giá trị khi mà nó reset là bao nhiêu. Mình biết rằng là khi mình reset con chip thì nó chọn clock nào.



Giá trị khi reset là 00 cho nên nó sẽ lấy output của fll hoặc pll





Nếu chọn bit 3 thì nó sẽ lấy theo Osc clock như vậy là external reference clock

Address: 4006\_4000h base + 0h offset = 4006\_4000h

### MCG\_C1 field descriptions

N u b ng 1 là internal clock







Chính là ở đây, nó sẽ lấy hay đi phụ thuộc vào 1 thanh ghi khác nữa để chọn xem là fll hay pll

1536	
2 IREFS	Internal Reference Select Selects the reference clock source for the FLL. 0 External reference clock is selected. 1 The slow internal reference clock is selected.
1 IRCLKEN	Internal Reference Clock Enable Enables the internal reference clock for use as MCGIRCLK. 0 MCGIRCLK inactive. 1 MCGIRCLK active.
0 IREFSTEN	Internal Reference Stop Enable Controls whether or not the internal reference clock remains enabled when the MCG enters Stop mode. 0 Internal reference clock is disabled in Stop mode. 1 Internal reference clock is enabled in Stop mode if IRCLKEN is set or if MCG is in FEE, FRI, or RPI.

Thì ý internal reference select, nó sẽ chọn clock source cho fll là thanh ghi này



Còn chỗ này để chọn fll hay pll





24.3.0 MCG Control 0 register (MCG_C0)							
Address: 4006_4000h base + 5h offset = 4006_4005h							
Bit	7	6	5	4	3	2	1 0
Read	LOLIE0	PLLS	CME0			VDIV0	
Write							
Reset	0	0	0	0	0	0	0
MCG_C6 field descriptions							
Field	Description						
7 LOLIE0	Loss of Lock Interrupt Enable  Determines if an interrupt request is made following a loss of lock indication. This bit only has an effect when LOLS 0 is set.  0 No interrupt request is generated on loss of lock. 1 Generate an interrupt request on loss of lock.						
6 PLLS	PLL Select  Controls whether the PLL or FLL output is selected as the MCG source when CLKS[1:0]=00. If the PLLS bit is cleared and PLLCLKEN 0 is not set, the PLL is disabled in all modes. If the PLLS is set, the FLL is disabled in all modes.  0 FLL is selected. 1 PLL is selected (PRDIV 0 need to be programmed to the correct divider to generate a PLL reference clock in the range of 2–4 MHz prior to setting the PLLS bit).						
5 CME0	Clock Monitor Enable  Enables the loss of clock monitoring circuit for the OSC0 external reference mux select. The LOCRE0 bit will determine if a interrupt or a reset request is generated following a loss of OSC0 indication. The CME0 bit must only be set to a logic 1 when the MCG is in an operational mode that uses the external clock (FEE, FBE, PEE, PBE, or BLPE) . Whenever the CME0 bit is set to a logic 1, the value of the RANGE0 bits in the C2 register should not be changed. CME0 bit should be set to a logic 0 before the MCG enters						

Table continues on the next page...


Bit PLLS thì nó s : i u khi n PLL ho c FLL output nó c ch n nh là 1 MCG source

6 PLLS	PLL Select  Controls whether the PLL or FLL output is selected as the MCG source when CLKS[1:0]=00. If the PLLS bit is cleared and PLLCLKEN 0 is not set, the PLL is disabled in all modes. If the PLLS is set, the FLL is disabled in all modes.  0 FLL is selected. 1 PLL is selected (PRDIV 0 need to be programmed to the correct divider to generate a PLL reference clock in the range of 2–4 MHz prior to setting the PLLS bit).
-----------	--

N u bit này b ng 0 thì FLL c ch n và b ng 1 thì PLL c ch n. tuy nhiên n u PLL c ch n thì thêm 1 s i u ki n n a.


Thì mình c n xem PLLS này ang có giá tr là bao nhiêu (khi reset ang có giá tr b ng 0). Nh v y nó ch n FLL ch ko ch n PLL





1536	
2 IREFS	Internal Reference Select Selects the reference clock source for the FLL. 0 External reference clock is selected. 1 The slow internal reference clock is selected.
1 IRCLKEN	Internal Reference Clock Enable Enables the internal reference clock for use as MCGIRCLK. 0 MCGIRCLK inactive. 1 MCGIRCLK active.
0 IREFSTEN	Internal Reference Stop Enable Controls whether or not the internal reference clock remains enabled when the MCG enters Stop mode. 0 Internal reference clock is disabled in Stop mode. 1 Internal reference clock is enabled in Stop mode if IRCCLKEN is set or if MCG is in FEE, FRI, or RPL.

Bit này s  ch  n clock source cho FLL, bit này s  l y internal clock, 1 ngu  n clock n  i r  t th  p 32kHz ho  c n  l y t   FRDIV. B  ng 0 th  i n   s  ch  n external th  i n  l y t   d  i, c  n n   u b  ng 1 th  i n   s  l y low internal reference clock l   m   c   tr  n.



Nh   v   y gi   tr   khi reset l   1

Address: 4006_4000h base + 0h offset = 4006_4000h									
Bit	7	6	5	4	3	2	1	0	
Read									
Write									
Reset	0	0	0	0	0	1	0	0	
	CLKS		FRDIV			IREFS	IRCLKEN	IREFSTEN	

Nh  n v  o bit th   2 IREFS th  i n   s   d   ng slow ...



## 24.3.4 MCG Control 4 Register (MCG\_C4)

### NOTE

Reset values for DRST and DMX32 bits are 0.

Address: 4006\_4000h base + 3h offset = 4006\_4003h

Bit	7	6	5	4	3	2	1	0
Read	DMX32	DRST_DRS			FCTRIM			SCFTRIM
Write								
Reset	0	0	0	x*	x*	x*	x*	x*

\* Notes:

- x = Undefined at reset.
- A value for FCTRIM is loaded during reset from a factory programmed location. x = Undefined at reset.

### MCG\_C4 field descriptions

Field	Description
7 DMX32	DCO Maximum Frequency with 32.768 kHz Reference  The DMX32 bit controls whether the DCO frequency range is narrowed to its maximum frequency with a 32.768 kHz reference.

Table continues on the next page...

KL46 Sub-Family Reference Manual, Rev. 3, July 2013

ây có 2 cái c n quan tâm là bit DMX32 và field DRST\_DRS.

DMX32 control b ng 0 thì có default range là 25 % và b ng 1 là ...

### MCG\_C4 field descriptions (continued)


Field	Description																																									
	The following table identifies settings for the DCO frequency range.																																									
	<b>NOTE:</b> The system clocks derived from this source should not exceed their specified maximums.																																									
	<table><tr><th>DRST_DRS</th><th>DMX32</th><th>Reference Range</th><th>FLL Factor</th><th>DCO Range</th></tr><tr><td rowspan="2">00</td><td>0</td><td>31.25–39.0625 kHz</td><td>640</td><td>20–25 MHz</td></tr><tr><td>1</td><td>32.768 kHz</td><td>732</td><td>24 MHz</td></tr><tr><td rowspan="2">01</td><td>0</td><td>31.25–39.0625 kHz</td><td>1280</td><td>40–50 MHz</td></tr><tr><td>1</td><td>32.768 kHz</td><td>1464</td><td>48 MHz</td></tr><tr><td rowspan="2">10</td><td>0</td><td>31.25–39.0625 kHz</td><td>1920</td><td>60–75 MHz</td></tr><tr><td>1</td><td>32.768 kHz</td><td>2197</td><td>72 MHz</td></tr><tr><td rowspan="2">11</td><td>0</td><td>31.25–39.0625 kHz</td><td>2560</td><td>80–100 MHz</td></tr><tr><td>1</td><td>32.768 kHz</td><td>2929</td><td>96 MHz</td></tr></table>	DRST_DRS	DMX32	Reference Range	FLL Factor	DCO Range	00	0	31.25–39.0625 kHz	640	20–25 MHz	1	32.768 kHz	732	24 MHz	01	0	31.25–39.0625 kHz	1280	40–50 MHz	1	32.768 kHz	1464	48 MHz	10	0	31.25–39.0625 kHz	1920	60–75 MHz	1	32.768 kHz	2197	72 MHz	11	0	31.25–39.0625 kHz	2560	80–100 MHz	1	32.768 kHz	2929	96 MHz
DRST_DRS	DMX32	Reference Range	FLL Factor	DCO Range																																						
00	0	31.25–39.0625 kHz	640	20–25 MHz																																						
	1	32.768 kHz	732	24 MHz																																						
01	0	31.25–39.0625 kHz	1280	40–50 MHz																																						
	1	32.768 kHz	1464	48 MHz																																						
10	0	31.25–39.0625 kHz	1920	60–75 MHz																																						
	1	32.768 kHz	2197	72 MHz																																						
11	0	31.25–39.0625 kHz	2560	80–100 MHz																																						
	1	32.768 kHz	2929	96 MHz																																						
0	DCO has a default range of 25%.																																									
1	DCO is fine-tuned for maximum frequency with 32.768 kHz reference.																																									

a t n s ch này là 32768 Hz luôn.

Khi nó b ng 0 thì nó có kho ng ntn là t 31.25–39.0625 kHz là vì khi NSX thì t k thì ng i ta ko có chính xác c t n s cho nên h có kho ng ntn hi u ch nh, nó bao nhiêu Hz còn ph thu c vào TRIM value n a vì t ra c TRIM value và t ó tính ra c t n s hi n t i ang là bao nhiêu, thì ây mình có th m c nh nó là 32768 luôn. Nh ng khi reset nó b ng 0, v y t n s qua FLL là  $32768 \times 640 =$

$$32768 \times 640 = 20,971,520$$

20.9 Mhz



vì khi không config gì cả thì tần số mặc định là 20.9 Mhz

$$t = (RVR + 1) \cdot T$$

$$RVR = t/T - 1$$

$$RVR = t \cdot f - 1$$

Áp dụng vào công thức này tính ra được chu kỳ interrupt, giá trị RVR, mình sẽ ghi vào RVR thì ra được chu kỳ interrupt theo thời gian mong muốn.

kinetic thì khởi tạo vài default tần số, còn vì config tần số thì nó tính toán ra mới ra được tần số theo yêu cầu là bao nhiêu

kinematic thì nó define sẵn

```

#define MCG_MODE_FEI      0U
#define MCG_MODE_FBI      1U
#define MCG_MODE_BLP1     2U
#define MCG_MODE_FEE      3U
#define MCG_MODE_FBE      4U
#define MCG_MODE_BLPE     5U
#define MCG_MODE_PBE      6U
#define MCG_MODE_PEE      7U

/* Predefined clock setups
0 ... Default part configuration
   Multipurpose Clock Generator (MCG) in FEI mode.
   Reference clock source for MCG module: Slow internal reference clock
   Core clock = 20.971529MHz
   Bus clock = 20.971529MHz
1 ... Maximum achievable clock frequency configuration
   Multipurpose Clock Generator (MCG) in PEE mode.
   Reference clock source for MCG module: System oscillator reference clock
   Core clock = 40MHz
   Bus clock = 24MHz
2 ... Chip internally clocked, ready for Very Low Power Run mode
   Multipurpose Clock Generator (MCG) in BLPI mode.
   Reference clock source for MCG module: Fast internal reference clock
   Core clock = 40MHz
   Bus clock = 40MHz
3 ... Chip externally clocked, ready for Very Low Power Run mode
   Multipurpose Clock Generator (MCG) in BLPE mode.
   Reference clock source for MCG module: System oscillator reference clock
   Core clock = 40MHz
   Bus clock = 19MHz
4 ... USB clock setup
   Multipurpose Clock Generator (MCG) in PEE mode.
   Reference clock source for MCG module: System oscillator reference clock
   Core clock = 40MHz
   Bus clock = 24MHz
*/

```

Còn mình ch c n define clock setup

```

/* Define clock source values */
#define CPU_XTAL_CLK_MHZ      8000000U      /* Value of the external crystal or oscillator clock frequency of the system oscillator (OSC) in Hz */
#define CPU_INT_SLOW_CLK_MHZ  32768U       /* Value of the slow internal oscillator clock frequency in Hz */
#define CPU_INT_FAST_CLK_MHZ  4000000U     /* Value of the fast internal oscillator clock frequency in Hz */

/* RTC oscillator setting */

/* Low power mode enable */
/* SMC_PRRPOT: AVLP=1, ALLS=1, AVLLS=1 */
#define SYSTEM_SMC_PRRPOT_VALUE 0x2AU      /* SMC_PRRPOT */

/* Internal reference clock trim */
/* #undef SLOW_TRIM_ADDRESS */      /* Slow oscillator not trimmed. Commented out for MISRA compliance. */
/* #undef SLOW_FINE_TRIM_ADDRESS */ /* Slow oscillator not trimmed. Commented out for MISRA compliance. */
/* #undef FAST_TRIM_ADDRESS */      /* Fast oscillator not trimmed. Commented out for MISRA compliance. */
/* #undef FAST_FINE_TRIM_ADDRESS */ /* Fast oscillator not trimmed. Commented out for MISRA compliance. */

#define CLOCK_SETUP 4

```

B ng 2 thì nó s ra 4Mhz

```

#define SYSTEM_SMC_PRRPOT_VALUE 0x2AU      /* SMC_PRRPOT */
Relif (CLOCK_SETUP == 2)
#define DEFAULT_SYSTEM_CLOCK 4000000U    /* Default System clock value */
#define MCG_MODE MCG_MODE_BLP1 /* Clock generator mode */
/* MCG_C1: CLKS=1, FRODIV=0, IREFS=1, IRCCLKEN=1, IREFSTEN=0 */
#define SYSTEM_MCG_C1_VALUE 0x46U        /* MCG_C1 */
/* MCG_C2: LOCREF=0, FCFTRIM=0, RANGE=2, HSD0=0, EREFS=0, LP=1, IRC5=1 */
#define SYSTEM_MCG_C2_VALUE 0x27U        /* MCG_C2 */
/* MCG_C4: DPX32=0, DRST_DRS=0, FCFTRIM=0, SCFTRIM=0 */
#define SYSTEM_MCG_C4_VALUE 0x00U        /* MCG_C4 */
/* MCG_SC: ATNS=0, ATNS=0, ATNS=0, FLTPRSrv=0, FCRDIV=0, LOCS=0 */
#define SYSTEM_MCG_SC_VALUE 0x00U        /* MCG_SC */
/* MCG_C5: PLLCLKEN=0, PLLSTEN=0, PRDIV=0 */
#define SYSTEM_MCG_C5_VALUE 0x00U        /* MCG_C5 */
/* MCG_C6: LOLIE=0, PLLS=0, CHE=0, VOIV=0 */
#define SYSTEM_MCG_C6_VALUE 0x00U        /* MCG_C6 */
/* OSC0_CR: ERCLKEN=1, EREFSTEN=0, SC2P=0, SC4P=0, SCBP=0, SC1P=0 */
#define SYSTEM_OSC0_CR_VALUE 0x80U      /* OSC0_CR */
/* SMC_PRRCTRL: RRRP=0, STOPA=0, STOPB=0 */
#define SYSTEM_SMC_PRRCTRL_VALUE 0x00U  /* SMC_PRRCTRL */
/* SIM_CLKDIV1: OUTDIV1=0, OUTDIV4=4 */
#define SYSTEM_SIM_CLKDIV1_VALUE 0x00040000U /* SIM_CLKDIV1 */
/* SIM_SOPT1: USBREGEN=0, USBSTBY=0, USBVSTBY=0, OSC32KSEL=3 */
#define SYSTEM_SIM_SOPT1_VALUE 0x000C0000U /* SIM_SOPT1 */
/* SIM_SOPT2: UARTSRC=0, TPMSRC=2, USBSRC=0, PLLFLLSEL=0, CLKOUTSEL=0, RTCCCLKOUTSEL=0 */
#define SYSTEM_SIM_SOPT2_VALUE 0x02000000U /* SIM_SOPT2 */
Relif (CLOCK_SETUP == 3)
#define DEFAULT_SYSTEM_CLOCK 4000000U    /* Default System clock value */

```

Vì core clock bằng 2 thì nó define các giá trị của các thanh ghi MCG làm sao mà cái core clock output bằng 4Mhz và bus clock là 0.8 Mhz

Và mình check nguồn hàm SysInit

```
/**
 * @brief System clock frequency (core clock)
 *
 * The system clock frequency supplied to the SysTick timer and the processor
 * core clock. This variable can be used by the user application to setup the
 * SysTick timer or configure other parameters. It may also be used by debugger to
 * query the frequency of the debug timer or configure the trace clock speed
 * SystemCoreClock is initialized with a correct predefined value.
 */
extern uint32_t SystemCoreClock;

/**
 * @brief Setup the microcontroller system.
 *
 * Typically this function configures the oscillator (PLL) that is part of the
 * microcontroller device. For systems with variable clock speed it also updates
 * the variable SystemCoreClock. SystemInit is called from startup_device file.
 */
void SystemInit(void);

/**
 * @brief Updates the SystemCoreClock variable.
 *
 * It must be called whenever the core clock is changed during program
 * execution. SystemCoreClockUpdate() evaluates the clock register settings and calculates
 * the current core clock.
 */
void SystemCoreClockUpdate(void);

/* ----- Core clock ----- */
uint32_t SystemCoreClock = DEFAULT_SYSTEM_CLOCK;

/* ----- SystemInit() ----- */
void SystemInit(void) {
    /* Watchdog disable */
    #if (DISABLE_WDOG)
    /* SIM_COPC: COPM=0, COPCLKS=0, COPW=0 */
    SIM->COPC = (uint32_t)0x0000;
    #endif /* (DISABLE_WDOG) */
    #ifdef CLOCK_SETUP
    /* RTC_CLKIN route */
    #if (RTC_CLKIN_USED)
    /* SIM_SCGCS: PORTC=1 */
    SIM->SCGCS |= SIM_SCGCS_PORTC_MASK;
    /* PORTC_PCR1: ISF=0, MUX=1 */
    PORTC->PCR1 = (uint32_t)((PORTC->PCR1) & (uint32_t)~(uint32_t)(
        PORT_PCR_ISF_MASK |
        PORT_PCR_MUX(0x06)
    )) | (uint32_t)(
        PORT_PCR_MUX(0x01)
    ));
    #endif /* (RTC_CLKIN_USED) */
    /* Wake-up from VLLSx? */
    if((RCM->SRSD & RCM_SRSD_WAKEUP_MASK) != 0x0000)
    {
        /* VLLSx recovery */
        if((PMC->REGSC & PMC_REGSC_ACKISO_MASK) != 0x0000)
        {
            PMC->REGSC |= PMC_REGSC_ACKISO_MASK; /* Release hold with ACKISO: Only has an effect if recovering from VLLSx.*/
        }
    }
    /* Power mode protection initialization */
    #ifndef SYSTEM_SMC_PMPROT_VALUE
    SMC->PMPROT = SYSTEM_SMC_PMPROT_VALUE;
    #endif
    /* System clock initialization */
    /* Internal reference clock trim initialization */
    #if defined(SLOW_TRIM_ADDRESS)
    if ( *((uint8_t*)SLOW_TRIM_ADDRESS) != 0xFFU) { /* Skip if non-volatile flash memory is erased */
```

Thì hàm này nó sử dụng theo nhúng macro mà mình đã define trên



```

#define SYSTEM_SIH_SOPT2_VALUE 0x01010000U /* SIH_SOPT2 */
#ifdef (CLOCK_SETUP == 2)
#define DEFAULT_SYSTEM_CLOCK 4000000U /* Default System clock value */
#define PKG_PMODE PKG_PMODE_BLP1 /* Clock generator mode */
/* PKG_C1: CLK0=1,PRODIV=0,IREFS=1,IRCLKEN=1,IREFSTEN=0 */
#define SYSTEM_PKG_C1_VALUE 0x40U /* PKG_C1 */
/* PKG_C2: LOCKEN=0,FCFTRIM=0,RANGE=2,H200=0,EREFS0=1,LP=1,IRCS=1 */
#define SYSTEM_PKG_C2_VALUE 0x27U /* PKG_C2 */
/* PKG_C4: DR032=0,DRST_DRS=0,FCFTRIM=0,SCFTRIM=0 */
#define SYSTEM_PKG_C4_VALUE 0x00U /* PKG_C4 */
/* PKG_SC: ATME=0,ATHS=0,ATNF=0,FLTPRSRV=0,FCRDIV=0,LOCS0=0 */
#define SYSTEM_PKG_SC_VALUE 0x00U /* PKG_SC */
/* PKG_CS: PLLCLKEN0=0,PLLSTEN0=0,PRODIV0=0 */
#define SYSTEM_PKG_CS_VALUE 0x00U /* PKG_CS */
/* PKG_C6: LOLTEN=0,PLLS=0,CHE0=0,VOIV0=0 */
#define SYSTEM_PKG_C6_VALUE 0x00U /* PKG_C6 */
/* OSC0_CR: ERCLKEN=1,EREFS0=0,SC2P=0,SCAP=0,SCBP=0,SCLP=0 */
#define SYSTEM_OSC0_CR_VALUE 0x00U /* OSC0_CR */
/* SMC_PMCCTRL: RUM=0,STORA=0,STOPM=0 */
#define SYSTEM_SMC_PMCCTRL_VALUE 0x00U /* SMC_PMCCTRL */
/* SIH_CLKDIV1: OUTDIV1=0,OUTDIV4=4 */
#define SYSTEM_SIH_CLKDIV1_VALUE 0x00040000U /* SIH_CLKDIV1 */
/* SIH_SOPT1: USBREGEN=0,USBSSTBY=0,USBSVSTBY=0,OSC32KSEL=3 */
#define SYSTEM_SIH_SOPT1_VALUE 0x00040000U /* SIH_SOPT1 */
/* SIH_SOPT2: USARTSRC=0,TYPORC=2,USBSRC=0,PLLFLLSEL=0,CLKOUTSEL=0,RTCCCLKOUTSEL=0 */
/* SIH_SOPT2: USARTSRC=0,TYPORC=2,USBSRC=0,PLLFLLSEL=0,CLKOUTSEL=0,RTCCCLKOUTSEL=0 */

```

nó config

```

SIH->COPC = (uint32_t)0x00u;
#endif /* (DISABLE_US000) */
#ifdef (CLOCK_SETUP)
/* RTC_CLKIN route */
#ifdef (RTC_CLKIN_USED)
/* SIH_SCGCS: PORTC=1 */
SIH->SCGCS |= SIH_SCGCS_PORTC_MASK;
/* PORTC_PCR1: ISF=0,MUX=1 */
PORTC->PCR[1] = (uint32_t)((PORTC->PCR[1] & (uint32_t)~(uint32_t){
    PORT_PCR_ISF_MASK |
    PORT_PCR_MUX(0x06)
}) | (uint32_t){
    PORT_PCR_MUX(0x01)
});
#endif /* (RTC_CLKIN_USED) */

/* Wake-up from VLLSx? */
if((RCH->SRSD & RCH_SRSD_WAKEUP_MASK) != 0x00U)
{
/* VLLSx recovery */
if((PMC->REGSC & PMC_REGSC_ACKISO_MASK) != 0x00U)
{
    PMC->REGSC |= PMC_REGSC_ACKISO_MASK; /* Release hold with ACKISO: Only has an effect if recovering from VLLSx.*/
}
}

/* Power mode protection initialization */
#ifdef SYSTEM_SMC_PPPROT_VALUE
SMC->PPROT = SYSTEM_SMC_PPPROT_VALUE;
#endif
/* Custom clock initialization */

```

Các thanh ghi cụ i cùng cho ra c t n s là 4Mhz. config c clock thì control nhi u thanh ghi




```

    case 0x200:
        MCGOUTClock *= 1280U;
        break;
    case 0x400:
        MCGOUTClock *= 1920U;
        break;
    case 0x600:
        MCGOUTClock *= 2560U;
        break;
    case 0x800:
        MCGOUTClock *= 732U;
        break;
    case 0xA00:
        MCGOUTClock *= 1464U;
        break;
    case 0xC00:
        MCGOUTClock *= 2197U;
        break;
    case 0xE00:
        MCGOUTClock *= 2929U;
        break;
    default:
        break;
}
} else { /* (((MCG->C6 & MCG_C6_PLLS_MASK) == 0x00U)) */
    /* PLL is selected */
    Divider = (((uint16_t)MCG->C5 & MCG_C5_PRODIV_MASK) + 0x01U);
    MCGOUTClock = (uint32_t)(CPU_XTAL_CLK_MZ / Divider); /* Calculate the PLL reference clock */
    Divider = (((uint16_t)MCG->C6 & MCG_C6_VDIV0_MASK) + 24U);
    MCGOUTClock *= Divider; /* Calculate the MCG output clock */
} else { /* (((MCG->C6 & MCG_C6_PLLS_MASK) == 0x00U)) */
    /* Internal reference clock is selected */
    if ((MCG->C2 & MCG_C2_IRCS_MASK) == 0x00U) {
        MCGOUTClock = CPU_INT_SLOW_CLK_MZ; /* Slow internal reference clock selected */
    } else { /* (((MCG->C2 & MCG_C2_IRCS_MASK) == 0x00U)) */
        Divider = (uint16_t)(0x011U << ((MCG->SC & MCG_SC_FCRDIV_MASK) >> MCG_SC_FCRDIV_SHIFT));
        MCGOUTClock = (uint32_t)(CPU_INT_FAST_CLK_MZ / Divider); /* Fast internal reference clock selected */
    }
} else { /* (((MCG->C2 & MCG_C2_IRCS_MASK) == 0x00U)) */
    /* External reference clock is selected */
    MCGOUTClock = CPU_XTAL_CLK_MZ; /* System oscillator drives MCG clock */
} else { /* (((MCG->C1 & MCG_C1_CLKS_MASK) == 0x80U)) */
    /* Reserved value */
    return;
}
/* (((MCG->C1 & MCG_C1_CLKS_MASK) == 0x80U)) */
SystemCoreClock = (MCGOUTClock / (0x01U + ((SIM->CLKDIV1 & SIM_CLKDIV1_OUTDIV1_MASK) >> SIM_CLKDIV1_OUTDIV1_SHIFT)));

```


Hàm SysCoreClockUpdate có mục đích là thay đổi giá trị SysCoreClock vì khi mình config bộ chia, mình chỉ biết nó ra bao nhiêu



Và mình config nhân bộ chia, chia xong rồi nó ra bao nhiêu, cái này là do mình tính ra thôi

Còn chương trình chỉ biết control các thanh ghi nhân chia này bao nhiêu, chương trình nào còn cụ thể cùng áp dụng là bao nhiêu thì nó không biết.

Giờ mình tính ra đây là 24Mhz



Làm sao biết đây là ứng 24Mhz, thì ng thì verify có ứng 24 Mhz hay ko thì mình code 1 vài ng đ ng t o ra 1 xung và mình o xem nó có ứng xung nh mình mong mu n ko, n u nó b l ch thì ch c ch n do cái ngu n clock c a mình ko ứng. Ngu n clock ang tính toán ko ứng. Mình s l y 24Mhz tính toán nh ng th c t output ra ko ph i 24Mhz thì nó cho ra 1 xung ko ứng.

Còn config nh th này thì có 1 hàm h tr cho mình giá tr systemcoreclock

N u 1 ng i nào ó config b chia b nhân thì mình g i hàm system core clock update thì mình có c giá tr bi n t n s c a nó trong này luôn

```

} /* (((PCG->C1 & PCG_C1_CLKS_MASK) == 0x00U)) */
SystemCoreClock = (MCUGOUTClock / (0x01U + (((SIM->CLKDIV1 & SIM_CLKDIV1_OUTDIV1_MASK) >> SIM_CLKDIV1_OUTDIV1_SHIFT))));

```

, em bi n này i tính toán.

Nó ko sp vì c mình thay i, config, mu n thay i clock thì ph i t code.

Ngoài ra còn có nh ng control mcg khác nhau n a


Vì t 1 example s d ng default clock (20.9 Mhz ) mình tính toán

```

}
void sys_init()
{
    SysTick->CTRL = (SysTick_CTRL_CLKSOURCE_Msk|SysTick_CTRL_ENABLE_Msk);
}
void delay_ms(uint32_t t_ms)
{

```


C n set up reload value tr c vì n u set up enable clock source tr c thì nó ch y m t r i.



Mình muốn chu kỳ wrap này là 1 ms, mình muốn delay 1ms thôi cái flag nó set lên  
 $RVR = 1*$ , mà cái này đang tính theo n v ms nên

$$RVR = 20971520 * 1 / 1000 - 1 =$$

Cái này là số 1 nên nó gây ra sai số, mình cần gì mà thí nghiệm b ng cách config lại nó  
 này



nó cho ra tần số thì ít sai số hơn. Thì đây, giá trị của mình là 20970

$$t = (RVR + 1) * T$$

$$RVR = t/T - 1$$

$$RVR = t * f - 1$$

$$RVR = 20971520 * 1 / 1000 - 1 = 20970$$

Ghi vào thanh ghi RVR này, vì nó là 24 bit nên mình cần tính toán giá trị sao cho nó thuộc  $0 \leq n \leq 2^{24} - 1$  thôi.

Lưu ý là mình đang config cho nó đúng 1ms, lưu ý nhé số này là 32 bit

```
#define DEFAULT_SYSTEM_CLOCK 20971520U /* Default System clock value */

#include "fsl_device_registers.h"

/* Core clock */
uint32_t SystemCoreClock = DEFAULT_SYSTEM_CLOCK;

/* SystemInit() */
void SystemInit(void) {
    /* Watchdog disable */
    #if (DISABLE_WDOG)
        /* SIM_COPC: COPM=0, COPCLKS=0, COPW=0 */
        SIM->COPC = (uint32_t)0x000u;
    #endif /* (DISABLE_WDOG) */
}
```

Mình cần tính toán chỉ này nằm trong phạm vi 32 bit

$$20971520 * 1 /$$

Mình nên chia trước rồi nhân sau

$$20971520 * 1000, \quad (\text{vượt ngoài uint32_t})$$

```
}
void sys_init()
{
    SysTick->LOAD = SystemCoreClock * 1000 - 1;
    SysTick->CTRL = (SysTick_CTRL_CLKSOURCE_Msk | SysTick_CTRL_ENABLE_Msk);
}
void delay_ms(uint32_t t_ms)
{
}
```

Khi mình gọi systick thì nó bắt đầu đếm và current value bắt đầu load cái giá trị của reload value vào và sau đó bắt đầu count down và khi nó về 0 thì nó sẽ set flag lên thì mình biết là nó đã trôi qua 1ms.

```

}
void delay_ms(uint32_t t_ms)
{
}
int main(void)
{
    initPin();
    sys_init();
    while (1)
    {
        GPIO_DRV_Toggle_Bit(RED_LED_PIN);
        delay_ms(500);
    }
}

```

Vậy làm sao delay ứng tham số mình đưa vào?

```

void delay_ms(uint32_t t_ms)
{
    SysTick->
}
int main(void)
{
    initPin();
    sys_init();
    while (1)
    {
        GPIO_DRV_Toggle_Bit(RED_LED_PIN);
        delay_ms(500);
    }
}

```

Chờ đây thì mình sẽ write vào current value, cái val này là current value, mình sẽ write vào 0.

```

}
void delay_ms(uint32_t t_ms)
{
    SysTick->VAL = 0;
}

```

khí mình write vào current value thì cái current value reset về 0 và cái cờ count flag sẽ được clear luôn. Khi mình write thế này thì nó sẽ bắt đầu đếm lại từ đầu thì mình sẽ đi (while())

Mình sẽ có 2 vòng while, đầu tiên kiểm tra t\_ms lớn hay không và vòng while khi count flag set lên thì count flag thì mình sẽ lấy thông qua thanh ghi control và mình and với systick control count flag, sau khi thế này nó bằng 0, tức là sau khi cờ count flag này chưa được set lên và nó sẽ đi trong này, khi count flag set lên thì 1ms

```

}
void delay_ms(uint32_t t_ms)
{
    SysTick->VAL = 0;
    while (t_ms > 0)
    {
        while((SysTick->CTRL & SysTick_CTRL_COUNTFLAG_Msk) == 0)
        {
        }
        t_ms--;
    }
}

```

Thì mình sẽ trở lại thế này t\_ms này

```

}
void delay_ms(uint32_t t_ms)
{
    SysTick->VAL = 0;
    while (t_ms > 0)
    {
        t_ms--;
        while((SysTick->CTRL & SysTick_CTRL_COUNTFLAG_Msk) == 0)
        {
        }
    }
}
int main(void)

```

nó sẽ trở lại 500 lần, t\_ms về 0 thì nó sẽ output ra.

Như vậy thì nó sẽ delay khoảng 500ms

trong vòng while thứ 2 thì mình thì sẽ read thanh ghi này 1 lần nữa, mục đích là nó clear COUNT FLAG này

```
void delay_ms(uint32_t t_ms)
{
    SysTick->VAL = 0;
    while ( t_ms > 0)
    {
        t_ms--;
        while((SysTick->CTRL & SysTick_CTRL_COUNTFLAG_Msk) == 0)
        {
            (uint32_t)SysTick->CTRL;
        }
    }
}
```

Cái hoạt động read thì nó sẽ tự động clear cái này đi

Như vậy là đã implement xong phần delay khoảng này ms

```
SysTick->VAL = 0;
```


Lưu ý chỗ này khi reset thì nó bằng 0, còn chỗ delay này

```
void delay_ms(uint32_t t_ms)
{
    SysTick->VAL = 0;
    while ( t_ms > 0)
    {
        t_ms--;
        while((SysTick->CTRL & SysTick_CTRL_COUNTFLAG_Msk) == 0)
        {
            (uint32_t)SysTick->CTRL;
        }
    }
}
```

Thì mục đích của nó là

Thứ nhất vì nếu mình không clear cái current thì ví dụ current lúc này đang nhẩy vào thì delay vì nó đã có ở trên này rồi

`SysInit()` cho nên là nó đang đếm xuống. nếu mà mình nhẩy vào hàm delay lúc có current value không còn vị trí nữa mà nó đếm ngược lại thì nó sẽ sai số lớn ngay chỗ này




Nó không phải là 1 wrap duration mà chỉ là 1 phần của 1 wrap duration mà thôi.

Clear current value về 0 thì cờ clear flag luôn và sau đó thì nó sẽ load lại luôn giá trị current value này bằng giá trị LOAD này

```
SysTick->LOAD = SystemCoreClock*/1000 -1 ;
SysTick->CTRL = (SysTick_CTRL_CLKSOURCE_Msk|SysTick_CTRL_ENABLE_Msk);
```

Và nó sẽ nhân với 5

```
SysTick->VAL = 0;
while ( t_ms > 0)
```



Bài tập là toggle 2 led với 2 tần số khác nhau

Cái software timer thì nghe cái tên của nó là timer phần mềm, nó chạy dựa trên 1 cái hardware (chính là systick) còn Swtimer là phần mềm do mình code, do mình implement dựa trên 1 cái HW là systick. Mình tạo ra nhiều timer như thế thì trên HW nó chỉ có 1 timer thôi. Nhưng bằng timer đó dùng để toggle 2 led với 2 tần số khác nhau.

Bài trên (systick) mục đích là nghiên cứu về clock, thay vì clock thì config như thế nào. Sau này như bài sau học về timer thì phải config timer về chính xác mình tính, còn đây là 1 số nên mình khó tính và sinh ra sai số



Bây giờ chuyển sang ngắt thì mình enable thêm ngắt

```
}  
void initSysTick()  
{  
    SysTick->LOAD = SystemCoreClock*1/1000-1;  
    SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk | SysTick_CTRL_ENABLE_Msk | SysTick_CTRL_TICKINT_Msk ;  
}
```

Thì khi count giảm về 0 và nó sinh ra ngắt, nó sẽ nhúng vào 1 handler và mình

```
PUBNEAK SysTick_Handler  
SECTION .text:CODE:REORDER:NOROOT(1)  
SysTick_Handler  
B .  
  
PUBNEAK DMA0_IRQHandler  
PUBNEAK DMA0_Driver_IRQHandler  
SECTION .text:CODE:REORDER:NOROOT(2)
```

Hàm này khi có interrupt xảy ra thì có nghĩa là cờ này đã được set lên

```
& SysTick_CTRL_COUNTFLAG_Msk) =  
CTRL;
```

Thì nó sẽ nhúng vào hàm interrupt này (symbol mà nó có trong asm) là SysTick\_Handler

```
}  
void SysTick_Handler()  
{  
    //  
}  
  
uint32_t count=0;
```

Đây ví dụ mình khai báo 1 biến.

```
void SysTick_Handler()  
{  
    count++;  
    (uint32_t)SysTick->CTRL;
```

Dòng thứ 2 là read, thứ 3 là clear cờ.

Bây giờ khi sử dụng hàm delay như sau

```
implement software timer  
library sử dụng system tick.  
Sử dụng library này để  
toggle 2 led với 2 tần số  
khác nhau
```

Mình sử dụng lib mà mình đã viết ra rồi và toggle 2 led với 2 tần số khác nhau.

Mục đích là tính toán độ dài của số đo thời gian này:



Ngay khi ta mu<sup>o</sup>n đưa vào thông số có đơn vị là ms. Mình mu<sup>o</sup>n biết software nào, ví dụ là software timer 0 đang hoạt động



b sw timer sinh ra callback m i 500ms, m i 500ms thì g i 1 function callback (callbackfunction do mình t code)




Ko ph i handler nh th này t vector ng t tr ra r i, ó là ng t do ph n c ng, ây mình implement sw timer do mình t thì t k




C m i 500ms thì cái call back function c g i

Mình s c n thêm function enable n a



cho b sw này enable

Ví d ây mình set up 1 b sw timer khác, 1000 này s g i n 1 hàm khác




Mình sẽ có thêm 1 cái nữa là sw reg callback, là đăng ký 1 function callback

Cái này thì bài C cũng có rồi, đây sẽ dùng function pointer, mình sẽ đưa vào 1 tên function

Ví dụ đây mình config 2 tham số, tham số thứ nhất là mình config cho bộ timer nào và cái thứ 2 là tên function




Như thế này có nghĩa là khi mà mình config cho bộ timer 0, cứ mỗi 500ms thì nó sẽ gọi 1 cái callback function, và cái callback function đó được define là user 0



Mỗi 500ms thì sẽ gọi đến user 0

Tương tự với user 1




Sau đó là enable. Đây là nhúng cái mà người dùng sử dụng

Khi gọi nhúng cái api nhúng này thì timer sẽ đếm và khi 500 thì gọi user 0 và 1000ms thì gọi user1.

làm được cái này thì sử dụng systick

Đây là 1 cái hw timer




Còn sw timer là do mình implement

Ý tưởng đây là sử dụng systick sinh ra 1 ngắt với tần số là 1ms



```
}  
void SysTick_Handler()  
{  
    count++;  
    (uint32_t)SysTick->CTRL;  
}  
int main(void)  
{
```

Cứ 1ms thì sinh ra 1 interrupt

Không có gì phức tạp cho việc tạo ra sw timer, không gì phức tạp.



Sw timer này phải gọi 1 giá trị 500, sau đó thì cứ mỗi 1 interrupt thì đây có 1 chương trình code là systick handler, mỗi 1 interrupt thì là trôi qua 1ms thì mình sẽ trừ giá trị count



Nếu thời gian này bằng 0 thì gọi user1

Bình thường hardware timer

Còn software timer thì không, mà mỗi lần có interrupt thì timer

```

software_timer_register_callback(0,user0);
software_timer_register_callback(1,user1);


```

user function thì mình biết rồi, thông qua hàm này register callback và xử lý logic của nó qua hàm này.

Thì đây là ví dụ cho sw timer0


Nhưng bây giờ software timer này thì phức tạp hơn, khi 1 giây khi ngắt của systick xảy ra thì mình phải xử lý hết tất cả các timer này.

Mình có thể làm rất nhiều software timer khác nhau với chu kỳ ngắt khác nhau nhưng thực tế chỉ có 1 bộ hardware timer, nó chỉ tiêu tốn tài nguyên của 1 systick như thế này thôi, còn những software timer kia là do thiết kế.




Function pointer này khi mình làm đ án, nó s g i qua các layer v i nhau b ng các function pointer

Thay vì t là count thì t là current value



Cho ng i dùng setup nh th này r i nó tr tr xu ng

Mình s làm 1 b sw timer count down cho gi ng systick, mình s có 1 cái load value



là thông số dùng để thông qua API này (500)


Mình sẽ y thông số này vào load value

Thông số thứ 3 mà mình cần là function




Nó sẽ cho chúng ta dùng hàm ký call back này

Ví dụ hàm gọi tên `user0` thì sw này cũng phải có 1 biến lưu trữ của `user0` khi mà current value này về 0 thì nó sẽ gọi tên `Func`




1 cái cuối cùng là mình cần enable và cũng cần phải có disable




Bằng 0 thì disable (EN có kiểu dữ liệu là boolean là 0 or 1 thôi)

Khi nó enable lên nó thì count theo current value xuống. còn khi EN bằng 0 thì mình disable thì theo current value = 0, có thể count hay ko và dựa theo theo EN bằng 1 hay ko thì cái đó






T t c nh ng th ng này u ph i sw h t ch ko nh HW



Khi mình g i hàm này thì nó s tác ng n bi n EN c a timer 1


Còn disable 0 vào timer 0 thì nó s tác ng n EN c a timer0

C a sw timer nào thì ch tác ng n ph n t c a sw ó thôi. Mình s c nh 10 b sw ntn, có th khai báo nó nh là 1 m ng c ng c, ko c n ph i c p phát ng




M i ph n t u có 1 tham s / ph n t nh th này thì mình s ng d ng structure thay th mình s d ng type define.

Tránh ghi nh m v i systick



Khi mình define ntn thì mình define 1 m ng có type ntn:



Ngoài ra nh ững hàm v ề systick ví d ể nh ư mình c ần init systick r ồi các th ứ, mình c ần init cái t ờ ra systick là bao nhiêu n ếu b ị vì cái systick mình ăng m ột nh ư m ột l ần interrupt là tr ải qua 1 ms



còn cái c ấu trúc cho nó có 1ms hay ko và mình c ần có 1 API ng ười dùng g ọi tr ên này xu ất.

H ệ thống c ấu trúc SysTick là 1 API

N ếu mình set up systick này có chu k ể l ần h ết 1ms thì nó ra ết chu k ể chính xác call back c ần function này

```
software_timer_set_alarm(0,500);
software_timer_set_alarm(1,1000);
software_timer_register_callback(0,user0);
software_timer_register_callback(1,user1);
```



Ph ần này có th ể g ọi xu ất systick nh ư h ệ thống c ần implement ph ần HAL và ph ần driver

Th ời th ết này s ẽ n ằm layer th ực nh ất. ph ần systick này có th ể phía d ẫn. nh ư ng b ộ software timer s ẽ thu ộc ph ần driver thì mình s ẽ b ỏ vào trong layer driver.

Mình define các hàm user 0 và user 1 sau ó toggle led trong này

