Μάθημα: ΣΧΕΔΙΑΣΜΟΣ ΣΥΣΤΗΜΑΤΩΝ VLSI

Εξάμηνο: Εαρινό

Στοιχεία Μελών Ομάδας:

Σωτηρόπουλος Διονύσης-Οδυσσέας, Γεώργιος, 5661, 6ο έτος

Εισαγωγή:

Στα πλαίσια αυτής της εργασίας καλλούμαστε να υλοποιήσουμε το σύστημα ασφαλείας Minalpher v1.1 σε κώδικα VHDL.

Περιγραφή Συστήματος

To Minalpher είναι ένα σύστημα κρυπτογράφησης και αποκρυπτογράφησης που υποστηρίζει δύο ξεχωριστές βασικές λειτουργίες κρύπο/αποκρυπτογράφησης.

- 1. Authenticated Encryption with Associated Data (AEAD)
- Message Authentication Code (MAC)

Και οι δύο αυτές λειτουργίες βασίζονται στον αλγόρυθμο κρυπτογράφησης Tweakable Even-Mansour του οποίου η λειτουργία θα αναλυθέι παρακάτω.

Εργαλεία και Σημειώσεις

Για την υλοποίηση του Minalpher χρησιμοποιήσαμε το πρόγραμμα Modelsim v6.4 SE για την μεταγλώτηση των αρχείων .vhd και την προσομοίωση.

Για την σύνθεση χρησιμοποιήθηκε το πρόγραμμα Vivado v2018.1 (αναμένεται)

Η εργασία βασίζεται στο paper Minalpher v1.1 των σχεδιαστών Yu Sasaki, Yosuke Todo, Kazumaro Aoki, Yusuke Naito, Takeshi Sugawara, Yumiko Murakami, Mitsuru Matsui και Shoichi Hirose.

Η ολοκλήρωση του συστήματος του Minalpher είναι ακόμα ημιτελής. Σε αυτή την αναφορά περιλαμβάνεται η βασική συνάρτηση κρυπτογράφησης P, η αντίστροφή της P^{-1} καθώς και επιπλέον ολοκληρωμένα για την υλοποίηση των αλγόρυθμων κρυπτογράφησης (TEM_ENC) και αποκρυπτογράφησης (TEM_DEC).

Σημειώνεται οτι οι μέσα στα χρονικά πλαίσια για την ολοκλήρωση της εργασίας και του γνωσιακού επιπέδου οι παραπάνω αλγόρυθμοι ολοκληρώθηκαν ανεπιτυχώς και (προφανώς) χωρίς βελτιστοποιήσεις.

Υλοποιήσεις :

Σε αυτό το μέρος της αναφοράς θα περιγράψουμε τα ολοκληρωμένα προς σχεδίαση και τα βήματα που λήφθηκαν. Οι υλοποιήσεις απλών συστημάτων πρώτου και (μερικών) δευτέρου επιπέδου δεν περιλαμβάνονται. Θα εστιάσουμε στα ολοκληρωμένα υψηλότερου επιπέδου (τουλάχιστον 4ου) καθώς και ορισμένα αξιοσημείωτα συστήματα/εξαρτήματα των προαναφερόμενων.

TWEAKABLE EVEN MANSOUR (TEM)

Οι αλγόρυθμοι ΤΕΜ βασίζονται σε μία συνάρτηση παραλλαγής (permutation) Minalpher_P (P).

Η συνάρτηση αυτή αποτελείται από 17+1 γύρους ανάμιξης της πληροφορίας εισόδου μέσα από ένα σύστημα Substitution-Permutation-Xor.


Συνοπτικά η συνάρτηση Ρ δουλεύει ως εξής.

Η είσοδος Χ χωρίζεται σε δύο πίνακες 4x32 bits A , B.

1. Οι τετράδες bits (nibbles) αντικαθιστούνται ανάλογα με την αντιστρέψιμη substitution συνάρτηση substitute Nibbles (SN).

x	0x0	0x1	0x2	0x3	0x4	0x5	0x6	0x7	0x8	0x9	OxA	0xB	0xC	OxD	0xE	0xF
s(x)	0xB	0x3	0x4	0x1	0x2	8x0	0xC	OxF	0x5	OxD	OxE	0x0	0x6	0x9	OxA	0x7

2. Οι γραμμές κάθε πίνακα αναμιγνύονται σύμφωνα με την συνάρτηση Shuffle Rows (SR)



- 3. Εναλλαγή των δύο πινάκων (SM)
- 4. Χοτ του (καινούριου) πίνακα Β με τον Α (ΧΜ)
- 5. Ανάμειξη στηλών του κάθε πίνακα σύμφωνα με τη συνάρτηση Mix Columns (MC)

```
\begin{split} &A^{MC}[0][j] \leftarrow A[0][j] \oplus A[1][j] \oplus A[3][j], \quad 0 \leq j < 8, \\ &A^{MC}[1][j] \leftarrow A[1][j] \oplus A[2][j] \oplus A[0][j], \quad 0 \leq j < 8, \\ &A^{MC}[2][j] \leftarrow A[2][j] \oplus A[3][j] \oplus A[1][j], \quad 0 \leq j < 8, \\ &A^{MC}[3][j] \leftarrow A[3][j] \oplus A[0][j] \oplus A[2][j], \quad 0 \leq j < 8, \\ &B^{MC}[0][j] \leftarrow B[0][j] \oplus B[1][j] \oplus B[3][j], \quad 0 \leq j < 8, \\ &B^{MC}[1][j] \leftarrow B[1][j] \oplus B[2][j] \oplus B[0][j], \quad 0 \leq j < 8, \\ &B^{MC}[2][j] \leftarrow B[2][j] \oplus B[3][j] \oplus B[1][j], \quad 0 \leq j < 8, \\ &B^{MC}[3][j] \leftarrow B[3][j] \oplus B[0][j] \oplus B[2][j], \quad 0 \leq j < 8. \end{split}
```

6. Χοι του πίνακα Β με τη σταθερά γύρου. (Ε)

$r \oplus 0$	$r \oplus 1$	$r \oplus 2$	$r \oplus 3$	0	0	0	0
$r \oplus 1$	$r \oplus 0$	$r \oplus 3$	$r \oplus 2$	0	0	0	0
$r \oplus 2$	$r \oplus 3$	$r \oplus 0$	$r \oplus 1$	0	0	0	0
$r \oplus 3$	$r \oplus 2$	$r \oplus 1$	$r \oplus 0$	0	0	0	0

Η διαδικασία αυτή συνεχίζεται με τους δύο πίνακες στην έξοδο του γύρου να μπαίνουν ως είσοδοι στον επόμενο γύρο.

Υλοποίηση της συνάρτησης Ρ

Components


1. SN - Nibble Substitution

Το εξάρτημα αυτό αντικαθιστά τετράδες bit εισόδου ανάλογα με την δεκαεξαδική τους τιμή.

Για την υλοποίηση του χρησιμοποιήθηκαν πύλες and και or που προέκυψαν από την τεχνική Karnaugh. Ευκολότερη υλοποίηση behavioral δοκιμάστηκε αλλά επέφερε προβλήματα κατά το simulation.

- 2. SR, MC, SM Shuffle Rows, Mix Columns, Swap Matrices
 - Η υλοποίηση των συγκεκριμένων έγινε απλά με οδήγηση των εισόδων στις σωστές εξόδους.
- 3. ΧΜ και Ε(RC) υλοποιήθηκαν με πύλες xor.
- 4. RC Round Constant

Η υλοποίηση της σταθεράς γύρου υλοποιήθηκε με xor πύλες.



(Προσ. 1. SN: Προσομοίωση λειτουργίας SN)

Τα παραπάνω εξαρτήματα συνδέονται με τη σειρά $SR \rightarrow SM \rightarrow XM \rightarrow MC \rightarrow RC$ για να συνθέσουν το σύστημα που υλοποιεί τη συνάρτηση γύρου της P και δέχεται ως είσοδο 256 bits και μία σταθερά γύρου r και βγάζει στην έξοδο "μπερδεμμένα" 256 bits.


Έχοντας ολοκληρώσει το κομμάτι του γύρου και προκειμένου να υλοποιήσουμε ολόκληρη τη συνάρτηση P θα πρέπει να κατασκευάσουμε ένα κύκλωμα που θα εκτελεί την ίδια διαδικασία 17 φορές με την έξοδο κάθε γύρου ώς είσοδο του επόμενου. Σημειώνεται οτι κατα την ολοκλήρωση των 17 γύρων η συνάρτηση εκτελέι έναν επιπλέον "μισό" γύρο ώς εξής:

$$X_{r+1} \leftarrow T \circ S(X_r),$$

Όπου X_r η έξοδος του 17 $^{\circ \circ}$ γύρου, S η SN και T η SR και SM

Για την υλοποίηση της Συνάρτησης P για 17+1 γύρους (17+1 P Procedure) χρησιμοποιήθηκαν επιπλέον

- κυκλώματα πολυπλέχτη 2 σε 1
- Μετρητής ρολογιού
- D flip-flops καθώς
- τα προηγούμενα εξαρτήματα SN και SR.
- Επιπλέον, προκειμένου να "παγώσουμε" την έξοδο στους 17+1 γύρους σχεδιάσαμε ένα επιπλέον ολοκληρωμένο freeze_signal.



Clock Counter και Freeze Signal

Ιδιαίτερα προκλητική ήταν η προσπάθεια INPUT να κατασκευάσουμε κυκλώματα άθροισης ρολογιού και "παγώματος" σημάτων. Έγιναν διάφορες structural προσπάθειες με d-ff και πύλες and, με σειριακά jk-ff καθώς και με αθροιστές αλλά τελικά ο μετριτής ρολογιού (clock_adder) υλοποιήθηκε με behavioural κώδικα.

Το ολοκληρωμένο Freeze Signal που φαίνεται στην εικόνα δέχεται εισόδους 256 bits INPUT και ένα 6 bit Limit και επιστρέφει την τιμή που έιχε το INPUT όταν ο εσωτερικός αθροιστής ρολογιού έφτασε την τιμή limit.

Περεταίρω επεξήγηση: Όπως φαίνεται στο σχήμα, ο συγκριτής (Comparator) συγκρίνει την είσοδο limit με την έξοδο του μετρητή ρολογιού και επιστρέφει "0" όταν η τιμές ταυτίζονται. Σημειώνεται στι αυτό θα διαρκέσει για ένα μόνο κύκλο ρολογιού καθώς ο Clk_Adder θα συνεχίσει να αυξάνει το ρολόι.

Η έξοδος του συγκριτή αντιστρέφεται και μπαίνει στην έισοδο R ένός SR latch με το RST στην S.


Με αυτόν τον τρόπο το Latch

αρχικοποιείται με είσόδους "01" επιστρέφοντας "1" μέχρι τον κύκλο ρολογιού όπου ο μετρητής φτάνει το Limit όπου και θα πάρει την τιμή "0" στην έξοδο. Επειδή ο μετριτής θα συνεχίσει να μετράει οι είσοδοι, από τον επόμενο κύκλο ρολογιού και μετά θα είναι πάντα* "00" άρα η έξοδος θα έχει παγώσει στο "0"!!!

Το μόνο που μένει είναι να συνδέσουμε την έισοδο INPUT με d Latches και να οδηγήσουμε την έξοδο του SR στην είσοδο EN. Τώρα η έξοδος OUTPUT του κυκλώματος θα αλλάζει ανάλογα με το INPUT μέχρι η έξοδος του SR Latch να μηδενιστεί απ' οπου και στο εξής η έξοδος θα παγώσει.

(ΣΗΜΕΪΩΣΗ, ο μετριτής μετράει από το 0 οπότε για 17 γύρους, Limit = 00010000)

*(επειδή ο μετρητής ρολογιού επιστρέφει 6 bits θα μετρήσει μέχρι το 2^6 -1 από όπου και θα ξαναρχίσει να μετράει από το 0. Επομένως το OUTPUT θα ξανα αλλάξει αφού παγώσει για πρώτη φορά.)



(Σχ. 2. Freeze_Signal)

TEM Encode/Decode

end procedure

```
 \begin{aligned} & \textbf{Algorithm 1} \text{ Encryption Algorithm of Tweakable Even-Mansour} \\ & \textbf{procedure TEM.Enc}(K, \text{flag}, N, i, j, M) \\ & L \leftarrow (K \| \text{flag} \| N) \oplus P(K \| \text{flag} \| N) \\ & C \leftarrow \mathbf{y}^i (\mathbf{y} + 1)^j L \oplus P(M \oplus \mathbf{y}^i (\mathbf{y} + 1)^j L) \\ & \textbf{return } C \\ & \textbf{end procedure} \end{aligned}   \begin{aligned} & \textbf{Algorithm 2} \text{ Decryption Algorithm of Tweakable Even-Mansour} \\ & \textbf{procedure TEM.Dec}(K, \text{flag}, N, i, j, C) \\ & L \leftarrow (K \| \text{flag} \| N) \oplus P(K \| \text{flag} \| N) \\ & M \leftarrow \mathbf{y}^i (\mathbf{y} + 1)^j L \oplus P^{-1}(C \oplus \mathbf{y}^i (\mathbf{y} + 1)^j L) \\ & \textbf{return } M \end{aligned}
```

Οι διαδικασιες κρυπτογράφησης και αποκρυπτογράφησης του TEM, πέρα από το μήνυμα M ή κρυπτογράφημα C δέχονται ως είσοδο ένα κλειδι K, ένα flag ειδικό για τις λειτουργίες AEAD και MAC που προαναφέρθηκαν. Ένα N ανάλογο του padding των blocks των M και C καθώς και αριθμούς i,j που προσδιορίζουν το offset των blocks των M και C.

Η διαδικασία απο-/κρυπτογράφησης αποτελείται από δύο στάδια όπως φαίνεται στην εικόνα.

L που είναι παραγωγή κλειδιού και M ή C που είναι η αποκρυπτογράφηση ή η κρυπτογράφηση του αρχικού μηνύματος αντίστοιχα.

Προκειμένου να υλοποιήσουμε αυτές τις διαδικασίες πρέπει να σχεδιάσουμε έναν πολλαπλασιαστή που θα εκτελεί την πράξη $y^i(y+1)^jA$.

Η σχεδίαση ενός τέτοιου πολλαπλασιαστή ήταν άλλη μία πρόκληση. Η υλοποίηση του y*A δώθηκε σχηματικά από τους σχεδιαστές του Minalpher ως εξής

Using the polynomials, we can compute a multiplication by y which is used in an offset as follows.

$$\begin{split} &(A_{31}\mathbf{y}^{31} + A_{30}\mathbf{y}^{30} + A_{29}\mathbf{y}^{29} + \dots + A_{3}\mathbf{y}^{3} + A_{2}\mathbf{y}^{2} + A_{1}\mathbf{y} + A_{0}) \times \mathbf{y} \\ &= A_{30}\mathbf{y}^{31} + A_{29}\mathbf{y}^{30} + \dots + A_{3}\mathbf{y}^{4} + (A_{2} + A_{31})\mathbf{y}^{3} + (A_{1} + A_{31})\mathbf{y}^{2} + A_{0}\mathbf{y} + A_{31}\mathbf{x} \end{split}$$

As we can see, this multiplication can be done using a left shift with one byte and two byte-wise XOR and one multiplication by x in $GF(2^8)$. This is illustrated in Fig. 51. Similar to above computation, we




Fig. 51. Multiplication by y

can compute a multiplication by **x** as follows.

$$(a_7x^7 + a_6x^6 + a_5x^5 + a_4x^4 + a_3x^3 + a_2x^2 + a_1x + a_0) \times x$$

= $(a_6 + a_7)x^7 + a_5x^6 + (a_4 + a_7)x^5 + a_3x^4 + a_2x^3 + a_1x^2 + (a_0 + a_7)x + a_7$

Assume A as an 8-bit string, there is a well-known equation to compute a multiplication by x.


$$A \times \mathbf{x} = (A^{\ll 1}) \oplus (\mathrm{msb}(A) \mathbf{0xA3})$$

--


Όπως φαίνεται στο σχήμα θα χρειαστεί να κάνουμε shift κατα ένα κελί αριστερά, 2 byte-wise Xor και να κατασκευάσουμε έναν πολλαπλασιαστή 8bits για την πράξη A*x στο LSByte του αποτελέσματος. Για την δύναμη "i" αρκεί να οδηγήσουμε την έξοδο στην είσοδο i-1 φορές.

Η υλοποίηση της πράξης $(y+1)^j$ * Α είναι πολύ πιο περίπλοκη. Ωστόσο, ελέγχοντας τις λειτουργίες του Minalpher (AEAD και MAC) βλέπουμε πως το j παίρνει τιμές $\{0,1,2\}$. Έτσι αποφεύγουμε την κατασκευή ενός γενικού πολλαπλασιαστή τέτοιου τύπου και αντίθετα υλοποιήσαμε ένα ασύγχρονο κύκλωμα που δέχεται σαν είσοδο A των 256 bits και j των 2 bits βγάζοντας στην έξοδο το αποτέλεσμα:

 $Ay^2 + 2Ay + A \gamma \alpha j=2$, $Ay + A \gamma \alpha j=1 \acute{\eta} A \gamma \alpha j=0$.



Έχοντας κατασκευάσει τα δύο components για τους πολλαπλασιασμούς y^{i*} Α και $(y+1)^{j*}$ Α, σχεδιάζουμε το ολοκληρωμένο σύστημα πολλαπλασιασμού ως εξής:



μετά από "i" επαναλήψεις της y_Mul_loop καθώς το εξάρτημα δεν φράσσει την ανατροφοδώτηση από μόνο του και επαναλαμβάνει όσο μετράει το ρολόι.

Υλοποίηση Κωδικοποιητή Tweakabe Even-Mansour


Έχοντας όλα τα απαραίτητα εξαρτήματα, σε αυτό το σημείο μπορούμε να κατασκευάσουμε τον Κωδικοποιητή όπως περιγράφεται στο paper.

```
Algorithm 1 Encryption Algorithm of Tweakable Even-Mansour procedure TEM_Enc(K, flag, N, i, j, M)
L \leftarrow (K \| \text{flag} \| N) \oplus P(K \| \text{flag} \| N)
C \leftarrow y^i (y+1)^j L \oplus P(M \oplus y^i (y+1)^j L)
return C
end procedure
```

Θα χρησιμοποιήσουμε τα εξαρτήματα P_Process_17+1_Rounds, Mans_Multiplier καθώς και πύλες xor.

Ωστόσο το σύστημα θα χρειαστεί επιπλέον κυκλώματα για τον έλεγχο χρονισμού έτσι ωστε το κάθε εξάρτημα να ενεργοποιείται αφού το προηγούμενο έχει εκτελέσει την λειτουργία του.

Προκειμένου να μη χρησιμοποιήσουμε επιπλέον μετρητές ρολογιού, οδηγούμε επιπλέον εξόδους "maxed" από τα εξαρτήματα Freeze Signal των προαναφερόμενων P_Process_17+1_rounds και Mans_Multiplier τα οποία θα οδηγηθουν στις εισόδους reset των επόμενων, πετυχαίνοντας έτσι σειριακή ενεργοποίηση για σωστά αποτελέσματα (Στη θεωρία τουλάχιστον).



Υλοποίηση Αποκωδικοποιητή Tweakable Even-Mansour

Έχοντας ολοκληρώσει την διαδικασία κωδικοποίησης δεν είναι δύσκολο να σχεδιάσουμε και την αντίστροφη διαδικασία.

```
Algorithm 2 Decryption Algorithm of Tweakable Even-Mansour
```

```
 \begin{aligned} & \textbf{procedure TEM\_Dec}(K,\mathsf{flag},N,i,j,C) \\ & L \leftarrow (K\|\mathsf{flag}\|N) \oplus P(K\|\mathsf{flag}\|N) \\ & M \leftarrow \mathbf{y}^i(\mathbf{y}+1)^j L \oplus P^{-1}(C \oplus \mathbf{y}^i(\mathbf{y}+1)^j L) \\ & \textbf{return } M \\ & \textbf{end procedure} \end{aligned}
```

Το κύκλωμα είναι σχεδόν πανομοιότυπο εκτός από την συνάρτηση P, που στην συγκεκριμένη περίπτωση πρέπει να σχεδιάσουμε την αντίστροφή της όπως ορίζει το paper.

1.4.1.2 Specification of Minalpher- P^{-1} (Backward Procedure)

In the backward procedure, first the 256-bit input value IN is copied to a 256-bit value X_0 which is an input to the round function. Then, following operations are performed from i=1 to r,

$$X_i \leftarrow R(X_{i-1}, M \circ E(r-i)),$$

where the function R is the same function as that of the forward procedure. Finally, X_{r+1} is calculated from X_r as follows,

$$X_{r+1} \leftarrow T \circ S(X_r),$$

and X_{r+1} is copied to the 256-bit output value OUT. Minalpher-P uses r=17, then Minalpher-P has 17.5 rounds.


Η αντίστροφη διαδικασία P (P_Back_Proc) επιτυγχάνεται χρησιμοποιόντας το ίδιο σύστημα με την P με τις εξής αλλαγές.

- 1. Ο μετριτής γύρου μετράει από το 16 στο 0.
- Η αφού εφαρμοστεί το βήμα E(r-i) οι δύο πίνακες περνάνε μέσα από ένα ακόμη σύστημα Μ (XM→ MC).

Σημείωση: Η συγκεκριμένες αναπαραστάσεις της 1.4.1.2 καθώς και ανάλογες του paper ήταν δυσανάγνωστες καθώς ήταν πολύ περιεκτικές και χωρίς σχολιασμούς ή επεξηγήσεις. Αρχικά δοκιμάστηκε η $RC \rightarrow M \rightarrow xor$ B με λάθος αποτελέσματα.

Αποτελέσματα Προσομοίωσης :


Σε αυτό το μέρος της εργασίας θα παρουσιάσουμε τις κυματομορφές προσομοίωσης των παραπάνω κυκλωμάτων. Στην προσομοίωση, κάθε σύστημα οδηγήθηκε από ένα τυχαίο βέκτορα 256 bits (RAND_INP = 256'h26B454A485AD7114C317A5B6FAAA85CC55C049FF4B633433F65DD41CE0708F32) για κάθε είσοδο 256 bits εκτός αν αναφέρεται κάτι διαφορετικό. Το ρολόι έχει περίοδο 100ns και αλλάζουμε το σήμα reset από το λογικό 1 στο 0 σε t=200ns.



(Προσ. 2. P_Procedure)


Σχόλια: η P_Procedure ενός γύρου είναι ασύγχρονο κύκλωμα γι αυτό και στην προσομοίωση βγάζει αποτελέσματα από τη χρονική στιγμή 0 καθώς ο simulator δεν λαμβάνει υπόψη το throughput.

Στο σχήμα φαίνονται επίσης οι ενδιάμεσες τιμές τύπου XYZ όπου $x=\{πίνακας A, πίνακας B\}$, YZ η ενέργεια $\{Substitute Nibbles, Shuffle Rows κ.ο.κ\}$.




(Προσ. 3. P_Procedure_17+1_Rounds)

Σχόλια: Στο σχήμα φαίνεται ξεκάθαρα η επαναληπτική διαδικασία της P, σε κάθε κύκλο ρολογιού το output αλλάζει τιμή μέρι την στιγμή που ο μετριτής φτάσει την τιμή 16, (στο σχήμα φαίνεται ο μετριτής γύρων με μέγιστη τιμή το F, στον πρώτο μηδενισμό του είναι η τιμή 16) τότε ενεργοποιείται το σήμα freeze και η έξοδος παγώνει ενώ το σύστημα συνεχίζει τη λειτουργία του εσωτερικά.





(Προσ. 4.1 y+1_at_j_mul)



(Προσ. 4.2 y+1_at_j_mul)


Σχόλια: Στα σχήματα 4.1 και 4.2 φαίνεται η λειτουργία του πολλαπλασιαστή (y+1)ⁱA καθώς αλλάζουμε τις τιμές του j. Επίσης παρατηρήστε ότι η λανθασμένη τιμή 3 επιστρέφει το ίδιο αποτέλεσμα με την 1.






(Προσ. 5. Mans_Multiplier)

Σχόλια: Στην εικόνα 5 παρουσιάζεται η προσομοίωση του πολλαπλασιαστή $(y+1)^{i}$ γ i Α για .i=5 (δηλαδή 6 επαναλήψεις) και j=2. Το πρώτο κομμάτι του πολλαπλασιασμού είναι ασύγχρονο και βγάζει αποτέλεσμα χωρίς καθυστερήσεις, από εκεί και πέρα βλέπουμε το output να αλλάζει όσο πολλαπλασιάζουμε επι γ μέχρι την χρονική στιγμή 800ns, 600ns μετά την ενεργοποίηση της λειτουργίας $(rst \rightarrow 0)$ οπου το σύστημα έχει πολλαπλασιάσει με y, y 6 φορές και η έξοδος παγώνει.



(Προσ. 6. ΤΕΜ_ΕΝC)

Σχόλια: Στην εικόνα 6 φαίνεται η ολοκληρωμένη λειτουργία του κρυπτογράφου για i=3 και j=1 το κλειδί έχει δωθεί αυθέρετα ως K=128/h000000100000100000010000001 ενώ τα N και flags έχουν μηδενικές τιμές. Βλέπουμε στο σχήμα πως αρχικά το κύκλωμα αλλάζει τις τιμές $p1_0$ to 17 φορές μετά την ενεργοποίηση όπου $p1_0$ ut είναι η λειτουργία της 17 που γεννά νέο κλειδί (σήμα 17). Στη συνέχεια βλέπουμε στι για 17 κύκλους ρολογιού αλλάζει το σήμα 17 που είναι η έξοδος του εσωτερικού 17 παιτουργία του εκτελεί πολλαπλασιασμούς για 17 και 17 ενάκλους ρολογιού. Τη χρονική στιγμή 4000ns, το κυκλωμα έχει ολοκληρώσει τη λειτουργία του και παγώνει την έξοδο στην τιμή 17 34D629B8B03EC6E55B1F7C0DDBE04046A8E8A0E546A955EBBD9E66160CE57CCE.



(Προσ. 7. TEM_DEC)

Σχόλια: Προσομοιώνοντας την λειτουργία του αποκωδικοποιητή βλέπουμε τις ανάλογες κυματομορφές στην εικόνα 7. Τα διανύσματα είσοδου είναι ίδια με αυτά του κωδικοποιητή εκτός από την έισοδο C που είναι η έξοδος C που παράχθηκε κατα την εκτέλεση του κωδικοποιητή για την default είσοδο. Παρατηρούμε πως η έξοδος δεν ταυτίζεται με την έισοδο οπότε μπορούμε να υποθέσουμε οτι έχει γίνει κάποιο λάθος στο σχεδιασμό.

Παρουσιάζονται οι τιμές Μ, C, Μ'

M: 26B454A485AD7114C317A5B6FAAA85CC55C049FF4B633433F65DD41CE0708F32

C: 34D629B8B03EC6E55B1F7C0DDBE04046A8E8A0E546A955EBBD9E66160CE57CCE

M': 59D5001420C45F28BD3040B85CBDFB97669F4F6206742F3902D9711023258C2E

Επίλογος και Επιπλέον Σχόλια

Κατά την συγγραφή της εργασίας έγιναν διάφορες αλλαγές και διορθώσεις στην υλοποίηση του κάθε βασικού κυκλώματος τόσο κατά τη συγγραφή κώδικα VHDL όσο και κατα την σύνθεση της αναφοράς όπου πολλά λάθη βγήκαν στην επιφάνεια.

Σημειώνεται πως στην παρούσα (δεύτερη) έκδοση της αναφοράς ελέχτηκε και διορθώθηκε η συνάρτηση P στην οποία είχα παραβλέψει πολύ σημαντικα/βασικά συστήματα. Επίσης δοκιμάστηκε η

κωδικο/απόκωδικοποίηση θεωρόντας ότι $P^{-1}(P(x)) = x$ αλλά ούτε αυτό φαίνεται να βγάζει σωστό αποτέλεσμα. Υποθέτω πως το λάθος βρίσκεται στην ανίστροφη διαδικασία και πιο συγκεκριμένα στο κομμάτι του τελευταίου "μισού" γύρου.

Βλέποντας μια πιό γενική όψη του συστήματος που σχεδιάσαμε φαίνεται πως (πέρα απο διορθώσεις για την σωστή λειτουργία του) μπορούν να γίνουν πολλές αλλαγές. Σε αυτό το παράρτημα θα αναφέρω μερικές.

- Παύση της συνεχόμενης εσωτερικής λειτουργίας εφόσων τα εξαρτήματα P και Mans_Multiplier έχουν ολοκληρώσει την βασική τους λειτουργία. (Power)
- ΤΕΜ_ΕΝC/DEC: Υλοποίηση με ένα μόνο σύστημα P. Για την παραγωγή Ciphertext ή Message χρειάζεται το L οπότε θα μπορούσαμε να χρησιμοποιήσουμε το συστημα P που παράγει το L και για την παραγωγή των C/M εφόσων το συνολικό σύστημα τρέχει σειριακά χωρίς επιπλέον χρονικό κόστος. Σημειώνεται οτι θα χρειαστεί ειδικό κύκλωμα που θα αλλάζει τη λειτουργία του P σε P⁻¹ (Υλικό/Χώρος)
- Κάθε κύκλωμα freeze_signal χρησιμοποιεί το δικό του μετρητή. Θα μπορούσαμε να υλοποιήσουμε το σύστημα TEM_ENC/DEC με ένα μόνο μετρητή που να κάνει reset κάθε φορά που κάποιο εξάρτημα ολοκληρώνει τη λειτουργία του.(Υλικό/Χώρος)

Προβλεπόμενα προβλήματα

- Πολλά από τα ολοκληρωμένα πρώτου επιπέδου έχουν σχεδιαστεί με behavioral τεχνική και ίσως αποδειχθούν πολύ πιο περίπλοκα στην πραγματική τους σχεδίαση
- Πολλά από τα ολοκληρωμένα κατώτερων επιπέδων έχουν σχεδιαστεί με structural τεχνικές με μόνο κρητήριο να αναγνωρίζονται οι έξοδοι τους κατά το simulation. Υποθέτω πως κάτι τέτοιο θα έχει επιπτώσεις στη σύνθεση, πόσο μάλλον για FPGA.
- Σε αυτή την εργασία έχουμε σχεδιάσει ορισμένα ασύγχρονα κυκλώματα τα οποία έχουν κάποιο throughput που δεν έχουμε υπολογίσει αλλά αντίθετα συνεχίσαμε το σχεδιασμό με την παραδωχή οτι το throughput είναι Ons.

Σύνθεση VIVADO

Πραγματοποιήθηκε επιτυχής σύνθεση του κυκλώματος TEM_ENC στο Vivado σε device

"xc7k70tfbv676-1 (active)"

Βλέπουμε στο σχηματικό πως το κύκλωμα του TEM_ENC περιέχει ένα P_Process_16_rounds και ένα Mans_Multiplier, να υποθέσουμε πως το εργαλείο βελτιστοποίησε την αρχιτεκτονική μας με λιγότερο υλικό όπως προαναφέρθηκε.(?)

Η επαφή με το πρόγραμμα Vivado είναι ακόμη πολύ επιφανειακή και λόγω αυτού δεν θα επιχειρήσω να συμπεριλάβω επεξήγηση. Το schematic που έχει προκύψει παρουσιάζεται σε μορφή pdf καθώς είναι πολύ λεπτομερές για να τυπωθεί σε χαρτί Α4.

Κώδικες VHDL:

Επίπεδο 1

Οι περισσότεροι από τους κώδικες πρώτου επιπέδου αντιγράφτηκαν από το διαδίκτυο είτε ως ήταν είτε υποστήκαν αλλαγές για να ικανοποιήσουν τις απαιτήσεις μας.

Comparator

```
library IEEE:
use IEEE.STD_LOGIC_1164.ALL;
-- fpga4student.com FPGA projects, Verilog projects, VHDL projects
entity comparator is
port (
      clock: in std_logic;
      A,B: in std_logic_vector(7 downto 0);
      IAB: in std_logic; -- Expansion input ( Active low)
      Output: out std_logic -- Output = 0 when A = B
end comparator;
architecture Behavioral of comparator is
signal AB: std_logic_vector(7 downto 0); -- temporary variables
signal Result: std_logic;
begin
 AB(0) <= (not A(0)) xnor (not B(0));
          -- combinational circuit
 AB(1) \leftarrow (not A(1)) \times (not B(1));
 AB(2) \leftarrow (not A(2)) \times (not B(2));
 AB(3) \leftarrow (not A(3)) \times (not B(3));
 AB(4) \le (not A(4)) \times (not B(4));
 AB(5) \leftarrow (not A(5)) \times (not B(5));
 AB(6) <= (not A(6)) xnor (not B(6));
 AB(7) <= (not A(7)) xnor (not B(7));
 process(clock)
 if(rising_edge(clock))then
   if(AB = x"FF" and IAB = '0') then
-- check whether A = B and IAB =0 or not
            Result <= '0';
    else
     Result <= '1';
    end if;
 end if;
 end process;
 Output <= Result;
end Behavioral;
Full Adder
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity full_adder_1 is
Port ( A : in STD_LOGIC;
 B : in STD_LOGIC;
 Cin : in STD_LOGIC;
 S : out STD_LOGIC;
 Cout : out STD_LOGIC);
end full_adder_1;
architecture behaviour of full_adder_1 is
 S <= A XOR B XOR Cin ;
 Cout <= (A AND B) OR (Cin AND A) OR (Cin AND B);
end behaviour;
Multiplexer 2 to 1
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
ENTITY mul_2to1 IS
port(I0,I1,S:IN std_logic;Y:OUT std_logic);
end mul_2to1;
architecture arch_mul of mul_2to1 is
    Y<=((not S) and I0) or (S and I1);
  end arch_mul;
```

```
D Latch
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity d_latch_top is
   Port ( D : in STD_LOGIC;
EN : in STD_LOGIC;
           Q : out STD_LOGIC);
end d_latch_top;
architecture Behavioral of d_latch_top is
   signal DATA : STD_LOGIC;
    DATA <= D when (EN = '1') else DATA;
    Q <= DATA;
end Behavioral;
SR Latch
library IEEE:
use IEEE.STD_LOGIC_1164.ALL;
entity S_R_latch_top is
   Port ( S : in STD_LOGIC;
R : in STD_LOGIC;
           Q : inout STD_LOGIC); -- changed out to inout
end S_R_latch_top;
architecture Behavioral of S_R_latch_top is
signal notQ : STD_LOGIC;
begin
    <= R nor not0;
notQ <= S nor Q;
end Behavioral;
D flip-flop
library ieee;
use ieee.std_logic_1164.all;
entity dff is
port (
                    d, clk, rst: in std_logic;
                    q: out std_logic );
end dff;
architecture behavior of dff is
begin
          process(rst, clk)
          begin
                     if (rst='1') then
                     else if
                     (clk'event AND clk = '1') then
                     q<=d;
                    end if;
                    end if;
          end process;
end behavior;
Counter
 library IEEE;
            use ieee.std_logic_1164.all;
            use ieee.std_logic_unsigned.all;
            entity counter is
             port(Clock, CLR : in std_logic;
             Q : out std_logic_vector(3 downto 0));
             end counter;
architecture archi of counter is
             signal tmp: std_logic_vector(3 downto 0);
             begin
             process (Clock, CLR)
             begin
                   if (CLR='1') then
                           tmp(3 downto 0) <= (3 downto 0 => '0');
                    elsif (Clock'event and Clock='1') then
    tmp <= tmp + '1';</pre>
                    end if;
             end process;
                   Q <= tmp;--conv_std_logic_vector( --std_logic_vector(to_unsigned(tmp, tmp'length));</pre>
```

```
Reverse Counter
 library IEEE;
           use ieee.std_logic_1164.all;
           use ieee.std_logic_unsigned.all;
           entity reverse_counter is
            port(Clock, CLR : in std_logic;
            Q : out std_logic_vector(3 downto 0));
            end reverse_counter;
            architecture archi of reverse_counter is
            signal tmp: std_logic_vector(3 downto 0);
            begin
            process (Clock, CLR)
            begin
                  if (CLR='1') then
                         tmp(3 downto 1) <= (3 downto 1 => '1');
                                                            tmp(0) <= '1';
                  elsif (Clock'event and Clock='1') then
                        tmp <= tmp - '1';
                  end if;
            end process;
                 Q <= tmp;
            end archi:
Substitute Nibbles
        library IEEE;
use IEEE.std_logic_1164.all;
entity SubNibbler is
port(
         clk: in std_logic;
         rst: in std_logic;
         bytein: in std_logic_vector(3 downto 0);
         byteout: out std_logic_vector(3 downto 0)
end SubNibbler;
architecture rtl of SubNibbler
signal A3 : std_logic;
signal A2 : std_logic;
signal A1 : std_logic;
```

signal A3 : std_logic;
signal A2 : std_logic;
signal A1 : std_logic;
signal A0 : std_logic;
signal A3 : std_logic;
signal A3 : std_logic;
signal A2 : std_logic;
signal A4 : std_logic;
signal A0 : std_logic;
signal A0 : std_logic;
begin

A3 <= bytein(3);
A2 <= bytein(2);
A1 <= bytein(1);
A0 <= bytein(0);
A3n <= "not"(bytein(3));
A2n <= "not"(bytein(2));
A1n <= "not"(bytein(1));
A0n <= "not"(bytein(0));</pre>

byteout(3) <= (A3n and A2 and A0) or (A3n and A2 and A1) or (A3 and A1n and A0) or (A3 and A1 and A0n) or (A3n and A2n and A1n and A0n);
byteout(2) <= (A3n and A1 and A0n) or (A2n and A1 and A0n) or (A2 and A1 and A0) or (A3 and A2n and A1n) or (A3 and A1n and A0n);
byteout(1) <= (A3n and A2n and A1n) or (A2 and A1n and A0n) or (A2 and A1 and A0) or (A3 and A1 and A0n);
byteout(0) <= (A3n and A2n and A2n and A1n) or (A3 and A2n and A1n) or (A3 and A2n and A2n and A0n);

Shuffle Rows SR1, SR1⁻¹, SR2, SR2⁻¹

(4 ξεχωριστά αρχεία παρουσιάζονται με την σειρά)

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entity ShuffleRows1 is
port(
          INPUT NIBS: in std logic vector (31 downto 0);
          OUTPUT_NIBS: out std_logic_vector (31 downto 0)
end ShuffleRows1;
architecture SR1 of ShuffleRows1 is
begin
          OUTPUT NIBS(31 downto 28) <= INPUT NIBS(4*5+3 downto 4*5):
          OUTPUT_NIBS(27 downto 24) <= INPUT_NIBS(4* 4 +3 downto 4* 4);
                                                                                                --6
                                                                                                                     4
          OUTPUT_NIBS(23 downto 20) <= INPUT_NIBS(4* 3 +3 downto 4* 3);
                                                                                                --5
                                                                                                                     3
          OUTPUT_NIBS(19 downto 16) <= INPUT_NIBS(4* 2 +3 downto 4* 2);
          OUTPUT_NIBS(15 downto 12) <= INPUT_NIBS(4* 0 +3 downto 4* 0);
          OUTPUT_NIBS(11 downto 8) <= INPUT_NIBS(4* 1 +3 downto 4* 1);
          OUTPUT_NIBS(7 downto 4) <= INPUT_NIBS(4* 7 +3 downto 4* 7);
          OUTPUT_NIBS(3 downto 0) <= INPUT_NIBS(4* 6 +3 downto 4* 6);
end SR1:
LIBRARY IEEE:
USE IEEE.STD_LOGIC_1164.ALL;
entity ShuffleRows1_reverse is
           INPUT_NIBS: in std_logic_vector (31 downto 0);
          OUTPUT_NIBS: out std_logic_vector (31 downto 0)
end ShuffleRows1 reverse;
architecture SR1 of ShuffleRows1_reverse is
begin
          OUTPUT_NIBS(31 downto 28) <= INPUT_NIBS(4*1+3 downto 4*1);
          OUTPUT_NIBS(27 downto 24) <= INPUT_NIBS(4* 0 +3 downto 4* 0);
                                                                                                                     0
          OUTPUT_NIBS(23 downto 20) <= INPUT_NIBS(4* 7 +3 downto 4* 7);
          OUTPUT_NIBS(19 downto 16) <= INPUT_NIBS(4* 6 +3 downto 4* 6);
          OUTPUT_NIBS(15 downto 12) <= INPUT_NIBS(4* 5 +3 downto 4* 5);
          OUTPUT_NIBS(11 downto 8) <= INPUT_NIBS(4* 4 +3 downto 4* 4);
                                                                                                                     4
          OUTPUT_NIBS(7 downto 4) <= INPUT_NIBS(4* 2 +3 downto 4* 2);
OUTPUT_NIBS(3 downto 0) <= INPUT_NIBS(4* 3 +3 downto 4* 3);
end SR1:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entity ShuffleRows2 is
          INPUT_NIBS: in std_logic_vector (31 downto 0);
          OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          );
end ShuffleRows2;
architecture SR1 of ShuffleRows2 is
begin
           OUTPUT_NIBS(31 downto 28) <= INPUT_NIBS(4*3+3 downto 4*3);
          OUTPUT_NIBS(27 downto 24) <= INPUT_NIBS(4* 2 +3 downto 4* 2);
          OUTPUT_NIBS(23 downto 20) <= INPUT_NIBS(4* 6 +3 downto 4* 6);
          OUTPUT_NIBS(19 downto 16) <= INPUT_NIBS(4* 7 +3 downto 4* 7);
          OUTPUT_NIBS(15 downto 12) <= INPUT_NIBS(4* 1 +3 downto 4* 1);
                                                                                                                    1
          OUTPUT_NIBS(11 downto 8) <= INPUT_NIBS(4* 0 +3 downto 4* 0);
                                                                                                                     0
          OUTPUT_NIBS(7 downto 4) <= INPUT_NIBS(4* 5 +3 downto 4* 5);
OUTPUT_NIBS(3 downto 0) <= INPUT_NIBS(4* 4 +3 downto 4* 4);
                                                                                                                     5
end SR1:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entity ShuffleRows2_reverse is
          INPUT_NIBS: in std_logic_vector (31 downto 0);
          OUTPUT_NIBS: out std_logic_vector (31 downto 0)
end ShuffleRows2_reverse;
architecture SR1 of ShuffleRows2_reverse is
begin
```

```
OUTPUT_NIBS(31 downto 28) <= INPUT_NIBS(4*4+3 downto 4*4); --7 4

OUTPUT_NIBS(27 downto 24) <= INPUT_NIBS(4*5 + 3 downto 4*5); --6 5

OUTPUT_NIBS(23 downto 20) <= INPUT_NIBS(4*1 + 3 downto 4*1); --5 1

OUTPUT_NIBS(19 downto 16) <= INPUT_NIBS(4*0 + 3 downto 4*0); --4 0

OUTPUT_NIBS(15 downto 12) <= INPUT_NIBS(4*7 + 3 downto 4*7); --3 7

OUTPUT_NIBS(11 downto 8) <= INPUT_NIBS(4*6 + 3 downto 4*6); --2 6

OUTPUT_NIBS(7 downto 4) <= INPUT_NIBS(4*3 + 3 downto 4*3); --1 3

OUTPUT_NIBS(3 downto 0) <= INPUT_NIBS(4*2 + 3 downto 4*2); --0 2

end SR1;
```

Mix Columns

```
----COLUMN MIXER-
---- BE CAREFUL ON INPUT
---- WE HAVE TO INPUT NIBS BY COLUMNS
---- SO IF bits = 128, COLUMNS = 8, ROWS = 4
---- i = row ind, i = col ind
---- FOR THE FIRST COLUMN WE INPUT 4*(i+1)*(j+1)-1 downto 4*(i+1)*(j+1)-4
USE IEEE.STD_LOGIC_1164.ALL;
--USE WORK.MINALPHER_PKG.ALL;
entity MixColumns is
port(
          INPUT_NIBS: in std_logic_vector (15 downto 0);
          OUTPUT_NIBS: out std_logic_vector (15 downto 0)
end MixColumns;
architecture behaviour of MixColumns is
begin
          OUTPUT_NIBS(15 downto 12) <= INPUT_NIBS(15 downto 12) xor INPUT_NIBS(3 downto 0) xor INPUT_NIBS(11 downto 8);
          OUTPUT_NIBS(11 downto 8) <= INPUT_NIBS(11 downto 8) xor INPUT_NIBS(15 downto 12) xor INPUT_NIBS(7 downto 4);
          OUTPUT_NIBS(7 downto 4) <= INPUT_NIBS(7 downto 4) xor INPUT_NIBS(11 downto 8) xor INPUT_NIBS(3 downto 0);
          --1
          OUTPUT_NIBS(3 downto 0) <= INPUT_NIBS(3 downto 0) xor INPUT_NIBS(7 downto 4) xor INPUT_NIBS(15 downto 12);
          --0
end behaviour;
```

x_Multiplier

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entity x_{mul} is
           rst : in std_logic;
          INPUT: in std_logic_vector (7 downto 0);
          output: out std_logic_vector (7 downto 0)
          );
end x mul;
architecture behvr of x_mul is
signal mul_tmp1 : std_logic_vector(7 downto 0);
begin
          mul_tmp1(7) <= INPUT(6) xor INPUT(7); --mul x</pre>
          mul_tmp1(6) <= INPUT(5);</pre>
          mul_tmp1(5) <= INPUT(4) xor INPUT(7);</pre>
          mul_tmp1(4) <= INPUT(3);</pre>
          mul_tmp1(3) <= INPUT(2);</pre>
          mul_tmp1(2) <= INPUT(1);
          mul_tmp1(1) <= INPUT(0) xor INPUT(7);</pre>
          mul_tmp1(0) <= INPUT(7);</pre>
--To avoid clock complexity
--throughout the higher lvl
--design we will generate this
--asyncronically
```

Επίπεδο 2

(Στο επίπεδο αυτό έχουμε συμπεριλάβει συστήματα υψηλότερου επιπέδου 2_2 για λόγους ευκολίας)

Limit Counter

```
--The limit counter outputs the clock adder
--and a bit that freezes to 0 when the adder
--reaches the limit
library IEEE;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity limit_counter is
          port(
                    Clock, CLR : in std_logic;
Limit: in std_logic_vector(7 downto 0);
                    Q : out std_logic_vector(5 downto 0);
                    Maxd : out std_logic
 end limit_counter;
 architecture archi of limit_counter is
          COMPONENT S_R_latch_top Port
                    S: in
                             STD_LOGIC;
                             STD_LOGIC;
                    R : in
        Q : inout STD_LOGIC); -- changed out to inout
          end COMPONENT S_R_latch_top;
           COMPONENT clk_addr port
                              Clock, CLR : in std_logic;
                              Q : out std_logic_vector(5 downto 0)
           end COMPONENT clk addr;
           COMPONENT comparator is
                   port (
                                clock: in std_logic;
                                -- clock for synchronization
                                A: in std_logic_vector(7 downto 0);
                                B: in std_logic_vector(7 downto 0);
                                -- Two inputs
                                IAB: in std_logic; -- Expansion input ( Active low)
                                Output: out std_logic -- Output = 0 when A = B
                    end COMPONENT comparator;
signal out_wire_cnt : std_logic_vector(5 downto 0);
signal out_wire_cmp : std_logic;
signal cnt_8_extens : std_logic_vector(7 downto 0);
signal out_max
                              : std_logic;
           CA00: clk_addr port map(
                                        => clock,
=> clr,
                              clock
                              clr
                                                  => out_wire_cnt
                              Ω
                              );
                              cnt 8 extens(7) <= '0';</pre>
                              cnt_8_extens(6) <= '0';
                              cnt_8_extens(5 downto 0) <= out_wire_cnt;</pre>
          CM00: comparator port map(
                              clock
                                        => clock,
                              A
B
                                                  => cnt_8_extens,
                                                  => Limit,
                              IAB
                                                  => '0',
                              Output => out_wire_cmp
                              );
          L00: S_R_latch_top port map(
                    S => clr,
                    R => "not"(out_wire_cmp),
        Q => out_max -- changed out to inout
          process(clr, out_wire_cnt)
                    if(clr = '1') then
                             Q <= (5 downto 0 => '0');
                              Q <= out_wire_cnt;
                    end if;
          end process;
          Maxd <= out_max;</pre>
 end archi;
```

P Procedure

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entity P_Procedure is
port(
          r: in std_logic_vector(3 downto 0);
          INPUT_BITS: in std_logic_vector (255 downto 0);
          OUTPUT_BITS: out std_logic_vector (255 downto 0)
end P_Procedure;
architecture structural of P_Procedure is
          signal ASN : std_logic_vector(127 downto 0);
          signal BSN : std_logic_vector(127 downto 0);
          signal ASR : std_logic_vector(127 downto 0);
          signal BSR : std_logic_vector(127 downto 0);
          signal ASM : std_logic_vector(127 downto 0);
          signal BSM : std_logic_vector(127 downto 0);
          signal AXM : std_logic_vector(127 downto 0);
          signal BXM : std_logic_vector(127 downto 0);
          signal AMC : std_logic_vector(127 downto 0);
          signal BMC : std_logic_vector(127 downto 0);
          signal RCO : std_logic_vector(127 downto 0);
          COMPONENT subNibbler PORT(
                                                  bytein: in std_logic_vector(3 downto 0);
                                                  byteout: out std_logic_vector(3 downto 0)
          END COMPONENT subNibbler:
          -----4 different shuffle rows my god------
         COMPONENT ShuffleRows1 PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
                                        );
          END COMPONENT ShuffleRows1;
          COMPONENT ShuffleRows2 PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows2;
          COMPONENT ShuffleRows1_reverse PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows1_reverse;
          COMPONENT ShuffleRows2_reverse PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
                                        );
         END COMPONENT ShuffleRows2_reverse;
          COMPONENT MixColumns PORT(
                                                  INPUT_NIBS: in std_logic_vector (15 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (15 downto 0)
          END COMPONENT MixColumns:
          COMPONENT RoundConstant PORT(
                                                  r: in std logic vector (3 downto 0);
                                                  OUTPUT_NIBBS: out std_logic_vector(127 downto 0)
          END COMPONENT RoundConstant;
begin
---SUBSTITUTE NIBBLES
          G1 : FOR n IN 31 DOWNTO 0 GENERATE
          SN00:subNibbler
                     PORT MAP(
                                        --clk => clock,
                                        --rst => reset,
                                        bytein(3) => INPUT_BITS(n*4+3),
```

```
bytein(2) => INPUT_BITS(n*4+2),
                                            bytein(1) => INPUT_BITS(n*4+1),
                                            bytein(0) => INPUT_BITS(n*4),
                                            byteout(3) => BSN(n*4+3),
                                            byteout(2) => BSN(n*4+2),
                                            byteout(1) => BSN(n*4+1),
byteout(0) => BSN(n*4)
                      );
END GENERATE G1;
           G2 : FOR n IN 63 DOWNTO 32 GENERATE
          SN01:subNibbler
                       PORT MAP(
                                            bytein(3) => INPUT_BITS(n*4+3),
                                            bytein(2) => INPUT_BITS(n*4+2),
                                            bytein(1) => INPUT_BITS(n*4+1),
                                            bytein(0) => INPUT_BITS(n*4),
                                            byteout(3) => ASN((n-32)*4+3),
byteout(2) => ASN((n-32)*4+2),
byteout(1) => ASN((n-32)*4+1),
                                            byteout(0) => ASN((n-32)*4)
                      END GENERATE G2;
--SHUFFLE ROWS
          --SHUFFLE A MATRIX'S ROWS
                                SRA3:ShuffleRows2_reverse
                       PORT MAP(
                                            INPUT_NIBS => ASN(32*3+31 downto 32*3),
                                            OUTPUT_NIBS => ASR(32*3+31 downto 32*3)
                                 );
                      SRA2:ShuffleRows1_reverse
                       PORT MAP(
                                            INPUT_NIBS => ASN(32*2+31 downto 32*2),
                                            OUTPUT_NIBS => ASR(32*2+31 downto 32*2)
                                );
                      SRA1:ShuffleRows2
                      PORT MAP(
                                            INPUT_NIBS => ASN(32*1+31 \text{ downto } 32*1),
                                            OUTPUT_NIBS => ASR(32*1+31 downto 32*1)
                                );
                      SRA0:ShuffleRows1
                       PORT MAP(
                                            INPUT NIBS => ASN(32*0+31 \text{ downto } 32*0),
                                            OUTPUT_NIBS => ASR(32*0+31 downto 32*0)
                                );
           --SHUFFLE B MATRIX'S ROWS
                      SRB3:ShuffleRows2
                      PORT MAP(
                                            INPUT_NIBS => BSN(32*3+31 \text{ downto } 32*3),
                                            OUTPUT_NIBS => BSR(32*3+31 downto 32*3)
                                );
                      SRB2:ShuffleRows1
                       PORT MAP(
                                            INPUT_NIBS \Rightarrow BSN(32*2+31 \text{ downto } 32*2),
                                            OUTPUT_NIBS => BSR(32*2+31 downto 32*2)
                                );
                      SRB1:ShuffleRows2_reverse
                       PORT MAP(
                                            INPUT_NIBS => BSN(32*1+31 \text{ downto } 32*1),
                                            OUTPUT_NIBS => BSR(32*1+31 downto 32*1)
                                );
                      SRB0:ShuffleRows1_reverse
                       PORT MAP(
                                            INPUT_NIBS => BSN(32*0+31 \text{ downto } 32*0),
                                            OUTPUT_NIBS => BSR(32*0+31 downto 32*0)
                                 );
```

```
--SWAP MATRICES
           BSM <= ASR;
           ASM <= BSR;
--XOR MATRICES
           AXM <= ASM;
           BXM <= ASM xor BSM;
--MIX COLUMNS
--INDEX FORMULA IS 32 Col_i + 4 Row_i + 3 | 0
           G5 : FOR n IN 7 DOWNTO 0 GENERATE
           MC00:MixColumns
PORT MAP(
                                                \label{eq:input_nibs} \mbox{INPUT\_NIBS(15 downto 12) => } \mbox{AXM(32*3+4*n+3 downto 32*3+4*n)} \,,
                                                INPUT_NIBS(11 downto 8) => AXM(32*3+4*n+3 downto 32*3+4*n),
INPUT_NIBS(7 downto 4) => AXM(32*1+4*n+3 downto 32*1+4*n),
                                                INPUT_NIBS(3 downto 0) => AXM(32*0+4*n+3 downto 32*0+4*n),
                                                OUTPUT NIBS => AMC(16*n+15 downto 16*n)
                        END GENERATE G5;
           G6 : FOR n IN 7 DOWNTO 0 GENERATE
           MC01:MixColumns
                        PORT MAP(
                                                \label{eq:input_nibs} \mbox{INPUT\_NIBS(15 downto 12) => BXM(32*3+4*n+3 downto 32*3+4*n),}
                                                INPUT_NIBS(11 downto 8) => BXM(32*2+4*n+3 downto 32*2+4*n), INPUT_NIBS(7 downto 4) => BXM(32*1+4*n+3 downto 32*1+4*n),
                                                INPUT_NIBS(3 downto 0) => BXM(32*0+4*n+3 downto 32*0+4*n),
                                                OUTPUT_NIBS => BMC(16*n+15 downto 16*n)
                       END GENERATE G6;
--ROUND FUNCTION
           {\tt RC:} {\tt RoundConstant}
                      PORT MAP(
                                                r => r,
                                               OUTPUT_NIBBS => RCO
                                   );
--END ROUND / OUPTUTS
           OUTPUT_BITS(255 downto 128) <= AMC;
           OUTPUT_BITS(127 downto 0) <= RCO xor BMC;
          end structural;
```

P Back Proc

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entity P_Back_Proc is
port(
          r: in std_logic_vector(3 downto 0);
          INPUT_BITS: in std_logic_vector (255 downto 0);
          OUTPUT_BITS: out std_logic_vector (255 downto 0)
end P_Back_Proc;
architecture synthesis of P_Back_Proc is
          signal ASN : std_logic_vector(127 downto 0);
          signal BSN : std_logic_vector(127 downto 0);
          signal ASR : std_logic_vector(127 downto 0);
          signal BSR : std_logic_vector(127 downto 0);
          signal ASM : std_logic_vector(127 downto 0);
          signal BSM : std_logic_vector(127 downto 0);
          signal AXM : std_logic_vector(127 downto 0);
          signal BXM : std_logic_vector(127 downto 0);
          signal AMC : std_logic_vector(127 downto 0);
          signal BMC : std_logic_vector(127 downto 0);
          --signal ONB : nibble_matrix;
          signal RCO_TMP : std_logic_vector(127 downto 0);
          signal RCO : std_logic_vector(127 downto 0);
          signal RAXM : std_logic_vector(127 downto 0);
          signal RBXM : std_logic_vector(127 downto 0);
          signal RAMC : std_logic_vector(127 downto 0);
          signal RBMC : std_logic_vector(127 downto 0);
          signal BEX : std_logic_vector(127 downto 0);
          \verb|signal AOS : std_logic_vector(127 downto 0);|\\
          signal BOS : std_logic_vector(127 downto 0);
          COMPONENT subNibbler PORT(
                                                  bytein: in std_logic_vector(3 downto 0);
                                                  byteout: out std_logic_vector(3 downto 0)
         END COMPONENT subNibbler:
  -----4 different shuffle rows my god------
         COMPONENT ShuffleRows1 PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
                                        );
          END COMPONENT ShuffleRows1;
          COMPONENT ShuffleRows2 PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
                                        );
          END COMPONENT ShuffleRows2;
          COMPONENT ShuffleRows1_reverse PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows1_reverse;
          COMPONENT ShuffleRows2 reverse PORT(
                                                  INPUT NIBS: in std logic vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows2_reverse;
          COMPONENT MixColumns PORT(
                                                  INPUT_NIBS: in std_logic_vector (15 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (15 downto 0)
                                       );
          END COMPONENT MixColumns;
```

```
COMPONENT RoundConstant PORT(
                                                          r: in std_logic_vector (3 downto 0);
OUTPUT_NIBBS: out std_logic_vector (127 downto 0)
                                              );
           END COMPONENT RoundConstant;
---SUBSTITUTE NIBBLES
           G1 : FOR n IN 31 DOWNTO 0 GENERATE
           SN00:subNibbler
                        PORT MAP(
                                              --clk => clock.
                                              --rst => reset,
                                              bytein(3) => INPUT_BITS(n*4+3),
                                              bytein(2) => INPUT_BITS(n*4+2),
                                              bytein(1) => INPUT_BITS(n*4+1),
                                              bytein(0) => INPUT_BITS(n*4),
                                              byteout(3) => BSN(n*4+3),
byteout(2) => BSN(n*4+2),
byteout(1) => BSN(n*4+1),
byteout(0) => BSN(n*4)
                                  );
                       END GENERATE G1;
           G2 : FOR n IN 63 DOWNTO 32 GENERATE
           SN01:subNibbler
                        PORT MAP(
                                              --clk => clock,
                                              --rst => reset,
bytein(3) => INPUT_BITS(n*4+3),
bytein(2) => INPUT_BITS(n*4+2),
                                              bytein(2) => IM 01_BITS(n*4+1),
bytein(0) => INPUT_BITS(n*4+1),
                                              byteout(3) => ASN((n-32)*4+3),
                                              byteout(2) => ASN((n-32)*4+2),
                                              byteout(1) => ASN((n-32)*4+1),
                                              byteout(0) \Rightarrow ASN((n-32)*4)
                      );
END GENERATE G2;
--SHUFFLE ROWS
           --SHUFFLE A MATRIX'S ROWS
                                  SRA3:ShuffleRows2_reverse
                        PORT MAP(
                                              INPUT_NIBS => ASN(32*3+31 \text{ downto } 32*3),
                                              OUTPUT_NIBS => ASR(32*3+31 downto 32*3)
                                  );
                       SRA2:ShuffleRows1_reverse
                        PORT MAP(
                                              INPUT_NIBS => ASN(32*2+31 \text{ downto } 32*2),
                                              OUTPUT_NIBS => ASR(32*2+31 downto 32*2)
                                  );
                       SRA1:ShuffleRows2
                        PORT MAP(
                                              INPUT_NIBS => ASN(32*1+31 downto 32*1),
                                              OUTPUT_NIBS => ASR(32*1+31 downto 32*1)
                                  );
                       SRA0:ShuffleRows1
                        PORT MAP(
                                              INPUT_NIBS => ASN(32*0+31 downto 32*0),
                                              OUTPUT_NIBS => ASR(32*0+31 downto 32*0)
           --SHUFFLE B MATRIX'S ROWS
                       SRB3:ShuffleRows2
                        PORT MAP(
                                              INPUT_NIBS => BSN(32*3+31 \text{ downto } 32*3),
                                              OUTPUT_NIBS => BSR(32*3+31 downto 32*3)
                                  );
                       SRB2:ShuffleRows1
```

```
PORT MAP(
                                         INPUT_NIBS => BSN(32*2+31 downto 32*2),
                                         OUTPUT NIBS => BSR(32*2+31 downto 32*2)
                              ):
                    SRB1:ShuffleRows2_reverse
                     PORT MAP(
                                         INPUT_NIBS => BSN(32*1+31 \text{ downto } 32*1),
                                         OUTPUT_NIBS => BSR(32*1+31 downto 32*1)
                              );
                    SRB0:ShuffleRows1_reverse
                     PORT MAP(
                                         INPUT_NIBS => BSN(32*0+31 \text{ downto } 32*0),
                                         OUTPUT_NIBS => BSR(32*0+31 downto 32*0)
                              );
--SWAP MATRICES
         BSM <= ASR:
         ASM <= BSR;
--XOR MATRICES
          AXM <= ASM;
          BXM <= ASM xor BSM;
--MIX COLUMNS
--INDEX FORMULA IS 32 Col_i + 4 Row_i + 3 \mid 0
          G5 : FOR n IN 7 DOWNTO 0 GENERATE
          MC00:MixColumns
                     PORT MAP(
                                         INPUT_NIBS(15 downto 12) => AXM(32*3+4*n+3 downto 32*3+4*n),
                                         INPUT_NIBS(11 downto 8) => AXM(32*2+4*n+3 downto 32*2+4*n),
                                         INPUT_NIBS(7 downto 4) => AXM(32*1+4*n+3 downto 32*1+4*n),
                                         \label{eq:input_nibs} \mbox{INPUT\_NIBS(3 downto 0) => } \mbox{AXM(32*0+4*n+3 downto 32*0+4*n)},
                                         OUTPUT_NIBS => AMC(16*n+15 downto 16*n)
                    END GENERATE G5;
          G6 : FOR n IN 7 DOWNTO 0 GENERATE
          MC01:MixColumns
                     PORT MAP(
                                         INPUT_NIBS(15 downto 12) => BXM(32*3+4*n+3 downto 32*3+4*n),
                                         INPUT_NIBS(11 downto 8) => BXM(32*2+4*n+3 downto 32*2+4*n),
                                         INPUT_NIBS(7 downto 4) => BXM(32*1+4*n+3 downto 32*1+4*n),
                                         INPUT_NIBS(3 downto 0) => BXM(32*0+4*n+3 downto 32*0+4*n),
                                         OUTPUT_NIBS => BMC(16*n+15 downto 16*n)
                    END GENERATE G6;
--ROUND FUNCTION
          RC:RoundConstant
                    PORT MAP(
                                         r => r,
                                         OUTPUT_NIBBS => RCO--_TMP
                               );
                                         --FIX NIBBS TO BITS
                                         --RCO_TMP <= CONV_NIBBS_TO_LOGIC(ONB);
--XOR AND MIX COLUMNS OF ROUND CONST -- THIS HAS BEEN CHANGED WITH RC xor B and then M
--In this section of the b proc we are asked to calculate the round constant
--in M E(r-i) but E is a 127 bit vector. Assuming the rest less sig bits are 0
--RAXM = RBXM therefore we will just MC the RC
        G7 : FOR n IN 7 DOWNTO 0 GENERATE
```

```
MC02:MixColumns
                       PORT MAP(
                                             INPUT_NIBS(15 downto 12) => RCO_TMP(4*4*(n+1)-1 downto 4*4*(n+1)-4),
                                             INPUT_NIBS(11 downto 8) => RCO_TMP(4*2*(n+1)-1 downto 4*2*(n+1)-4),
INPUT_NIBS(7 downto 4) => RCO_TMP(4*2*(n+1)-1 downto 4*2*(n+1)-4),
                                             INPUT_NIBS(3 downto 0) => RCO_TMP(4*(n+1)-1 downto 4*(n+1)-4),
                                             OUTPUT_NIBS => RCO(16*n+15 downto 16*n)
           END GENERATE G7;
BEX <= RCO xor BMC xor AMC;
           G7 : FOR n IN 7 DOWNTO 0 GENERATE
           MC02:MixColumns
                       PORT MAP(
                                             INPUT_NIBS(15 downto 12) => AMC(4*4*(n+1)-1 downto 4*4*(n+1)-4),
                                             INPUT_NIBS(11 downto 8) => AMC(4*3*(n+1)-1 downto 4*3*(n+1)-4),
                                             INPUT\_NIBS(7 downto 4) => AMC(4*2*(n+1)-1 downto 4*2*(n+1)-4),
                                             INPUT_NIBS(3 downto 0) => AMC(4*(n+1)-1 \text{ downto } 4*(n+1)-4),
                                             OUTPUT_NIBS => AOS(16*n+15 \text{ downto } 16*n)
                                  );
           END GENERATE G7;
           G8 : FOR n IN 7 DOWNTO 0 GENERATE
           MC02:MixColumns
                       PORT MAP(
                                             INPUT_NIBS(15 downto 12) => BEX(4*4*(n+1)-1 downto 4*4*(n+1)-4),
                                             INPUT_NIBS(11 downto 8) => BEX(4*3*(n+1)-1 downto 4*3*(n+1)-4), INPUT_NIBS(7 downto 4) => BEX(4*2*(n+1)-1 downto 4*2*(n+1)-4),
                                             INPUT_NIBS(3 downto 0) => BEX(4*(n+1)-1 downto 4*(n+1)-4),
                                             OUTPUT_NIBS => BOS(16*n+15 downto 16*n)
                                  );
           END GENERATE G8;
--END ROUND / OUPTUTS
           OUTPUT_BITS(255 downto 128) <= AOS;--AMC;
           OUTPUT_BITS(127 downto 0) <= BOS; --RCO xor BMC;
           end synthesis;
```

y_Mul

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entity y_mul is
port(
            rst : in std_logic;
INPUT: in std_logic_vector (255 downto 0);
            output: out std_logic_vector (255 downto 0)
            );
end y_mul;
architecture behvr of y_mul is
            COMPONENT x_{mul} port
                         rst : in std_logic;
                        INPUT: in std_logic_vector (7 downto 0);
output: out std_logic_vector (7 downto 0)
            end COMPONENT x_mul;
signal mul_tmp : std_logic_vector(255 downto 0);
begin
 XM00: x_mul port map(
                                     rst => rst,
INPUT => INPUT(255 downto 248),
                                     output => mul_tmp(7 downto 0)--x_out_wire
            mul_tmp(255 downto 32) <= input(247 downto 24);</pre>
            mul_tmp(31 downto 24) <= INPUT(23 downto 16) xor INPUT(255 downto 248);
mul_tmp(23 downto 16) <= INPUT(15 downto 8) xor INPUT(255 downto 248);
mul_tmp(15 downto 8) <= INPUT(7 downto 0);
                                                                                                        --byte 3
--byte 2
process(rst, mul_tmp)
            begin
                         if (rst = '1') then
                                     OUTPUT <= (255 downto 0 =>'0');
                        else
                                    OUTPUT <= mul_tmp;
                        end if;
end process;
end behvr;
```

Επίπεδο 3

Freeze Signal

```
library IEEE;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
INPUT : in std_logic_vector(255 downto 0);
                       Clock, CLR: in std_logic;
Limit: in std_logic_vector(7 downto 0);
                       OUTPUT : out std_logic_vector(255 downto 0);
                       maxd: out std_logic
                       );
end freeze_signal;
architecture structural of freeze_signal is
COMPONENT limit_counter
            port(
                       Clock, CLR : in std_logic;
                       Limit: in std_logic_vector(7 downto 0);
Q : out std_logic_vector(5 downto 0);
                       Maxd : out std_logic
                       );
end COMPONENT limit_counter;
COMPONENT d_latch_top
           Port
                      EN : in std_logic;
D : in std_logic;
Q : out std_logic
END COMPONENT d_latch_top;
signal freeze_signal : std_logic;
_____
  lcnt: limit_counter Port Map
    clock => clock,
    clr => clr,
Limit => Limit,
    Maxd => Freeze_signal
  G1:FOR n IN 255 downto 0 GENERATE
  dlat: d_latch_top PORT Map
           EN => Freeze_signal,
D => INPUT(n),
Q => OUTPUT(n)
  END GENERATE G1;
  maxd <= Freeze_signal;</pre>
 end structural;
```

y Mul Loop

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--USE WORK.MINALPHER_PKG.ALL;
entity y_mul_loop is
port(
           clk : in std_logic;
           rst : in std_logic;
           INPUT: in std_logic_vector (255 downto 0);
           output: out std_logic_vector (255 downto 0)
end y_mul_loop;
architecture behvr of y_mul_loop is
           COMPONENT dff port
                       d, clk, rst: in std_logic;
                       q: out std_logic
           end COMPONENT dff;
           COMPONENT y_mul PORT
                       rst : in std_logic;
                       --clk : in std_logic;
                       INPUT: in std_logic_vector (255 downto 0);
                       output: out std_logic_vector (255 downto 0)
           END COMPONENT y_mul;
           COMPONENT mul_2to1 port
                                  I0,I1,S:IN std_logic;Y:OUT std_logic
           end COMPONENT mul_2to1;
           signal \ y\_to\_dff : std\_logic\_vector(255 \ downto \ 0);
           signal dff_to_mux : std_logic_vector(255 downto 0);
signal mux_to_y : std_logic_vector(255 downto 0);
signal mux_select : std_logic;
begin
           GO: FOR n IN 255 downto O GENERATE
           dff0: dff PORT MAP
                       d => y_to_dff(n),
clk => clk,
rst => rst,
                       q => dff_to_mux(n)
           END GENERATE GO;
           G1: FOR n IN 255 downto 0 GENERATE
           mu00: mul_2to1 PORT MAP
                       I0 => dff_to_mux(n),
                       I1 => INPUT(n),
                       S
                                 => mux_select,
                                 => mux_to_y(n)
           END GENERATE G1;
           ym00: y_mul PORT MAP
                       --clk => clk,
                       INPUT => mux_to_y,
OUTPUT => y_to_dff
           );
           dff1 : dff PORT MAP
```

```
d => rst,
                     clk => clk,
rst => '0',
                     q => mux_select
          OUTPUT <= y_to_dff;
end behvr;
y plus 1 Mul at j
--This is an asyncronous system
--that outputs the multiplication
--of A(y+1)^j for 0<= j <= 2
--Drive 3 subsystems to a 4to1 mux
--2: Ay^2 + 2Ay + A
--1: Ay+A
--0: A
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--USE WORK.MINALPHER_PKG.ALL;
entity y_plus_1_mul_at_j is
           rst : in std_logic;
           j : in std_logic_vector(1 downto 0);
           INPUT : in std_logic_vector(255 downto 0);
          OUTPUT: out std_logic_vector(255 downto 0)
          );
end y_plus_1_mul_at_j;
architecture struct of y_plus_1_mul_at_j is
          COMPONENT mul_2to1 port
           I0,I1,S:IN std_logic;Y:OUT std_logic);
          end COMPONENT mul_2to1;
          COMPONENT y_mul PORT
                     rst : in std_logic;
                     INPUT: in std_logic_vector (255 downto 0); output: out std_logic_vector (255 downto 0)
          END COMPONENT y_mul;
           COMPONENT full_adder_1 PORT
           A : in STD_LOGIC;
           B : in STD_LOGIC;
          Cin : in STD_LOGIC;
          S : out STD_LOGIC;
          Cout : out STD_LOGIC);
          end COMPONENT full_adder_1;
          --signal outp_wire: std_logic_vector(255 downto 0);
           signal ymulA : std_logic_vector(255 downto 0);
          signal mux0_out : std_logic_vector(255 downto 0);
signal ymul_to_add : std_logic_vector(255 downto 0);
           signal ya_shift : std_logic_vector(255 downto 0);
          signal add2add_4mux0 : std_logic_vector(255 downto 0);
          signal in_mux1 : std_logic_vector(255 downto 0);
           --signal mux0_to_mux2 : std_logic_vector(255 downto 0);
           signal carry_interconnect : std_logic_vector(256 downto 0);
          signal carry_interconnect2 : std_logic_vector(256 downto 0);
          signal j_or
                                                                :std_logic;
begin
--First y*A
          YM00: y_mul port map(
                               rst
                                        => rst,
=> INPUT,
                                INPUT
                                output => ymulA
                                );
--y^2*A
```

```
YM01: y_mul port map(
          rst => rst,
INPUT => ymulA,
          output => ymul_to_add
          );
--2y*A
                    ya_shift(255 downto 1) <= ymulA(254 downto 0);</pre>
                    ya_shift(0) <= '0';
                    carry_interconnect(0) <='0';</pre>
--Add y^2*A + 2y*A
          GA1 : FOR n IN 255 downto 0 GENERATE
          FA00: full_adder_1 PORT MAP
                               A => ymul_to_add(n),
                               B => ya_shift(n),
                               Cin => carry_interconnect(n),
                               S => Add2Add_4mux0(n),
                               Cout => carry_interconnect(n+1)--clock=>clock,
          END GENERATE GA1;
          carry_interconnect2(0) <='0';</pre>
--MUX 1 : bit 0 -> j = \{2,1\}
                    GM0: FOR n IN 255 downto 0 GENERATE
          M00: mul_2to1 port map(
                    I0 => Add2Add 4mux0(n).
                    I1 => ymulA(n),
                    S => j(0),
Y => mux0_out(n)
          END GENERATE GMO;
--2nd Adder
          GA2 : FOR n IN 255 downto 0 GENERATE
          FA00: full_adder_1 PORT MAP
                               A => mux0_out(n),
                               B => INPUT(n),
                               Cin => carry_interconnect2(n),
                               S => in_mux1(n),
                               Cout => carry_interconnect2(n+1)--clock=>clock,
                               );
          END GENERATE GA2;
          --j Or
          j_{or} \le j(1) \text{ or } j(0);
          ---MUX for OR j----
GM1: FOR n IN 255 downto 0 GENERATE
          M01: mul_2to1 port map(
                    I0 => INPUT(n),
                    I1 => in_mux1(n),
                     S => j_or,
                     Y => OUTPUT(n)
                    );
          END GENERATE GM1;
end struct;
```

36 | Σελίδα

Επίπεδο 4

P Procedure 17+1 Rounds

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--USE WORK.MINALPHER_PKG.ALL;
USE IEEE.NUMERIC_STD.ALL;
--This architecture of the Complete P function
--is syncronous and consists of one P process
--running 17 loops + 1 for the last round
--It takes 1 cc for reset
--1 for initialization of the input dff
--16 cc for the P_process loop
--and outputs the result in a total of 17 cc
--after the reset
entity P_Procedure_16_Rounds is
port(
          clock: in std_logic;
          reset: in std_logic;
          INPUT_BITS: in std_logic_vector (255 downto 0);
          OUTPUT_BITS: out std_logic_vector (255 downto 0);
          finish : out std_logic
end P_Procedure_16_Rounds;
architecture structural of P_Procedure_16_Rounds is
--COMPONENTS
    COMPONENT counter
             port(Clock, CLR : in std_logic;
             Q : out std_logic_vector(3 downto 0));
    end COMPONENT counter:
          COMPONENT dff PORT
                    d, clk, rst: in std_logic;
                    q: out std_logic
          END COMPONENT dff:
          COMPONENT mul_2to1 PORT
          (
                    I0,I1,S:IN std_logic;Y:OUT std_logic
          END COMPONENT mul_2to1;
          COMPONENT SubNibbler PORT
                              bytein: in std_logic_vector(3 downto 0);
                              byteout: out std_logic_vector(3 downto 0)
          end COMPONENT SubNibbler;
            ------4 different shuffle rows my god------
          COMPONENT ShuffleRows1 PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows1;
          COMPONENT ShuffleRows2 PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows2;
          COMPONENT ShuffleRows1_reverse PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows1_reverse;
          COMPONENT ShuffleRows2_reverse PORT(
                                                  INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                  OUTPUT_NIBS: out std_logic_vector (31 downto 0)
                                        );
```

```
END COMPONENT ShuffleRows2_reverse;
         COMPONENT P_procedure PORT
                             r: in std_logic_vector(3 downto 0);
                             --clock: in std_logic;
                             --reset: in std_logic;
                             INPUT_BITS: in std_logic_vector (255 downto 0);
                             OUTPUT_BITS: out std_logic_vector (255 downto 0)
                             );
         END COMPONENT P_procedure;
  COMPONENT freeze_signal is
      INPUT : in std_logic_vector(255 downto 0);
      Clock, CLR : in std_logic;
      Limit: in std_logic_vector(7 downto 0);
      OUTPUT : out std_logic_vector(255 downto 0);
           Maxd : out std_logic
   end COMPONENT freeze_signal;
signal mux_init : std_logic;
--signal dff_in : std_logic_vector(255 downto 0);
signal dff_out : std_logic_vector(255 downto 0);
signal P_in : std_logic_vector(255 downto 0);
signal P_out : std_logic_vector(255 downto 0);
--signal init_sel : std_logic;
                 : std_logic_vector(3 downto 0);
signal round
signal lr_interconnect1 : std_logic_vector(255 downto 0);
signal lr_interconnect2 : std_logic_vector(255 downto 0);
signal lr_interconnect3 : std_logic_vector(255 downto 0);
signal out_Freeze : std_logic_vector(255 downto 0);
begin
CNT: Counter PORT MAP
                                    Clock
                             => round(3 downto 0)
G0: FOR n IN 255 DOWNTO 0 GENERATE
DFF00: dff
         PORT MAP(
                                       d => P_out(n),--dff_in(n),
                                       clk => clock,
                                       rst => reset,
                                       q => dff_out(n)
                             );
END GENERATE G0;
--Mux Initializer WITH dff rst stall
DFFST: dff
         PORT MAP(
                                       d => reset,--dff_in(n),
                                       clk => clock,
rst => '0',
                                       q => mux_init
GM: FOR n IN 255 downto 0 GENERATE
IMUX: mul_2to1
         PORT MAP(
                                       I0 => dff_out(n),
                                       I1 => INPUT_BITS(n),
                                       S => mux_init,
                                       Y => P_in(n)
END GENERATE GM:
 -----
P00:P_procedure
         PORT MAP(
                             r=> round, --round const
                             --clock=>clock,
                              --reset=>reset,
                             INPUT_BITS => P_in,
```

```
OUTPUT BITS=> P out
                      );
lr interconnect1 <= P out:</pre>
--LAST ROUND CONSTANT
G2 : FOR n IN 63 DOWNTO 0 GENERATE
SN00:SubNibbler
           PORT MAP(
                                 \label{eq:bytein} \mbox{bytein} => \mbox{lr\_interconnect1} (\mbox{n*4+3 downto n*4}) \,,
                                 byteout => lr_interconnect2(n*4+3 downto n*4)
END GENERATE G2:
--FINAL ROUND SHUFFLE ROWS
           --SHUFFLE A MATRIX'S ROWS
                                 SRA3:ShuffleRows2_reverse
                       PORT MAP(
                                            INPUT_NIBS => lr_interconnect2(32*7+31 downto 32*7),
                                            OUTPUT_NIBS => lr_interconnect3(32*7+31 downto 32*7)
                                 );
                      SRA2:ShuffleRows1_reverse
                       PORT MAP(
                                            INPUT_NIBS => lr_interconnect2(32*6+31 downto 32*6),
                                            OUTPUT_NIBS => lr_interconnect3(32*6+31 downto 32*6)
                                );
                      SRA1:ShuffleRows2
                       PORT MAP(
                                            INPUT_NIBS => lr_interconnect2(32*5+31 downto 32*5),
                                            OUTPUT_NIBS => lr_interconnect3(32*5+31 downto 32*5)
                                 );
                      SRA0:ShuffleRows1
                       PORT MAP(
                                            INPUT_NIBS => lr_interconnect2(32*4+31 downto 32*4),
                                            OUTPUT_NIBS => lr_interconnect3(32*4+31 downto 32*4)
                                 );
           --SHUFFLE B MATRIX'S ROWS
                      SRB3:ShuffleRows2
                       PORT MAP(
                                            INPUT_NIBS => lr_interconnect2(32*3+31 downto 32*3),
OUTPUT_NIBS => lr_interconnect3(32*3+31 downto 32*3)
                                 );
                      SRB2:ShuffleRows1
                       PORT MAP(
                                            INPUT_NIBS => lr_interconnect2(32*2+31 downto 32*2),
OUTPUT_NIBS => lr_interconnect3(32*2+31 downto 32*2)
                                 ):
                      SRB1:ShuffleRows2_reverse
                       PORT MAP(
                                            INPUT_NIBS => lr_interconnect2(32*1+31 downto 32*1),
                                            OUTPUT_NIBS => lr_interconnect3(32*1+31 downto 32*1)
                                 );
                      SRB0:ShuffleRows1_reverse
                                            INPUT_NIBS => lr_interconnect2(32*0+31 downto 32*0),
                                            OUTPUT_NIBS => lr_interconnect3(32*0+31 downto 32*0)
                                 );
OUT_FREEZE(255 downto 128) <= lr_interconnect3(127 downto 0);
OUT_FREEZE(127 downto 0) <= lr_interconnect3(255 downto 128);
                      frez:
                                 freeze signal
     port MAP
      INPUT => OUT_FREEZE,
      Clock => clock,
      CLR => reset,
Limit => "00010000", --counter out_bits are 4 so 16 rounds it is--"00010000", --starts counting from zero so 16-> 17
rounds
      OUTPUT => OUTPUT_BITS,
             Maxd
                     => finish
      );
END structural;
```

P Back Proc 17+1 Rounds

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--USE WORK.MINALPHER_PKG.ALL;
USE IEEE.NUMERIC_STD.ALL;
--This architecture of the Complete P function
--is syncronous and consists of one P process
--running 16 loops + 1 for the last round
--It takes 1 cc for reset
--1 for initialization of the input dff
--16 cc for the P_process loop
--and outputs the result in a total of 17 cc
--after the reset
entity P_Back_Proc_16_Rounds is
port(
          clock: in std_logic;
          reset: in std_logic;
          INPUT_BITS: in std_logic_vector (255 downto 0);
OUTPUT_BITS: out std_logic_vector (255 downto 0);
          finish : out std_logic
end P_Back_Proc_16_Rounds;
architecture structural of P_Back_Proc_16_Rounds is
--COMPONENTS
    COMPONENT reverse_counter
             port(Clock, CLR : in std_logic;
             Q : out std_logic_vector(3 downto 0));
    end COMPONENT reverse_counter;
          COMPONENT dff PORT
                    d. clk. rst: in std logic:
                    q: out std_logic
          END COMPONENT dff;
          COMPONENT mul_2to1 PORT
                    I0,I1,S:IN std_logic;Y:OUT std_logic
          END COMPONENT mul_2to1;
          COMPONENT SubNibbler PORT
                              bytein: in std logic vector(3 downto 0);
                              byteout: out std_logic_vector(3 downto 0)
          end COMPONENT SubNibbler;
           -----4 different shuffle rows my god------
          COMPONENT ShuffleRows1 PORT(
                                                   INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                   OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows1;
          COMPONENT ShuffleRows2 PORT(
                                                   INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                   OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows2;
          COMPONENT ShuffleRows1_reverse PORT(
                                                   INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                   OUTPUT_NIBS: out std_logic_vector (31 downto 0)
          END COMPONENT ShuffleRows1_reverse;
          COMPONENT ShuffleRows2 reverse PORT(
                                                   INPUT_NIBS: in std_logic_vector (31 downto 0);
                                                   OUTPUT_NIBS: out std_logic_vector (31 downto 0)
         END COMPONENT ShuffleRows2_reverse;
```

```
COMPONENT P_Back_Proc PORT
                              r: in std_logic_vector(3 downto 0);
                              --clock: in std_logic;
                               --reset: in std_logic;
                              INPUT_BITS: in std_logic_vector (255 downto 0);
                              OUTPUT_BITS: out std_logic_vector (255 downto 0)
          END COMPONENT P_Back_Proc;
  COMPONENT freeze_signal is
      INPUT : in std_logic_vector(255 downto 0);
      Clock, CLR : in std_logic;
Limit: in std_logic_vector(7 downto 0);
      OUTPUT : out std_logic_vector(255 downto 0);
            Maxd : out std_logic
      );
   end COMPONENT freeze_signal;
signal mux_init : std_logic;
--signal dff_in : std_logic_vector(255 downto 0);
signal dff_out : std_logic_vector(255 downto 0);
             : std_logic_vector(255 downto 0);
: std_logic_vector(255 downto 0);
signal P_in
signal P_out
--signal init_sel : std_logic;
                : std_logic_vector(3 downto 0);
signal round
signal lr_interconnect1 : std_logic_vector(255 downto 0);
signal lr_interconnect2 : std_logic_vector(255 downto 0);
signal lr_interconnect3 : std_logic_vector(255 downto 0);
signal out_Freeze : std_logic_vector(255 downto 0);
CNT: reverse_counter PORT MAP
                                       Clock
                              CLR
                               => round(3 downto 0)
GO: FOR n IN 255 DOWNTO 0 GENERATE
DFF00: dff
          PORT MAP(
                                         d => P_out(n),--dff_in(n),
                                         clk => clock,
                                         rst => reset,
                                         q => dff_out(n)
                              );
END GENERATE GO;
--Mux Initializer WITH dff rst stall
DFFST: dff
         PORT MAP(
                                         d => reset,--dff_in(n),
                                         clk => clock,
                                         rst => '0',
                                         q => mux_init
                              );
GM: FOR n IN 255 downto 0 GENERATE
IMUX: mul_2to1
                                         I0 => dff_out(n),
                                         I1 => INPUT_BITS(n),
                                         S => mux_init,
                                         Y => P_in(n)
                              );
END GENERATE GM;
-----
P00:P_Back_Proc
          PORT MAP(
                              r=> round, --round const
```

```
INPUT_BITS => P_in,
                                                                  OUTPUT_BITS=> P_out
                                            ):
lr_interconnect1 <= P_out;</pre>
--LAST ROUND CONSTANT
G2 : FOR n IN 63 DOWNTO 0 GENERATE
SN00:SubNibbler
                     PORT MAP (
                                                                 bytein => lr_interconnect1(n*4+3 downto n*4),
                                                                 byteout => lr_interconnect2(n*4+3 downto n*4)
END GENERATE G2;
                      --SHUFFLE A MATRIX'S ROWS
                                                                 SRA3:ShuffleRows2_reverse
                                              PORT MAP(
                                                                                       INPUT_NIBS => lr_interconnect2(32*7+31 downto 32*7),
                                                                                       OUTPUT_NIBS => lr_interconnect3(32*7+31 downto 32*7)
                                                                 );
                                            SRA2:ShuffleRows1_reverse
                                              PORT MAP(
                                                                                        INPUT_NIBS => lr_interconnect2(32*6+31 downto 32*6),
                                                                                        OUTPUT_NIBS => lr_interconnect3(32*6+31 downto 32*6)
                                                                 );
                                            SRA1:ShuffleRows2
                                              PORT MAP(
                                                                                        INPUT_NIBS => lr_interconnect2(32*5+31 downto 32*5),
                                                                                        OUTPUT_NIBS => lr_interconnect3(32*5+31 downto 32*5)
                                                                 );
                                            SRA0:ShuffleRows1
                                              PORT MAP(
                                                                                        INPUT_NIBS => lr_interconnect2(32*4+31 downto 32*4),
                                                                                       OUTPUT_NIBS => lr_interconnect3(32*4+31 downto 32*4)
                      --SHUFFLE B MATRIX'S ROWS
                                            SRB3:ShuffleRows2
                                             PORT MAP(
                                                                                       INPUT_NIBS => lr_interconnect2(32*3+31 downto 32*3),
                                                                                       OUTPUT_NIBS => lr_interconnect3(32*3+31 downto 32*3)
                                                                 );
                                            SRB2:ShuffleRows1
                                              PORT MAP(
                                                                                       INPUT_NIBS => lr_interconnect2(32*2+31 downto 32*2),
                                                                                       OUTPUT_NIBS => lr_interconnect3(32*2+31 downto 32*2)
                                                                 );
                                            SRB1:ShuffleRows2_reverse
                                              PORT MAP(
                                                                                       INPUT_NIBS => lr_interconnect2(32*1+31 downto 32*1),
                                                                                       OUTPUT_NIBS => lr_interconnect3(32*1+31 downto 32*1)
                                                                 );
                                            SRB0:ShuffleRows1_reverse
                                                                                        INPUT_NIBS => lr_interconnect2(32*0+31 downto 32*0),
                                                                                       OUTPUT_NIBS => lr_interconnect3(32*0+31 downto 32*0)
                                                                 );
OUT_FREEZE(255 downto 128) <= lr_interconnect3(127 downto 0);
OUT_FREEZE(127 downto 0) <= lr_interconnect3(255 downto 128);
                                            frez:
                                                                 freeze_signal
           port MAP
             INPUT => OUT_FREEZE,
             Clock => clock,
CLR => reset,
              \label{limit} \textit{Limit} = \texttt{"00010000"}, \; -\text{-starts counting from zero so 16-> 17 rounds BUT WE GOT 4 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 COUNT BITS SO FK IT WE GO WITH 16 CO
ROUNDS
             OUTPUT => OUTPUT BITS.
                         Maxd => finish
             );
END structural;
```

Mans Multiplier

```
--NOTES: CHECK OUTPUT TIMERS BECAUSE WE USED TO HAVE I_MAX_SYNC NOW IMAX
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
-- USE WORK.MINALPHER_PKG.ALL;
entity mans_Multiplier is
port(
          clk : in std_logic;
          rst : in std_logic;
          i: in std_logic_vector (5 downto 0); --64 values
          j: in std_logic_vector (1 downto 0);
          A: in std_logic_vector(255 downto 0);
          output: out std_logic_vector (255 downto 0);
           finish: out std_logic
           );
end mans_Multiplier;
architecture EMM of mans_Multiplier is
  COMPONENT freeze_signal is
     port(
      INPUT : in std_logic_vector(255 downto 0);
      Clock, CLR: in std_logic;
Limit: in std_logic_vector(7 downto 0);
      OUTPUT : out std_logic_vector(255 downto 0);
            Maxd : out std_logic
   end COMPONENT freeze_signal;
           COMPONENT y_plus_1_mul_at_j PORT
                     j: in std_logic_vector(1 downto 0);
                     rst : in std_logic;
INPUT: in std_logic_vector (255 downto 0);
                     output: out std_logic_vector (255 downto 0)
          END COMPONENT y_plus_1_mul_at_j;
          COMPONENT y_mul_loop PORT
                     rst : in std_logic;
                     clk : in std_logic;
                     INPUT: in std_logic_vector (255 downto 0);
                     output: out std_logic_vector (255 downto 0)
          END COMPONENT y_mul_loop;
           COMPONENT dff port
                     d, clk, rst: in std_logic;
                     q: out std_logic
          );
          end COMPONENT dff;
           --SIGNALS--
           signal i_extend : std_logic_vector(7 downto 0);
          signal i_count : std_logic_vector(5 downto 0);
signal i_max : std_logic;
signal i_max_sync : std_logic;
          signal yp1_to_y : std_logic_vector(255 downto 0);
          signal y_to_freeze : std_logic_vector(255 downto 0);
           --signal clk_2
                               : std_logic;
          --signal rst_or_max : std_logic;
BEGIN
          --Signal Inits--
          i_extend(5 downto 0)
                                        <= i;
                                                                <= '0';
           i extend(6)
                                                                <= '0';
           i_extend(7)
          -- COMPONENTS --
```

```
YP00:y_plus_1_mul_at_j PORT MAP
                            j
                                               => j,
                            Y00:y_mul_loop PORT MAP
                 (
rst
                  rst => rst,
clk => clk,
INPUT => ypl_to_y,
output => y_to_freeze
                   );
                   FR00: freeze_signal PORT MAP
                   (
INPUT => y_to_freeze,
Clock => clk,
CLR => rst,
Limit => i_extend,
OUTPUT=> OUTPUT,
                     Maxd => finish
                   --finish <= i_max_sync;
end EMM;
-----
----SIMULATION SCRIPT-----
--force -freeze sim:/mans_multiplier/clk 1 0, 0 \{50 \text{ ns}\} -r 100 --force -freeze sim:/mans_multiplier/rst 1 0
--force -freeze sim:/mans_multiplier/i 6'h05 0
--force -freeze sim:/mans_multiplier/j 6'h04 0
--This is a syncronous system
--that outputs the multiplication of

-- A * (y+1)^j*y^i in a total of i+j+1 cc

--
```

Επίπεδο 5

TEM ENC

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--USE WORK.MINALPHER_PKG.ALL;
USE IEEE.NUMERIC_STD.ALL;
entity TEM_ENC is
           --INPUTS
                      : in std_logic_vector (127 downto 0);
           flag: in std_logic_vector (23 downto 0);
                    : in std_logic_vector (103 downto 0);
: in std_logic_vector (5 downto 0);
                                                                   --NOT YET IMPLEMEMNTED
                      : in std_logic_vector (1 downto 0);
           j
                      : in std_logic_vector (255 downto 0);
           clk : in std_logic;
           rst : in std_logic;
           CIPHER: out std_logic_vector (255 downto 0)
end TEM_ENC;
architecture synthesis of {\sf TEM\_ENC} is
           COMPONENT S_R_latch_top PORT
            S : in STD_LOGIC;
R : in STD_LOGIC;
            Q : inout STD_LOGIC); -- changed out to inout
           end COMPONENT S_R_latch_top;
           COMPONENT P_procedure_16_rounds PORT
                                  clock: in std_logic;
                                  reset: in std_logic;
                                  INPUT_BITS: in std_logic_vector (255 downto 0);
                                  OUTPUT_BITS: out std_logic_vector (255 downto 0);
                                  finish: out std_logic
                                  );
           END COMPONENT P_procedure_16_rounds;
           COMPONENT mans_Multiplier port
           clk : in std_logic;
           rst : in std_logic;
           i: in std_logic_vector (5 downto 0); --64 values
j: in std_logic_vector (1 downto 0);
           A: in std_logic_vector(255 downto 0);
           output: out std_logic_vector (255 downto 0);
           finish : out std_logic
           end COMPONENT mans_Multiplier;
           signal K_extend : std_logic_vector(255 downto 0);
           signal P1_out : std_logic_vector(255 downto 0);
signal P2_out : std_logic_vector(255 downto 0);
           signal P2_in
                                : std_logic_vector(255 downto 0);
           signal L : std_logic_vector(255 downto 0);
signal Mul_out : std_logic_vector(255 downto 0);
           signal C_EN
                                             : std_logic;
           signal C_EN_midi : std_logic;
           signal CP_EN
                                            : std_logic;
           signal CP_EN_midi : std_logic;
begin
K_{extend}(255 \text{ downto } 128) \iff K;
K_extend(127 downto 104) <= flag;
K_extend(103 downto 0) <=</pre>
                              <= N;
-- The output of P1 will need 17 cc to complete
L00:P_procedure_16_rounds
```

```
PORT MAP(
                         clock=>clk,
                         reset=>rst,
INPUT_BITS => K_extend,
                         OUTPUT_BITS=> P1_out,
                         finish => C_EN_midi
                 );
                 --GENERATE L
L <= K_extend xor P1_out;
----CIPHERTEXT GENERATION-----
{\tt SR00:s\_r\_latch\_top\ PORT\ MAP}
        (
                R => "not"(C_EN_midi),
                S => rst,
                Q => C_EN
        );
M00:mans_Multiplier port MAP
        clk
               => clk,
=> C_EN,
        rst
                         => i,
                         => j,
        j
                         => L,
        output => Mul_out,
        finish => CP_EN_midi
        );
P2_in <= M xor Mul_out;
sr01:s_r_latch_top PORT MAP
                R => "not"(CP_EN_midi),
                S => rst,
                Q => CP_EN
        );
L01:P_procedure_16_rounds
        PORT MAP(
                         clock=>clk,
                         reset=>CP_EN,
INPUT_BITS => P2_in,
                         OUTPUT_BITS=> P2_out
                );
CIPHER <= Mul_out xor P2_out;</pre>
END SYNTHESIS;
                                 SIMULATION SCRIPT
--force -freeze sim:/tem_enc/K 128'h0000000100000010000000100000001 0
--force -freeze sim:/tem_enc/i 6'h03 0
--force -freeze sim:/tem_enc/j 6'h03 0
--force -freeze sim:/tem_enc/clk 1 0, 0 {50 ns} -r 100
--force -freeze sim:/tem_enc/rst 1 0
```

TEM DEC

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--USE WORK.MINALPHER_PKG.ALL;
USE IEEE.NUMERIC_STD.ALL;
entity TEM\_DEC is
port(
            --INPUTS
           K : in std_logic_vector (127 downto 0);
flag: in std_logic_vector (23 downto 0);
                   : in std_logic_vector (103 downto 0);
                       : in std_logic_vector (5 downto 0);
                                                                       --NOT YET IMPLEMEMNTED
                       : in std_logic_vector (1 downto 0);
            C.
                       : in std_logic_vector (255 downto 0);
           clk : in std_logic;
           rst : in std_logic;
            --CIPHER
           MSG: out std_logic_vector (255 downto 0)
end TEM_DEC;
architecture synthesis of \mathsf{TEM\_DEC} is
           COMPONENT S_R_latch_top PORT
            S : in STD_LOGIC;
R : in STD_LOGIC;
            Q : inout STD_LOGIC); -- changed out to inout
           end COMPONENT S_R_latch_top;
            COMPONENT P_Back_Proc_16_Rounds PORT
                                   clock: in std_logic;
                                    reset: in std_logic;
                                   INPUT_BITS: in std_logic_vector (255 downto 0);
OUTPUT_BITS: out std_logic_vector (255 downto 0);
                                    finish: out std_logic
                                   );
            END COMPONENT P_Back_Proc_16_Rounds;
            COMPONENT P_Procedure_16_Rounds PORT
                                   clock: in std_logic;
                                    reset: in std_logic;
                                   INPUT_BITS: in std_logic_vector (255 downto 0);
                                   OUTPUT_BITS: out std_logic_vector (255 downto 0); finish: out std_logic
                                   ):
           END COMPONENT P_Procedure_16_Rounds;
            COMPONENT mans_Multiplier port
           clk : in std_logic;
           rst : in std_logic;
            i: in std_logic_vector (5 downto 0); --64 values
           j: in std_logic_vector (1 downto 0);
           A: in std_logic_vector(255 downto 0);
            output: out std_logic_vector (255 downto 0);
            finish : out std_logic
            end COMPONENT mans_Multiplier;
            signal K_extend : std_logic_vector(255 downto 0);
           signal P1_out : std_logic_vector(255 downto 0);
signal P2_out : std_logic_vector(255 downto 0);
signal P2_in : std_logic_vector(255 downto 0);
signal L : std_logic_vector(255 downto 0);
signal Mul_out : std_logic_vector(255 downto 0);
            signal C_EN
            signal C_EN_midi : std_logic;
            signal CP_EN
                                              : std_logic;
           signal CP_EN_midi : std_logic;
begin
```

47 | Σελίδα

```
K_extend(255 downto 128) <= K;
K_extend(127 downto 104) <= flag;</pre>
K_extend(103 downto 0) <= N;
--The output of P1 will need 16 cc to complete
L00:P_Procedure_16_Rounds
        PORT MAP(
                          clock=>clk,
                          reset=>rst,
                          INPUT_BITS => K_extend,
                          OUTPUT_BITS=> P1_out,
                          finish => C_EN_midi
                 );
                 --GENERATE L
L <= K_extend xor P1_out;
----CIPHERTEXT GENERATION-----
{\tt SR00:s\_r\_latch\_top\ PORT\ MAP}
                 R => "not"(C_EN_midi),
                 S => rst,
                 Q => C_EN
        );
M00:mans_Multiplier port MAP
        (
clk
                => clk,
                => C_EN,
        rst
                          => i.
                          => j,
        j
        output => Mul_out,
        finish => CP_EN_midi
P2_in <= C xor Mul_out;
sr01:s_r_latch_top PORT MAP
                 R => "not"(CP_EN_midi),
                 S => rst,
                 Q => CP_EN
        );
L01:P_Back_Proc_16_Rounds
        PORT MAP(
                          clock=>clk,
                          reset=>CP_EN,
                          INPUT_BITS => P2_in,
                          OUTPUT_BITS=> P2_out
                 );
MSG <= Mul_out xor P2_out;
END SYNTHESIS;
                                  SIMULATION SCRIPT
--force -freeze sim:/tem_enc/K 128'h0000000100000010000000100000001 0
--force -freeze sim:/tem_enc/flag 24'h000000 0
--force -freeze sim:/tem_enc/i 6'h03 0
--force -freeze sim:/tem_enc/clk 1 0, 0 {50 ns} -r 100
--force -freeze sim:/tem_enc/rst 1 0
```

Τέλος