Universidade de Aveiro - Departamento de Electrónica, Telecomunicações e Informática

Laboratório de Sistemas Digitais

Exercícios sobre Inferência de Hardware

- **1.** Que hardware é inferido (gerado) pela ferramenta de síntese para cada um dos seguintes trechos de código? Desenhe um diagrama esquemático para cada caso usando primitivas do tipo portas lógicas, multiplexers, latches, flip-flops, somadores, etc. Identifique os sinais de reset e clock (onde aplicável). Complete as listas de sensibilidade dos processos.
- **2.** Para os casos 4, 6, 7 e 8 altere os trechos de código de forma aos sinais de reset passarem a ser síncronos.
- **3.** Construa uma entidade-arquitetura em VHDL para cada um dos trechos de código e simule-os com uma testbench adequada.

```
Trecho de código 1
                                         Trecho de código 2
                                         process( ? )
process(?)
begin
                                         begin
                                            if (s = '1') then
  z \le x and y;
end process;
                                              z \le x and y;
                                            else
                                              z \le x + y;
                                            end if;
                                          end process;
Trecho de código 3
                                         Trecho de código 4
process( ? )
                                         process( ? )
begin
                                         begin
  if (s = '1') then
                                            if (r = '1') then
    z \le x;
                                              z <= '0';
  end if;
                                            elsif (rising edge(c)) then
end process;
                                              z \le x;
                                            end if;
                                          end process;
Trecho de código 5
                                          Trecho de código 6
process(?)
                                         process(?)
begin
                                         begin
                                            if (r = '1') then
  if (s = '1') then
    z \le x  and y;
                                              z \le '0';
  end if;
                                            elsif (rising edge(c)) then
end process;
                                              z \le x and y;
                                            end if;
                                          end process;
```

```
Trecho de código 7
                                        Trecho de código 8
process( ? )
                                        process( ? )
begin
                                        begin
  if (r = '1') then
                                          if (r = '1') then
    z <= '0';
                                            z <= '0';
  elsif (rising_edge(c)) then
                                          elsif (rising_edge(c)) then
    if (s = '1') then
                                            if (e = '1') then
      z \le x  and y;
                                               z \le x;
    else
                                            end if;
                                          end if;
      z \le x + y;
    end if;
                                        end process;
  end if;
end process;
                                        w \le z when (s = '0') else
                                             у;
```