Universidade de Aveiro

Departamento de Electrónica, Telecomunicações e Informática

Laboratório de Sistemas Digitais

Projeto para Análise e Correção de Erros Funcionais

1. Introdução

O ficheiro ZIP fornecido possui o código fonte em VHDL relativo a um relógio digital (HH:MM:SS) implementável no *kit* DE2-115. O código disponibilizado está sintaticamente correto, pelo que pode ser compilado com sucesso e o ficheiro resultante descarregado na FPGA. No entanto, possui alguns erros funcionais que impedem a correta operação do relógio. A sua análise e correção consiste na sequência de tarefas a seguir elencadas, que deverão ser realizadas de forma autónoma e individual pelos alunos fora das aulas de LSDig. Podem obviamente recorrer ao respetivo docente da turma prática, caso necessitem de esclarecer alguma dúvida ou discutir a solução. Recomenda-se a realização desta tarefa até ao dia 10 de abril de 2015.

2. Tarefas

Realize sequencialmente as seguintes tarefas:

- Crie um novo projeto no IDE Altera Quartus II para a FPGA do Kit DE2-115 (o nome do projeto poderá ser BasicWatch).
- Importe os ficheiros VHD fornecidos (com código fonte) para o projeto criado no ponto anterior.
- Selecione o ficheiro "BasicWatch.vhd" como o top-level do projeto.
- Compile o projeto e teste-o no kit DE2-115 (não se esqueça de importar o ficheiro DE2_115.qsf).
- Verifique o funcionamento do relógio. Para acertar o relógio deverá usar a tecla KEY1
 juntamente com:
 - a KEYO, para acerto dos minutos.
 - a KEY2, para acerto das horas.
- Elabore um diagrama de blocos para cada um dos seguintes módulos do sistema com todos os portos, sinais e interligações dos componentes que os constituem:
 - BasicWatch
 - BasicWatchCore
- Constate os seguintes problemas funcionais do relógio disponibilizado:
 - A frequência de incremento do relógio não está correta.
 - O relógio comporta-se bem em todas as transições, exceto quando alcança as 23:59:59. Neste caso, em vez de transitar para 00:00:00, prossegue até 29:59:59 e só aí transita para 00:00:00.
 - Apesar de não ser propriamente um problema, o dígito mais esquerda do campo das horas está sempre acesso (mesmo que seja 0), o que normalmente não acontece nos relógios comerciais.
- Analise com atenção o código fornecido e implemente soluções que permitam resolver os problemas identificados. De notar que as soluções esperadas para os problemas não requerem grandes alterações estruturais do código fornecido. Assim, analise o código (incluindo o papel e o timing de cada sinal de clock, reset e enable) e reflita adequadamente sobre as soluções a implementar antes de efetuar alterações aos ficheiros fornecidos.
- Compile o projeto com as correções introduzidas e teste-as adequadamente no kit.