## Projeto UART Full-Duplex com CRC

## 1. Definição dos Módulos do Circuito

O projeto será dividido em módulos menores, cada um com uma função específica. Esta abordagem modular é fundamental em HDL e permite que cada parte seja testada individualmente.

- uart\_tx (Transmissor Serial): Recebe um byte de 8 bits e o converte em um fluxo de bits serial. Ele adiciona os bits de start e stop para definir o início e o fim da transmissão.
  - Entradas: clock, reset, tx data (8 bits), start tx.
  - Saídas: tx\_serial\_out (1 bit), tx\_busy.
- uart\_rx (Receptor Serial): Fica "escutando" o fio serial. Quando detecta um bit de start, ele lê os próximos bits e os monta em um byte completo, sinalizando que a mensagem está pronta.
  - Entradas: clock, reset, rx\_serial\_in (1 bit).
  - Saídas: rx\_data (8 bits), data\_ready, rx\_busy.
- crc\_gerador (Gerador de CRC): Implementa a lógica do CRC (registrador de deslocamento com XORs). Ele recebe a mensagem e calcula o valor de verificação, que será enviado junto com a mensagem.
  - Entradas: clock, reset, crc\_data\_in (8 bits), data\_valid.
  - o Saídas: crc value (o valor do CRC, por exemplo, 8 bits).
- crc\_verificador (Verificador de CRC): Recebe a mensagem e o CRC enviado. Ele recalcula o CRC da mensagem e o compara com o valor recebido.
  - o Entradas: clock, reset, check data in (8 bits), check crc in (8 bits), data valid.
  - o Saídas: crc error flag (1 bit).
- top\_level (Módulo Principal): Este é o "cérebro" do projeto. Ele instanciará todos os módulos acima e os conectará. No caso de um sistema full-duplex, ele terá dois pares de uart\_tx e uart\_rx para a comunicação em ambas as direções. Ele também gerenciará a lógica para passar dados para os módulos de CRC e para decidir o que fazer com base no sinal de erro.

## 2. Fluxo de Trabalho do Projeto em Verilog

- 1. **Escreva o Código:** Comece criando o código para os módulos menores (uart\_tx, uart\_rx, crc\_gerador, etc.). Teste cada um individualmente com um testbench simples para garantir que funcionam.
- 2. **Crie o top\_level:** Junte todos os módulos no arquivo principal (top\_level.v), instanciando-os e conectando-os corretamente.

- 3. **Crie o Testbench do Sistema:** Escreva o testbench final para o top\_level. Este testbench irá:
  - Gerar o sinal de clock.
  - Fornecer os dados que serão enviados.
  - o Simular a comunicação full-duplex, enviando e recebendo mensagens.
  - Inserir erros intencionalmente na simulação para testar se o verificador de CRC funciona.
- 4. Compile e Simule: Use o Icarus Verilog para compilar e simular todo o projeto.

Bash

iverilog -o top\_level.out top\_level.v uart\_tx.v ...
vvp top level.out

5. Visualize os Resultados: Use o GTKWave para abrir o arquivo de simulação (.vcd). Observe as formas de onda de todos os sinais para verificar se a lógica está correta. O "display" do seu projeto será o sinal crc\_error\_flag no GTKWave, mostrando o status da comunicação.

## Por que não usar um Simulador de Circuitos?

Embora simuladores de circuitos gráficos como o Falstad sejam ótimos para entender a lógica básica de portas e flip-flops, eles não são a ferramenta adequada para um projeto desta complexidade.

- 1. **Complexidade e Escala:** Um projeto como o UART com CRC envolveria centenas, talvez milhares de portas lógicas e flip-flops. Tentar desenhar e conectar cada componente visualmente resultaria em um diagrama impossível de gerenciar e depurar.
- 2. Nível de Abstração: O Verilog opera em um nível de abstração muito maior. Em vez de se preocupar com cada fio e porta, você descreve o comportamento do circuito com código (por exemplo, "se o sinal dados\_prontos for 1, salve os dados"). Isso é muito mais eficiente para projetos grandes.
- 3. **Depuração e Teste:** Em Verilog, o testbench permite testar o circuito de forma automatizada e repetitiva. Injetar erros e verificar a saída em diferentes cenários é trivial. Em um simulador gráfico, você teria que mudar manualmente as entradas e observar os resultados a cada passo, o que é inviável para testes completos.
- 4. **Padrão da Indústria:** O uso de HDL é o padrão na engenharia de sistemas digitais. Ao desenvolver o projeto em Verilog, você está usando as mesmas ferramentas e métodos que são aplicados em chips e FPGAs reais, o que torna o aprendizado muito mais relevante e profissional.